JP6848446B2 - スイッチング電源装置 - Google Patents

Description

本発明はスイッチング電源装置に関し、特に電流共振型のＤＣ−ＤＣコンバータであるスイッチング電源装置に関する。

電流共振型のＤＣ−ＤＣコンバータのスイッチング電源装置は、高効率化・薄型化に適しているため、液晶テレビ、ＡＣ−ＤＣアダプタなどに広く採用されている。この電流共振型のＤＣ−ＤＣコンバータのスイッチング電源装置は、一般に２つのスイッチング素子を直列に接続したハーフブリッジ回路、共振用コンデンサ、トランス、出力整流ダイオードおよび出力コンデンサを備えている。このスイッチング電源装置で用いるトランスは、結合係数を小さくすることでリーケージインダクタンス成分を大きくし、これを共振用インダクタとして利用していることが多い。

ハーフブリッジ回路を構成するスイッチング素子は、制御部に接続され、制御部のハイサイドドライブ回路およびローサイドドライブ回路から出力される信号によって交互にオン・オフ制御される。スイッチング素子をオン・オフ制御することで、共振回路の共振電流が制御され、この共振電流がトランスの２次側に伝達され、整流・平滑されて直流の出力電圧に変換される。その出力電圧は、シャントレギュレータによって目標の電圧と比較され、目標の電圧との誤差信号がフォトカプラを介して制御部に帰還される。制御部は、帰還された誤差信号を基にスイッチング素子のスイッチング周波数を可変して出力電圧が目標の電圧になるように制御している（たとえば、特許文献１参照）。

この特許文献１に開示の制御部は、出力電圧が目標の電圧より低下したとき、出力電圧を上昇させるよう制御し、出力電圧が目標の電圧より上昇したとき、出力電圧を低下させるよう制御する。ここで、フォトカプラが故障または帰還回路がオープン状態になった場合、制御部は、出力電圧が低下したと判断し、出力電圧を上昇させるよう制御する。その一方で、制御部は、帰還回路のオープン状態を検出して抵抗およびコンデンサによる充電回路を動作させ、コンデンサに充電された電圧が基準電位を超えると、スイッチング素子のオン・オフ制御を停止し、出力電圧を０にしている。

この特許文献１の制御部は、帰還回路のオープン状態を検出してから出力電圧を０にするまでの時間は、抵抗およびコンデンサの時定数によって決められる。この間、出力電圧の安定化が無制御状態になるので、出力電圧が実際にどのように変化しているは不明である。このため、出力電圧が異常に高い電圧まで上昇してしまうことが考えられる。

そこで、近年のスイッチング電源装置では、出力電圧の過電圧を検出する過電圧検出回路を備え、過電圧検出回路が過電圧を検出したときには、その信号がフォトカプラを介して制御部に帰還され、制御部は、スイッチング素子のオン・オフ制御を停止する。これにより、出力電圧の安定化の制御と並行して、出力電圧の過電圧保護の制御が行われるので、出力電圧が過電圧になった場合に、確実にスイッチング素子のオン・オフ制御を停止することができる。

特開平８−１６３８６６号公報

しかしながら、過電圧保護制御には、過電圧検出回路およびフォトカプラの外付け部品が必要になるので、スイッチング電源装置のコストが高くなるだけでなく、スイッチング電源装置の小型・軽量化が難しいという問題点があった。

本発明はこのような点に鑑みてなされたものであり、スイッチング素子を制御する制御部に過電圧保護機能を持たせて外付け部品を廃止したスイッチング電源装置を提供することを目的とする。

本発明では、上記の課題を解決するために、両端に直流の入力電圧が印加される、ハイサイドの第１のスイッチング素子およびローサイドの第２のスイッチング素子の第１の直列回路と、第１のスイッチング素子または第２のスイッチング素子と並列に接続された共振リアクトルおよび共振コンデンサの第２の直列回路と、第１のスイッチング素子および第２のスイッチング素子を交互にオン・オフ制御する制御部と、を備えたスイッチング電源装置が提供される。このスイッチング電源装置の制御部は、入力電力を監視して入力電力が所定値よりも高くなると強制ターンオフ信号を出力するピークパワー制限回路と、強制ターンオフ信号を受けた回数を計数して入力電力が所定値よりも高くなった後に第１のスイッチング素子および第２のスイッチング素子がスイッチングしたことによって２次側に伝達した第１のエネルギを求め、２次側の出力電圧が正常動作時の出力電圧から過電圧保護の検出電圧に達するまでに必要な第２のエネルギに第１のエネルギが達したとき、第１のスイッチング素子および第２のスイッチング素子のスイッチング動作を停止させるスイッチング停止信号を出力するスイッチング回数計数回路と、を有する。

上記構成のスイッチング電源装置は、制御部がスイッチング素子のスイッチングの際にトランスの２次側に伝達されるエネルギを基に２次側の出力電圧を予測するようにしたので、過電圧保護制御のための外付け部品が不要になるという利点がある。外付け部品が不要になることで、スイッチング電源装置は、コストが低減され、小型・軽量化が可能になる。

第１の実施の形態に係る電流共振型のＤＣ−ＤＣコンバータを備えるスイッチング電源装置の構成例を示す回路図である。 制御ＩＣの構成例を示す図である。 電流共振型のスイッチング電源装置の動作シーケンスを示す図である。 発振回路の構成例を示す回路図である。 ピークパワー制限回路の構成例を示す回路図である。 スイッチング回数計数回路の構成例を示す回路図である。 ピークパワー制限時におけるピークパワー制限回路の動作シーケンスを示す図である。 ピークパワー制限時における電流共振型のスイッチング電源装置の動作シーケンスを示す図である。 第２の実施の形態に係る電流共振型のＤＣ−ＤＣコンバータを備えるスイッチング電源装置の構成例を示す回路図である。 ピークパワー制限回路の構成例を示す回路図である。 ピークパワー制限時におけるピークパワー制限回路の動作シーケンスを示す図である。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、各実施の形態は、矛盾のない範囲で複数の実施の形態を部分的に組み合わせて実施することができる。また、以下の説明において、端子名とその端子における電圧、信号などは、同じ符号を用いることがある。

＜第１の実施の形態＞
図１は第１の実施の形態に係る電流共振型のＤＣ−ＤＣコンバータを備えるスイッチング電源装置の構成例を示す回路図、図２は制御ＩＣの構成例を示す図、図３は電流共振型のスイッチング電源装置の動作シーケンスを示す図である。

第１の実施の形態に係るスイッチング電源装置は、その入力端子１０ｐ，１０ｎに入力コンデンサＣ１が接続されており、たとえば、力率改善回路によって生成された高圧で一定にされた直流の入力電圧Ｖｉを受けている。入力端子１０ｐ，１０ｎには、また、ハイサイドのスイッチング素子Ｑ１とローサイドのスイッチング素子Ｑ２との直列回路が接続され、ハーフブリッジ回路を構成している。スイッチング素子Ｑ１，Ｑ２は、図示の例では、ＮチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を使用している。

スイッチング素子Ｑ１，Ｑ２の共通の接続点は、トランスＴ１の１次巻線Ｐ１の一方の端子に接続され、１次巻線Ｐ１の他方の端子は、共振コンデンサＣ６を介してグランドに接続されている。ここで、トランスＴ１の１次巻線Ｐ１と２次巻線Ｓ１，Ｓ２との間にあるリーケージインダクタンス成分および共振コンデンサＣ６は、共振回路を構成している。なお、リーケージインダクタンスを用いず、共振コンデンサＣ６にトランスＴ１を構成するインダクタンスとは別のインダクタンスを直列に接続して、当該インダクタンスを共振回路の共振リアクタンスとするようにしてもよい。

トランスＴ１の２次巻線Ｓ１の一方の端子は、ダイオードＤ３のアノード端子に接続され、２次巻線Ｓ２の一方の端子は、ダイオードＤ４のアノード端子に接続されている。ダイオードＤ３，Ｄ４のカソード端子は、ともに、出力コンデンサＣｏの正極端子および出力端子１１ｐに接続されている。出力コンデンサＣｏの負極端子は、２次巻線Ｓ１，Ｓ２の共通の接続点および出力端子１１ｎに接続されている。２次巻線Ｓ１，Ｓ２、ダイオードＤ３，Ｄ４および出力コンデンサＣｏは、２次巻線Ｓ１，Ｓ２に生起された交流電圧を整流・平滑して直流の出力電圧Ｖｏに変換する回路を構成し、スイッチング電源装置の出力回路を構成している。

出力コンデンサＣｏの正極端子は、抵抗Ｒ８を介してフォトカプラＰＣ１の発光ダイオードのアノード端子に接続され、発光ダイオードのカソード端子は、シャントレギュレータＳＲ１のカソード端子に接続されている。発光ダイオードのアノード端子およびカソード端子間には、抵抗Ｒ６が接続されている。シャントレギュレータＳＲ１のアノード端子は、出力端子１１ｎに接続されている。シャントレギュレータＳＲ１は、出力コンデンサＣｏの正極端子と負極端子との間に直列接続された抵抗Ｒ９，Ｒ１０の接続点に接続されたリファレンス端子を有している。シャントレギュレータＳＲ１は、リファレンス端子とカソード端子との間に、抵抗Ｒ７およびコンデンサＣ１１の直列回路が接続されている。このシャントレギュレータＳＲ１は、出力電圧Ｖｏ（出力コンデンサＣｏの両端電圧）を分圧した電位と内蔵の基準電圧との差に応じた電流をフォトカプラＰＣ１の発光ダイオードに流すものである。これにより、発光ダイオードには、出力電圧Ｖｏの目標の電圧との誤差に相当する電流が流れることになる。フォトカプラＰＣ１のフォトトランジスタは、そのコレクタ端子が制御ＩＣ（Integrated Circuit）１２のＦＢ端子に接続され、エミッタ端子がグランドに接続され、コレクタ端子およびエミッタ端子間には、コンデンサＣ２が接続されている。

制御ＩＣ１２は、このスイッチング電源装置を制御する制御部であり、入力コンデンサＣ１の正極端子に接続されたＶＨ端子、グランドに接続されたＧＮＤ端子を有している。制御ＩＣ１２は、また、抵抗Ｒ１を介してスイッチング素子Ｑ１のゲート端子に接続されたＨＯ端子、抵抗Ｒ２を介してスイッチング素子Ｑ２のゲート端子に接続されたＬＯ端子、さらには、ＶＢ端子、ＶＳ端子、ＶＣＣ端子およびＰＬ端子を有している。ＶＢ端子とＶＳ端子との間には、コンデンサＣ５が接続され、ＶＳ端子は、スイッチング素子Ｑ１，Ｑ２の共通の接続点に接続されている。ＶＣＣ端子は、コンデンサＣ３の正極端子に接続され、コンデンサＣ３の負極端子はグランドに接続されている。ＶＣＣ端子は、また、ダイオードＤ２のアノード端子に接続され、このダイオードＤ２のカソード端子は、ＶＢ端子に接続されている。なお、ＶＣＣ端子は、図面を簡単にするために図示はしないが、トランスＴ１が備える補助巻線にダイオードを介して接続され、このスイッチング電源装置が起動後は、その補助巻線に誘起された電流をコンデンサＣ３に蓄積して制御ＩＣ１２の電源としている。ＰＬ端子は、直列接続された抵抗Ｒ３，Ｒ４の共通の接続点に接続され、直列接続された抵抗Ｒ３，Ｒ４は、共振コンデンサＣ６に並列に接続されている。これにより、ＰＬ端子には、共振コンデンサＣ６の端子電圧（両端電圧）を分圧した電圧がパワー（入力電力）を表す信号として供給される。

制御ＩＣ１２は、図２に示したように、入力端子がＶＨ端子に接続された起動回路２１を有し、起動回路２１の出力端子は、ＶＣＣ端子に接続されている。ＦＢ端子は、発振回路２２の入力端子に接続され、発振回路２２の出力端子は、制御回路２３に接続されてオントリガ信号ｏｎ＿ｔｒｇおよびオフトリガ信号ｏｆｆ＿ｔｒｇを制御回路２３に供給する。なお、ＦＢ端子は図示しない抵抗を介して図示しない基準電圧にプルアップされている。制御回路２３のハイサイド出力端子は、ハイサイドドライブ回路２４の入力端子に接続されてハイサイドドライブ信号ｈｉ＿ｐｒｅを供給する。制御回路２３のローサイド出力端子は、ローサイドドライブ回路２５の入力端子に接続されてローサイドドライブ信号ｌｏ＿ｐｒｅを供給する。ハイサイドドライブ回路２４の出力端子は、ＨＯ端子に接続され、ローサイドドライブ回路２５の出力端子は、ＬＯ端子に接続されている。ハイサイドドライブ回路２４は、また、ハイサイドの電源用のＶＢ端子およびハイサイドの基準電位となるＶＳ端子に接続されている。

ＰＬ端子は、ピークパワー制限回路２６の入力端子に接続され、ピークパワー制限回路２６の出力端子は、発振回路２２の入力端子およびスイッチング回数計数回路２７の入力端子に接続されている。ピークパワー制限回路２６は、フォトカプラＰＣ１の故障などでフィードバック回路による出力電圧の安定化制御ができない異常状態のときに強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐを出力する。発振回路２２は、強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐを受けると、ピークパワーを制限するようなオフトリガ信号ｏｆｆ＿ｔｒｇを出力する。スイッチング回数計数回路２７の出力端子は、制御回路２３に接続されており、強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐを受けた回数が所定の回数に達したときに、スイッチング停止信号ｓｗ＿ｓｔｏｐを出力する。制御回路２３は、スイッチング停止信号ｓｗ＿ｓｔｏｐを受けると、スイッチング動作を停止させる。

この制御ＩＣ１２では、ピークパワー制限回路２６が入力されたエネルギを表す共振コンデンサＣ６の端子電圧（両端電圧）を分圧した電圧を監視して出力電圧の制御が異常になったときに強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐを出力する。発振回路２２は、強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐを受けると、オフトリガ信号ｏｆｆ＿ｔｒｇを出力するタイミングを早めてパワーを抑制する。スイッチング回数計数回路２７は、その強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐを受けた回数を計数して出力電圧を予測し、予測した出力電圧が過電圧保護の検出電圧に達したときに、制御回路２３にスイッチング停止信号ｓｗ＿ｓｔｏｐを出力する。

ここで、ピークパワー制限回路２６およびスイッチング回数計数回路２７によって出力電圧が予測できる機構について説明する。まず、ピークパワー制限回路２６は、出力電圧の制御が異常になり、入力されるエネルギが過大になって共振コンデンサＣ６の端子電圧（両端電圧）を分圧した電圧信号が高くなると、その電圧信号が所定の閾値を超える毎に強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐを出力する。この強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐにより、スイッチング素子Ｑ１，Ｑ２がオン・オフ制御されてトランスＴ１の２次側に伝達されるエネルギが制限されている。このとき、１回のスイッチング（ハイサイドとローサイドとでそれぞれ１回動作する）で伝達することができるエネルギが分かれば、そのエネルギにより生起される２次側の出力電圧を計算により求めることができる。ここで、スイッチング素子Ｑ２がオフした時点から、入力電圧Ｖｉからスイッチング素子Ｑ１のボディダイオードおよびスイッチング素子Ｑ１を介してスイッチング電源装置に注入されるエネルギを考える。スイッチング素子Ｑ１がオンしているときにスイッチング素子Ｑ１に流れる電流をＩｉとすると、１回のスイッチングで伝達（入力）することができるエネルギＷｐ＿ｐは、

となる。ここで、Ｔ０は、スイッチング素子Ｑ２がターンオフするとき、すなわち共振コンデンサＣ６の端子電圧（両端電圧）が（Ｖｉ／２−ΔＶｃｒ＿ｐ／２）となる時点であり、Ｔ１は、スイッチング素子Ｑ１がターンオフするとき、すなわち共振コンデンサＣ６の端子電圧が（Ｖｉ／２＋ΔＶｃｒ＿ｐ／２）となる時点である。Ｑ（ｔ＝Ｔ０）は、Ｔ０の時点で共振コンデンサＣ６に蓄えられる電荷の大きさであり、Ｑ（ｔ＝Ｔ１）は、Ｔ１の時点で共振コンデンサＣ６に蓄えられる電荷の大きさである。ΔＶｃｒ＿ｐはピークパワー制限時における共振コンデンサＣ６の電圧の差分である。すなわち、ΔＶｃｒ＿ｐは、図３に示されるように、ローサイドの信号ＶＬＯがターンオフしたとき（例：Ｔ０）の共振コンデンサＣ６の電圧とハイサイドの信号ＶＨＯがターンオフしたとき（例：Ｔ１）の共振コンデンサＣ６の電圧との差分になる。なお、図３には、上から、ハイサイドドライブ回路２４がＨＯ端子に出力した信号ＶＨＯ、ローサイドドライブ回路２５がＬＯ端子に出力した信号ＶＬＯ、トランスＴ１の１次巻線Ｐ１に流れた電流ＩＬｒ、共振コンデンサＣ６の端子間に現れる電圧Ｖｃｒを示している。

フィードバック回路の異常により出力電圧を制御できなくなった状態では、出力電圧のオーバシュートが最も大きくなるのは、無負荷時である。このため、出力電圧の過電圧保護機能の検出電圧は、最悪の事態を考慮して無負荷時に上昇する電圧に設定される。ここで、過電圧保護機能の検出電圧であるＯＶＰ（Over Voltage Protection）電圧をＶｏ＿ｏｖｐとすると、無負荷時に２次側の出力電圧が正常動作時の電圧ＶｏからＯＶＰ電圧Ｖｏ＿ｏｖｐに上昇するまでのエネルギＷｓ＿ｏｖｐは、
Ｗｓ＿ｏｖｐ＝（１／２）＊Ｃｏ＊（Ｖｏ＿ｏｖｐ＾２−Ｖｏ＾２） ・・・（２）
となる。ここで、Ｃｏは２次側の出力コンデンサＣｏの容量である。

このように、出力コンデンサＣｏの電圧がＯＶＰ電圧Ｖｏ＿ｏｖｐまで上昇するのに必要なエネルギＷｓ＿ｏｖｐが分かったので、次に、そのエネルギＷｓ＿ｏｖｐが何回のスイッチングで得られるかについて考える。１回のスイッチングで伝達されるエネルギＷｐ＿ｐが（１）式によって求められ、しかも、（１）式は、出力電圧と関係がないので、出力電圧が正常状態のときだけでなく過電圧状態においても同様に適用することができる。したがって、電圧ＶｏからＯＶＰ電圧Ｖｏ＿ｏｖｐになるまでに必要なスイッチング回数Ｎｓｗ＿ｏｖｐは、
Ｎｓｗ＿ｏｖｐ＝Ｗｓ＿ｏｖｐ／Ｗｐ＿ｐ ・・・（３）
となる。この（３）式から、スイッチング回数計数回路２７が強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐをスイッチング回数Ｎｓｗ＿ｏｖｐまで計数することで、出力電圧がＯＶＰ電圧Ｖｏ＿ｏｖｐまで上昇したと予測することができる。

たとえば、Ｃｏ＝１０００μＦ、Ｃｒ＝３３ｎＦ、Ｖｏ＝４８Ｖ、Ｖｏ＿ｏｖｐ＝６０Ｖ、Ｖｉ＝４００Ｖ、ΔＶｃｒ＿ｐ＝３００Ｖとした場合、Ｎｓｗ＿ｏｖｐ≒１６４となる。このとき、Ｖｉからスイッチング電源装置に入力される電力Ｐは、スイッチング周波数ｆｓｗ＝１００ｋＨｚとすれば、
Ｐ＝Ｗｐ＿ｐ＊ｆｓｗ ・・・（４）
なので、Ｐ＝３９６Ｗになる。

スイッチング回数計数回路２７は、ピークパワーのスイッチング回数、すなわち、強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐが入力される回数を計数し、その回数がスイッチング回数Ｎｓｗ＿ｏｖｐの２倍になると（強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐは１スイッチング周期の間に２回、すなわちハイサイドのスイッチング素子Ｑ１をターンオフさせるときと、ローサイドのスイッチング素子Ｑ２をターンオフさせるときに、出力される）、スイッチング停止信号ｓｗ＿ｓｔｏｐを出力する。制御回路２３は、スイッチング停止信号ｓｗ＿ｓｔｏｐを受けると、スイッチング動作を停止させる。

次に、２次側の出力電圧を予測し、ＯＶＰ電圧Ｖｏ＿ｏｖｐまで上昇したときにスイッチング動作を停止させるようにした、制御ＩＣ１２の発振回路２２、ピークパワー制限回路２６およびスイッチング回数計数回路２７の具体的な構成例について説明する。

図４は発振回路の構成例を示す回路図、図５はピークパワー制限回路の構成例を示す回路図、図６はスイッチング回数計数回路の構成例を示す回路図である。図７はピークパワー制限時におけるピークパワー制限回路の動作シーケンスを示す図、図８はピークパワー制限時における電流共振型のスイッチング電源装置の動作シーケンスを示す図である。

発振回路２２は、図４に示したように、ＦＢ端子が比較器ＣＯＭＰ１の反転入力端子に接続されている。比較器ＣＯＭＰ１の非反転入力端子は、定電流源Ｉｏｓの一方の端子とコンデンサＣｏｓの一方の端子との接続点に接続され、コンデンサＣｏｓの充電電圧Ｖｏｓを受けている。定電流源Ｉｏｓの他方の端子は、電源ＶＤＤに接続され、コンデンサＣｏｓの他方の端子は、グランドに接続されている。コンデンサＣｏｓには、スイッチＳＷ１が並列に接続されている。ここで、比較器ＣＯＭＰ１、定電流源Ｉｏｓ、コンデンサＣｏｓおよびスイッチＳＷ１は、オフトリガ信号生成回路を構成している。

比較器ＣＯＭＰ１の出力端子は、論理和回路ＯＲ１の第１の入力端子に接続されている。論理和回路ＯＲ１の第２の入力端子は、ピークパワー制限回路２６から強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐを受ける端子に接続されている。論理和回路ＯＲ１の出力端子は、ＲＳフリップフロップＲＳ−ＦＦ１のセット入力端子Ｓに接続されている。比較器ＣＯＭＰ１の出力端子は、また、スイッチング回数計数回路２７にリセット信号ｒｅｓｅｔを出力する端子に接続されている。

ＲＳフリップフロップＲＳ−ＦＦ１の出力端子Ｑは、スイッチＳＷ１の制御入力端子と、インバータ回路ＩＮＶ３の入力端子と、ワンショット回路ＯＳ２の入力端子とに接続され、信号Ｔｄを出力してそれぞれの回路に入力している。インバータ回路ＩＮＶ３の出力端子は、ワンショット回路ＯＳ１の入力端子に接続されている。ワンショット回路ＯＳ１の出力端子は、発振回路２２のオントリガ信号ｏｎ＿ｔｒｇを出力する端子を構成している。ワンショット回路ＯＳ２の出力端子は、発振回路２２のオフトリガ信号ｏｆｆ＿ｔｒｇを出力する端子を構成している。

インバータ回路ＩＮＶ３の出力端子は、また、スイッチＳＷ２の制御入力端子に接続されている。スイッチＳＷ２の一方の端子は、定電流源Ｉｔｄの一方の端子と、コンデンサＣｔｄの一方の端子と、インバータ回路ＩＮＶ１の入力端子とに接続され、インバータ回路ＩＮＶ１は、コンデンサＣｔｄの充電電圧Ｖｔｄを受けている。定電流源Ｉｔｄの他方の端子は、電源ＶＤＤに接続され、コンデンサＣｔｄの他方の端子とスイッチＳＷ２の他方の端子は、グランドに接続されている。インバータ回路ＩＮＶ１の出力端子は、インバータ回路ＩＮＶ２の入力端子に接続され、インバータ回路ＩＮＶ２の出力端子は、ＲＳフリップフロップＲＳ−ＦＦ１のリセット入力端子Ｒに接続されている。ここで、定電流源Ｉｔｄ、スイッチＳＷ２、コンデンサＣｔｄ、インバータ回路ＩＮＶ１，ＩＮＶ２は、オントリガ信号生成回路を構成している。

発振回路２２において、正常動作時では、ＦＢ端子の電圧よりもコンデンサＣｏｓの充電電圧Ｖｏｓが高くなると、比較器ＣＯＭＰ１が論理和回路ＯＲ１を介してＲＳフリップフロップＲＳ−ＦＦ１をセットすることにより、ＲＳフリップフロップＲＳ−ＦＦ１からハイ（Ｈ）レベルの信号Ｔｄが出力される。この信号Ｔｄは、ワンショット回路ＯＳ２に入力され、ワンショット回路ＯＳ２は、信号Ｔｄの立ち上がりエッジに同期して立ち上がる所定のオン幅を有するオフトリガ信号ｏｆｆ＿ｔｒｇを出力する。このとき、Ｈレベルの信号ＴｄによりスイッチＳＷ１がオン（導通）するので、コンデンサＣｏｓの電荷は放電される。また、インバータ回路ＩＮＶ３の出力がロー（Ｌ）レベルとなってスイッチＳＷ２がオフ（遮断）するので、インバータ回路ＩＮＶ１，ＩＮＶ２を含む遅延回路は、遅延動作を開始する。この遅延回路において、コンデンサＣｔｄの充電電圧Ｖｔｄがインバータ回路ＩＮＶ１の閾値電圧より高くなると、ＲＳフリップフロップＲＳ−ＦＦ１がリセットされ、信号Ｔｄは、Ｌレベルになる。信号Ｔｄは、インバータ回路ＩＮＶ３により論理反転されてワンショット回路ＯＳ１に入力され、ワンショット回路ＯＳ１は、信号Ｔｄの立ち下がりエッジに同期して立ち上がる所定のオン幅のオントリガ信号ｏｎ＿ｔｒｇを出力する。

一方、出力電圧を正常に制御できなくなった異常状態では、ピークパワー制限回路２６から強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐが入力される。これにより、ＲＳフリップフロップＲＳ−ＦＦ１がセットされて、ＲＳフリップフロップＲＳ−ＦＦ１の出力端子Ｑには、Ｈレベルの信号Ｔｄが出力される。これにより、スイッチＳＷ２がオフ（遮断）され、コンデンサＣｔｄの充電が開始されて充電電圧Ｖｔｄが上昇を開始するとともに、ワンショット回路ＯＳ２は、オフトリガ信号ｏｆｆ＿ｔｒｇを出力する。なお、このとき、スイッチＳＷ１は、オン（導通）されて、コンデンサＣｏｓの電荷を放電させる。

充電電圧Ｖｔｄがインバータ回路ＩＮＶ１の閾値電圧を超えると、ＲＳフリップフロップＲＳ−ＦＦ１がリセットされて、ＲＳフリップフロップＲＳ−ＦＦ１の出力端子Ｑには、Ｌレベルの信号Ｔｄが出力される。これにより、ワンショット回路ＯＳ１は、オントリガ信号ｏｎ＿ｔｒｇを出力する。

なお、ワンショット回路ＯＳ１がオントリガ信号ｏｎ＿ｔｒｇを出力するときには、スイッチＳＷ１がオフ（遮断）されてコンデンサＣｏｓの充電を開始する。しかし、コンデンサＣｏｓの充電電圧ＶｏｓがＦＢ端子の値を超える前に、強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐが入力され、スイッチＳＷ１がオン（導通）されてしまうので、比較器ＣＯＭＰ１がオフトリガ信号ｏｆｆ＿ｔｒｇの生成の契機となる信号を出力することはない。このように、異常状態では、正常動作時よりも早いタイミングでオフトリガ信号ｏｆｆ＿ｔｒｇを出力するので、制御回路２３は、ピークパワーを抑制することになる。

ピークパワー制限回路２６は、図５に示したように、２つの比較器ＣＯＭＰ２，ＣＯＭＰ３を有している。比較器ＣＯＭＰ２の反転入力端子は、制御ＩＣ１２の内部で作られた閾値電圧Ｖｒｅｆ＿ｈを受ける端子に接続され、比較器ＣＯＭＰ３の非反転入力端子は、制御ＩＣ１２の内部で作られた閾値電圧Ｖｒｅｆ＿ｌを受ける端子に接続されている。比較器ＣＯＭＰ２の非反転入力端子および比較器ＣＯＭＰ３の反転入力端子は、制御ＩＣ１２のＰＬ端子に接続され、共振コンデンサＣ６の両端電圧を抵抗Ｒ３，Ｒ４により分圧した電圧ＶＰＬを受けている。比較器ＣＯＭＰ２の出力端子は、ワンショット回路ＯＳ３を介して論理和回路ＯＲ２の一方の入力端子に接続されており、比較器ＣＯＭＰ３の出力端子は、ワンショット回路ＯＳ４を介して論理和回路ＯＲ２の他方の入力端子に接続されている。論理和回路ＯＲ２の出力端子は、発振回路２２およびスイッチング回数計数回路２７に強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐを供給する端子に接続されている。

なお、このピークパワー制限回路２６の閾値電圧Ｖｒｅｆ＿ｈ，Ｖｒｅｆ＿ｌは、下記の式によって決められる。なお、ΔＶｃｒは共振コンデンサＣ６の電圧Ｖｃｒ＿ｐの許容最大値であり、Ｒ３，Ｒ４は共振コンデンサＣ６に並列に接続されている抵抗の値である。
Ｖｒｅｆ＿ｈ＝（Ｖｉ／２＋ΔＶｃｒ＿ｐ／２）＊Ｒ４／（Ｒ３＋Ｒ４）・・・（５）
Ｖｒｅｆ＿ｌ＝（Ｖｉ／２−ΔＶｃｒ＿ｐ／２）＊Ｒ４／（Ｒ３＋Ｒ４）・・・（６）
このピークパワー制限回路２６において、ＰＬ端子に入力された電圧ＶＰＬが閾値電圧Ｖｒｅｆ＿ｈより高くなる期間では、図７に示したように、比較器ＣＯＭＰ２は、Ｈレベルの信号ｈｉ＿ｏｆｆを出力する。これにより、ワンショット回路ＯＳ３は、所定のオン幅の信号を出力し、論理和回路ＯＲ２から強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐとして出力される。また、ＰＬ端子に入力された電圧ＶＰＬが閾値電圧Ｖｒｅｆ＿ｌより低くなる期間では、比較器ＣＯＭＰ３は、Ｈレベルの信号ｌｏ＿ｏｆｆを出力する。これにより、ワンショット回路ＯＳ４は、所定のオン幅の信号を出力し、論理和回路ＯＲ２から強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐとして出力される。したがって、ピークパワー制限回路２６は、信号ｈｉ＿ｏｆｆ，ｌｏ＿ｏｆｆの立ち上がりエッジに同期して立ち上がる所定のオン幅の強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐを出力する。

スイッチング回数計数回路２７は、図６に示したように、計数部ＣＮＴ１、目標スイッチング回数設定部ＳＥＴ１およびデジタル比較器ＣＯＭＰ４を備えている。計数部ＣＮＴ１は、ピークパワー制限回路２６から強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐを受ける端子と、発振回路２２からリセット信号ｒｅｓｅｔを受ける端子とに接続された入力端子を有している。計数部ＣＮＴ１の出力端子は、デジタル比較器ＣＯＭＰ４の非反転入力端子に接続されている。デジタル比較器ＣＯＭＰ４の反転入力端子には、目標スイッチング回数設定部ＳＥＴ１の出力端子が接続されている。デジタル比較器ＣＯＭＰ４の出力端子は、制御回路２３にスイッチング停止信号ｓｗ＿ｓｔｏｐを出力する端子に接続されている。

これにより、計数部ＣＮＴ１は、発振回路２２からリセット信号ｒｅｓｅｔを受けて計数値がクリアされ、ピークパワー制限回路２６から強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐを受けて計数する。計数部ＣＮＴ１で計数された計数値は、デジタル比較器ＣＯＭＰ４によって目標スイッチング回数設定部ＳＥＴ１に設定された目標スイッチング回数Ｎｓｗ＿ｔと比較される。この目標スイッチング回数Ｎｓｗ＿ｔは、上述したスイッチング回数Ｎｓｗ＿ｏｖｐの２倍に相当する。計数部ＣＮＴ１の計数値が目標スイッチング回数Ｎｓｗ＿ｔに達すると、デジタル比較器ＣＯＭＰ４は、スイッチング停止信号ｓｗ＿ｓｔｏｐを出力する。

以上の構成の電流共振型のスイッチング電源装置では、図８に示したように、発振回路２２からオントリガおよびオフトリガ信号ｏｎ＿ｔｒｇ，ｏｆｆ＿ｔｒｇが出力される。オントリガおよびオフトリガ信号ｏｎ＿ｔｒｇ，ｏｆｆ＿ｔｒｇは、制御回路２３に伝えられる。制御回路２３では、オントリガおよびオフトリガ信号ｏｎ＿ｔｒｇ，ｏｆｆ＿ｔｒｇを基にハイサイドドライブ信号ｈｉ＿ｐｒｅおよびローサイドドライブ信号ｌｏ＿ｐｒｅを生成し、ハイサイドドライブ回路２４およびローサイドドライブ回路２５に供給する。ハイサイドドライブ回路２４は、ＨＯ端子から信号ＶＨＯを出力し、ローサイドドライブ回路２５は、ＬＯ端子から信号ＶＬＯを出力する。信号ＶＨＯ，ＶＬＯによりスイッチング素子Ｑ１，Ｑ２がオン・オフ制御されると、トランスＴ１の１次巻線Ｐ１には、電流ＩＬｒが流れる。

ここで、図８に示したように、共振コンデンサＣ６の両端の電圧Ｖｃｒが閾値電圧Ｖｒｅｆ＿ｈを上回るまたは閾値電圧Ｖｒｅｆ＿ｌを下回る場合、ピークパワー制限回路２６は強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐを出力する。この強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐは、発振回路２２によってオフトリガ信号ｏｆｆ＿ｔｒｇとなる。

この第１の実施の形態に係る電流共振型のＤＣ−ＤＣコンバータを備えるスイッチング電源装置では、出力電圧の変化を２次側からフィードバックすることなく１次側で予測することができるので、出力電圧を２次側で検出する専用の回路が不要になる。このため、スイッチング電源装置は、構成が簡素化されてコストダウンを図ることができる。

＜第２の実施の形態＞
図９は第２の実施の形態に係る電流共振型のＤＣ−ＤＣコンバータを備えるスイッチング電源装置の構成例を示す回路図、図１０はピークパワー制限回路の構成例を示す回路図、図１１はピークパワー制限時におけるピークパワー制限回路の動作シーケンスを示す図である。図９において、図１に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。

この第２の実施の形態に係る電流共振型のＤＣ−ＤＣコンバータを備えるスイッチング電源装置においては、図９に示したように、トランスＴ１ａは、その１次側に補助巻線Ｐ２を有している。補助巻線Ｐ２の一方の端子は、抵抗Ｒ３の一方の端子に接続され、補助巻線Ｐ２の他方の端子は、グランドに接続されている。抵抗Ｒ３の他方の端子は、抵抗Ｒ４の一方の端子に接続され、抵抗Ｒ４の他方の端子は、グランドに接続されている。抵抗Ｒ３，Ｒ４の共通の接続点は、制御ＩＣ１２のＰＬ端子に接続され、補助巻線Ｐ２に誘起された電圧を分圧した電圧ＶＰＬが制御ＩＣ１２のＰＬ端子に供給される。他の構成要素に関しては、図１に記載のものと同じである。また、制御ＩＣ１２の構成も、図２に記載のものと同じである。なお、補助巻線Ｐ２は、第１の実施の形態に係る電流共振型のＤＣ−ＤＣコンバータを備えるスイッチング電源装置においても、スイッチング動作時に、制御ＩＣ１２の電源電圧を得るために用いている。したがって、第２の実施の形態における補助巻線Ｐ２は、新たに追加したものではないので、実質的なコストアップになっていない。

ただ、図１０に示したように、ピークパワー制限回路２６ａは、図５に示したピークパワー制限回路２６の構成要素は同じであるが、その接続の仕方を一部変更している。すなわち、比較器ＣＯＭＰ２は、その反転入力端子に電圧ＶＰＬを受け、非反転入力端子には閾値電圧Ｖｒｅｆ＿ｈを受けている。また、比較器ＣＯＭＰ３は、その反転入力端子に閾値電圧Ｖｒｅｆ＿ｌを受け、非反転入力端子には電圧ＶＰＬを受けている。ワンショット回路ＯＳ３，ＯＳ４および論理和回路ＯＲ２の構成については、図５に示したものと同じである。なお、閾値電圧Ｖｒｅｆ＿ｈ，Ｖｒｅｆ＿ｌは、下記の（７）式および（８）式によって決められる。なお、（７）式のＮは、トランスＴ１ａの１次巻線Ｐ１と補助巻線Ｐ２との巻数比である。

Ｖｒｅｆ＿ｌ＝−Ｖｒｅｆ＿ｈ・・・（８）
ピークパワー制限回路２６ａにおいて、ＰＬ端子に入力される電圧ＶＰＬは、図１１に示したように、０Ｖを基準に変化する。ここで、電圧ＶＰＬが低下して閾値電圧Ｖｒｅｆ＿ｈより低下すると、比較器ＣＯＭＰ２は、Ｈレベルの信号ｈｉ＿ｏｆｆを出力する。これにより、ワンショット回路ＯＳ３は、信号ｈｉ＿ｏｆｆの立ち上がりエッジに同期して立ち上がる所定のオン幅の信号を出力し、論理和回路ＯＲ２から強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐとして出力される。逆に、電圧ＶＰＬが上昇して閾値電圧Ｖｒｅｆ＿ｈより高くなると、比較器ＣＯＭＰ２は、Ｌレベルの信号ｈｉ＿ｏｆｆを出力する。このとき、ワンショット回路ＯＳ３は、何もせず、Ｌレベルの信号を出力する。

また、電圧ＶＰＬが低下して閾値電圧Ｖｒｅｆ＿ｌより低下すると、比較器ＣＯＭＰ３は、Ｌレベルの信号ｌｏ＿ｏｆｆを出力する。このとき、ワンショット回路ＯＳ４は、何もせず、Ｌレベルの信号を出力する。逆に、電圧ＶＰＬが上昇して閾値電圧Ｖｒｅｆ＿ｌより高くなると、比較器ＣＯＭＰ３は、Ｈレベルの信号ｌｏ＿ｏｆｆを出力する。これにより、ワンショット回路ＯＳ４は、信号ｌｏ＿ｏｆｆの立ち上がりエッジに同期して立ち上がる所定のオン幅の信号を出力し、論理和回路ＯＲ２から強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐとして出力される。

第２の実施の形態に係る電流共振型のＤＣ−ＤＣコンバータにおいては、１次巻線Ｐ１の電圧は共振コンデンサＣ６の両端電圧が増加するほど減少する電圧であり、補助巻線Ｐ２の電圧は１次巻線Ｐ１の電圧に比例する。したがって、電圧ＶＰＬは１回のスイッチング動作で共振コンデンサＣ６に送られた入力電流、すなわち電流共振型のＤＣ−ＤＣコンバータへ入力されたエネルギが大きいほど減少する信号となる。

このピークパワー制限回路２６ａでは、正常動作のとき、図３に示す比較器ＣＯＭＰ１によりオフトリガ信号ｏｆｆ＿ｔｒｇが出力されるのは、電圧ＶＰＬが図８の閾値電圧Ｖｒｅｆ＿ｈより高い時点または閾値電圧Ｖｒｅｆ＿ｌより低い時点となる。異常状態ではこれが逆転して、図３に示す比較器ＣＯＭＰ１によりオフトリガ信号ｏｆｆ＿ｔｒｇが出力されるのは、電圧ＶＰＬが図８の閾値電圧Ｖｒｅｆ＿ｈより低い時点または閾値電圧Ｖｒｅｆ＿ｌより高い時点となってしまい、過剰なエネルギが入力されてしまう。

第２の実施の形態では、出力電圧を正常に制御できなくなった異常状態になると、ピークパワー制限回路２６ａが、電圧ＶＰＬが閾値電圧Ｖｒｅｆ＿ｈと閾値電圧Ｖｒｅｆ＿ｌの電圧範囲に入る毎に強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐを出力して、入力されるエネルギの量を限定する。

ピークパワー制限回路２６ａが出力した強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐは、スイッチング回数計数回路２７において計数される。強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐの数が目標スイッチング回数Ｎｓｗ＿ｔに達したら、スイッチング動作を停止させる動作は、第１の実施の形態と同じである。

１０ｐ，１０ｎ 入力端子
１１ｎ，１１ｐ 出力端子
１２ 制御ＩＣ
２１ 起動回路
２２ 発振回路
２３ 制御回路
２４ ハイサイドドライブ回路
２５ ローサイドドライブ回路
２６，２６ａ ピークパワー制限回路
２７ スイッチング回数計数回路
Ｃ１ 入力コンデンサ
Ｃ２，Ｃ３，Ｃ５，Ｃ１１，Ｃｏｓ，Ｃｔｄ コンデンサ
Ｃ６ 共振コンデンサ
Ｃｏ 出力コンデンサ
ＣＮＴ１ 計数部
ＣＯＭＰ１，ＣＯＭＰ２，ＣＯＭＰ３ 比較器
ＣＯＭＰ４ デジタル比較器
Ｄ２，Ｄ３，Ｄ４ ダイオード
ＩＮＶ１，ＩＮＶ２，ＩＮＶ３ インバータ回路
Ｉｏｓ，Ｉｔｄ 定電流源
ＯＲ１，ＯＲ２ 論理和回路
ＯＳ１，ＯＳ２，ＯＳ３，ＯＳ４ ワンショット回路
Ｐ１ １次巻線
Ｐ２ 補助巻線
ＰＣ１ フォトカプラ
Ｑ１，Ｑ２ スイッチング素子
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ６，Ｒ７，Ｒ８，Ｒ９，Ｒ１０ 抵抗
ＲＳ−ＦＦ１ ＲＳフリップフロップ
Ｓ１，Ｓ２ ２次巻線
ＳＥＴ１ 目標スイッチング回数設定部
ＳＲ１ シャントレギュレータ
ＳＷ１，ＳＷ２ スイッチ
Ｔ１，Ｔ１ａ トランス

Claims (5)

1. 両端に直流の入力電圧が印加される、ハイサイドの第１のスイッチング素子およびローサイドの第２のスイッチング素子の第１の直列回路と、
   前記第１のスイッチング素子または前記第２のスイッチング素子と並列に接続された共振リアクトルおよび共振コンデンサの第２の直列回路と、
   前記第１のスイッチング素子および前記第２のスイッチング素子を交互にオン・オフ制御する制御部と、
   を備え、
   前記制御部は、
   入力電力を監視して前記入力電力が所定値よりも高くなると強制ターンオフ信号を出力するピークパワー制限回路と、
   前記強制ターンオフ信号を受けた回数を計数して前記入力電力が所定値よりも高くなった後に前記第１のスイッチング素子および前記第２のスイッチング素子がスイッチングしたことによって２次側に伝達した第１のエネルギを求め、２次側の出力電圧が正常動作時の出力電圧から過電圧保護の検出電圧に達するまでに必要な第２のエネルギに前記第１のエネルギが達したとき、前記第１のスイッチング素子および前記第２のスイッチング素子のスイッチング動作を停止させるスイッチング停止信号を出力するスイッチング回数計数回路と、
   を有するスイッチング電源装置。
2. 前記制御部は、前記共振コンデンサの両端の電圧を分圧した電圧を、前記入力電力を表す信号として入力する、請求項１記載のスイッチング電源装置。
3. 前記ピークパワー制限回路は、前記入力電力を表す信号と第１の閾値とを比較する第１の比較器と、前記第１の比較器の出力に接続されて前記入力電力を表す信号が前記第１の閾値を超えるタイミングでパルスを出力する第１のワンショット回路と、前記入力電力を表す信号と前記第１の閾値より低い値の第２の閾値とを比較する第２の比較器と、前記第２の比較器の出力に接続されて前記入力電力を表す信号が前記第２の閾値より低下するタイミングでパルスを出力する第２のワンショット回路と、前記第１のワンショット回路および前記第２のワンショット回路の出力を入力して前記強制ターンオフ信号を出力する論理和回路とを有する、請求項２記載のスイッチング電源装置。
4. 前記スイッチング回数計数回路は、前記ピークパワー制限回路が出力した前記強制ターンオフ信号を計数する計数部と、前記出力電圧が前記過電圧保護の検出電圧に達するスイッチング回数を設定する目標スイッチング回数設定部と、前記計数部の出力と前記目標スイッチング回数設定部に設定された前記スイッチング回数とを比較し、前記計数部の出力が前記スイッチング回数に達したとき前記スイッチング停止信号を出力するデジタル比較器とを有する、請求項１記載のスイッチング電源装置。
5. 前記制御部は、オントリガ信号を生成するタイミングを決めるオントリガ信号生成回路と、オフトリガ信号を生成するタイミングを決めるとともに該オフトリガ信号を生成するタイミングで前記スイッチング回数計数回路の計数値をリセットするリセット信号を出力するオフトリガ信号生成回路とを有し、前記ピークパワー制限回路から前記強制ターンオフ信号を受けたときは、前記強制ターンオフ信号を受けたタイミングで前記オフトリガ信号を出力する発振回路を有する、請求項１記載のスイッチング電源装置。

Images