JP2009071950A - 定電流出力制御型スイッチングレギュレータ - Google Patents
定電流出力制御型スイッチングレギュレータ Download PDFInfo
- Publication number
- JP2009071950A JP2009071950A JP2007236576A JP2007236576A JP2009071950A JP 2009071950 A JP2009071950 A JP 2009071950A JP 2007236576 A JP2007236576 A JP 2007236576A JP 2007236576 A JP2007236576 A JP 2007236576A JP 2009071950 A JP2009071950 A JP 2009071950A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- control
- switching element
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 33
- 238000012935 Averaging Methods 0.000 claims abstract description 24
- 239000003990 capacitor Substances 0.000 claims description 28
- 238000006243 chemical reaction Methods 0.000 claims description 28
- 230000001360 synchronised effect Effects 0.000 abstract description 23
- 230000010355 oscillation Effects 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P8/00—Arrangements for controlling dynamo-electric motors of the kind having motors rotating step by step
- H02P8/12—Control or stabilisation of current
Abstract
【解決手段】電流センス回路2で、スイッチングトランジスタM1がオンしている期間に流れる電流を検出し該検出した電流を電圧に変換して電流センス電圧VSNSを生成し、更に、平均化回路3で、電流センス電圧VSNSを平均化して出力電圧VINTを生成し、PWM制御時におけるスイッチングトランジスタM1及び同期整流用トランジスタM2の各動作を、PWM制御のフレームの基準となる発振回路6からのクロック信号CLK、及び平均化回路3の出力電圧VINTと第1基準電圧VREF1との電圧比較結果を示す信号である信号CPOUTによって制御するようにした。
【選択図】図1
Description
図10では、電圧制御用及び電流制御用の各オペアンプを使用し、出力電流の検出は、電流検出用抵抗に流れる電流によって生じる電圧差Vdを使用して行い、定電流制御を行っている。
入力された制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
前記スイッチング素子がオフして遮断状態になると、前記インダクタの放電を行う整流素子と、
前記スイッチング素子に流れる電流に比例した比例電流を生成し、該比例電流に応じた電流センス電圧を生成して出力する電流検出回路部と、
該電流検出回路部からの電流センス電圧を平均化し、該平均化した電圧が所定の第1基準電圧になるように、前記スイッチング素子に対して、定電流出力制御を行うためのPWM制御を行う制御回路部と、
を備え、
前記制御回路部は、前記電流センス電圧を平均化した電圧と前記第1基準電圧との電圧比較を行い、該比較結果を示すパルス信号を使用して前記定電流出力制御を行うためのPWM制御を行うものである。
前記スイッチング素子がオンして導通状態にある間、前記電流センス電圧を積分して、前記平均化した電圧を生成し出力する平均化回路と、
該平均化回路の出力電圧と前記第1基準電圧との電圧比較を行い、該比較結果を示すパルス信号を生成して出力する電圧比較回路と、
該電圧比較回路から出力されたパルス信号を、所定のクロック信号を用いてPWM変調し、該PWM変調して得られたPWMパルス信号を使用して前記スイッチング素子のスイッチング制御を行う制御回路と、
を備えるようにした。
入力された制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
前記スイッチング素子がオフして遮断状態になると、前記インダクタの放電を行う整流素子と、
前記スイッチング素子に流れる電流に比例した比例電流を生成し、該比例電流に応じた電流センス電圧を生成して出力する電流検出回路部と、
該電流検出回路部からの電流センス電圧が第2基準電圧になるように、前記スイッチング素子に対して、定電流出力制御を行うためのPWM制御を行う制御回路部と、
を備え、
前記制御回路部は、所定の第1基準電圧と前記電流センス電圧との差電圧を該第1基準電圧に加算して前記第2基準電圧を生成し、前記電流センス電圧と該第2基準電圧との電圧比較を行い、該比較結果を示すパルス信号を使用して前記定電流出力制御を行うためのPWM制御を行うものである。
所定の第1基準電圧と前記電流センス電圧との差電圧を該第1基準電圧に加算して前記第2基準電圧を生成して出力する基準変換回路と、
該基準変換回路からの第2基準電圧と、前記電流センス電圧との電圧比較を行い、該比較結果を示すパルス信号を生成して出力する電圧比較回路と、
該電圧比較回路から出力されたパルス信号を、所定のクロック信号を用いてPWM変調し、該PWM変調して得られたPWMパルス信号を使用して前記スイッチング素子のスイッチング制御を行う制御回路と、
を備えるようにした。
入力された制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
前記スイッチング素子がオフして遮断状態になると、前記インダクタの放電を行う整流素子と、
前記スイッチング素子に流れる電流に比例した比例電流を生成し、該比例電流に応じた電流センス電圧を生成して出力する電流検出回路部と、
前記電流センス電圧と所定の第1基準電圧との電圧比較を行い、該比較結果に応じて前記スイッチング素子をオフさせ、前記インダクタに流れるインダクタ電流がゼロになったか否かの検出を行い、該検出結果に応じて前記スイッチング素子をオンさせて、前記スイッチング素子に対して、定電流出力制御を行うためのVFM制御を行う制御回路部と、
を備えるものである。
前記電流センス電圧と前記第1基準電圧との電圧比較を行い、該比較結果を示す信号を生成して出力する第1電圧比較回路と、
前記スイッチング素子と前記インダクタとの接続部の電圧と、接地電圧との電圧比較を行い、該比較結果を示す信号を生成して出力する第2電圧比較回路と、
前記第1電圧比較回路及び第2電圧比較回路の各出力信号から前記スイッチング素子のスイッチング制御を行う制御回路と、
を備えるようにした。
入力された制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
前記スイッチング素子がオフして遮断状態になると、前記インダクタの放電を行う整流素子と、
前記スイッチング素子に流れる電流に比例した比例電流を生成し、該比例電流に応じた電流センス電圧を生成して出力する電流検出回路部と、
所定の第1基準電圧の電圧に応じて、前記スイッチング素子に対して、定電流出力制御を行うためのPWM制御又は定電流出力制御を行うためのVFM制御を行う制御回路部と、
を備え、
前記制御回路部は、
前記第1基準電圧が所定の第3基準電圧未満である場合、前記第1基準電圧と前記電流センス電圧との差電圧を該第1基準電圧に加算して第2基準電圧を生成し、前記電流センス電圧と該第2基準電圧との電圧比較を行い、該比較結果を示すパルス信号を使用して、前記スイッチング素子に対して、前記定電流出力制御を行うためのPWM制御を行い、
前記第1基準電圧が前記第3基準電圧以上である場合は、前記電流センス電圧と前記第1基準電圧との電圧比較を行い、該比較結果に応じて前記スイッチング素子をオフさせ、前記インダクタに流れるインダクタ電流がゼロになったか否かの検出を行い、該検出結果に応じて前記スイッチング素子をオンさせて、前記スイッチング素子に対して、定電流出力制御を行うためのVFM制御を行うものである。
前記第1基準電圧と前記電流センス電圧との差電圧を該第1基準電圧に加算して前記第2基準電圧を生成して出力する基準変換回路と、
該基準変換回路からの第2基準電圧と、前記電流センス電圧との電圧比較を行い、該比較結果を示す信号を生成して出力する第1電圧比較回路と、
前記電流センス電圧と前記第1基準電圧との電圧比較を行い、該比較結果を示す信号を生成して出力する第2電圧比較回路と、
前記スイッチング素子と前記インダクタとの接続部の電圧と、接地電圧との電圧比較を行い、該比較結果を示す信号を生成して出力する第3電圧比較回路と、
前記第1基準電圧と、前記第3基準電圧との電圧比較を行い、該比較結果を示す信号を生成して出力する第4電圧比較回路と、
該第4電圧比較回路からの出力信号に応じて、前記第1電圧比較回路からの出力信号に応じて前記定電流出力制御を行うためのPWM制御を行うか、又は前記第2電圧比較回路及び第3電圧比較回路の各出力信号に応じて前記定電流出力制御を行うためのVFM制御を行う制御回路と、
を備えるようにした。
第1の実施の形態.
図1は、本発明の第1の実施の形態における定電流出力制御型スイッチングレギュレータの回路構成例を示した図である。
図1において、定電流出力制御型スイッチングレギュレータ(以下、スイッチングレギュレータと呼ぶ)1は、入力端子INに入力された入力電圧Vinから所定の定電流ioutを生成して出力端子OUTから出力する、インダクタを使用した非絶縁型のスイッチングレギュレータである。
図2において、電流センス回路2は、オペアンプ11,12、PMOSトランジスタM11,M12及び抵抗R11で構成され、平均化回路3は、インバータ15、NMOSトランジスタM15,M16、コンデンサC15及び抵抗R15で構成されている。
電流センス回路2において、入力電圧VinとPMOSトランジスタM12のソースとの間にPMOSトランジスタM11が接続され、PMOSトランジスタM11のゲートは接地電圧に接続されていることから、PMOSトランジスタM11は定電流源をなしている。
VSNS=ip×RP/RS×RV………………(1)
図3は、図1及び図2で示したスイッチングレギュレータ1における各部の信号波形例を示したタイミングチャートである。図3を使用して、スイッチングレギュレータ1の動作についてもう少し詳細に説明する。
図3において、スイッチサイクルAとスイッチサイクルBの各区間は、異なる定電流設定値にした場合の動作例をそれぞれ示している。
iout=i0+(i1−i0)/2………………(2)
iout=∫ip(t)dt………………(3)
但し、前記(3)式の積分期間はT1‐T0の間である。
VREF1=∫VSNS(t)dt=iset×RP/RS×RV―α………………(4)
なお、前記(4)式のαは、インダクタ値等により補正を行って前記(3)式を満たすように設定される。
前記第1の実施の形態では、クロック信号CLKの周波数が変化すると電圧VINTが変わることから、出力電流ioutがクロック信号CLKに依存していたが、出力電流ioutがクロック信号CLKに依存しないようにしてもよく、このようにしたものを本発明の第2の実施の形態とする。
図4は、本発明の第2の実施の形態における定電流出力制御型スイッチングレギュレータの回路構成例を示した図である。なお、図4では、図1と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図1との相違点のみ説明する。
図4において、スイッチングレギュレータ1aは、入力端子INに入力された入力電圧Vinから所定の定電流ioutを生成して出力端子OUTから出力する、インダクタを使用した非絶縁型のスイッチングレギュレータである。
電流センス回路2からの電流センス電圧VSNSは、コンパレータ5の非反転入力端及び基準変換回路21にそれぞれ入力され、更に基準変換回路21には第1基準電圧VREF1及びクロック信号CLKがそれぞれ入力されている。基準変換回路21で生成された第2基準電圧VREF2は、コンパレータ5の反転入力端に入力されている。
図5において、基準変換回路21は、オペアンプ22、インバータ23,24、アナログスイッチ25〜29、及び同じ容量のコンデンサC21,C22で構成され、スイッチドキャパシタ回路をなしている。
オペアンプ22の非反転入力端には第1基準電圧VREF1が入力され、電流センス電圧VSNSとオペアンプ22の反転入力端との間にはコンデンサC21が接続されている。コンデンサC22の一端と電流センス電圧VSNSとの間にはアナログスイッチ25が接続され、コンデンサC22とアナログスイッチ25との接続部とオペアンプ22の反転入力端との間にはアナログスイッチ29が接続されている。
VREF2=VREF1+ΔVS………………(5)
定常的な状態では、出力電流ioutは、前記(2)式のように、初期値i0とピーク値i1との差分の1/2を初期値i0に加算した値になる。
電流センス回路2で、初期値i0が電圧変換されて得られた電圧をVp0とし、ピーク値i1が電圧変換されて得られた電圧をVp1とし、前記(2)式を考慮すると、下記(6)〜(8)式が得られる。なお、出力端子OUTの電圧をVoutとしている。
Vp0=i0×RP/RS×RV………………(6)
Vp1=2×Vout−Vp0………………(7)
Vout=iout×RP/RS×RV………………(8)
VREF1=iset×RP/RS×RV………………(9)
定電流設定値isetは、出力電流ioutと等価であるため、電圧Vp1は、前記(7)〜(9)式より下記(10)式のようになる。
Vp1=2×iset×RP/RS×RV−Vp0………………(10)
VREF2=VREF1+(VREF1−Vp0)
=2×VREF1−Vp0
=2×iset×RP/RS×RV−Vp0……………(11)
このように、第2基準電圧VREF2は、電圧Vp1と等価になる。
VSNS=VREF2=Vp1
ip=i1
になり、コンパレータ5から出力される信号CPOUTは、インダクタ電流ipが電流値i1になるまでの時間を制御していることになる。したがって、設定値isetに対して定電流としてのPWM制御動作が可能になる。
前記第1及び第2の実施の形態では、スイッチングトランジスタM1及び同期整流用トランジスタM2に対してPWM制御を行うようにしたが、スイッチングトランジスタM1及び同期整流用トランジスタM2に対してVFM制御を行うようにしてもよく、このようにしたものを本発明の第3の実施の形態とする。
図7は、本発明の第3の実施の形態における定電流出力制御型スイッチングレギュレータの回路構成例を示した図である。なお、図7では、図1と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図1との相違点のみ説明する。
図7において、スイッチングレギュレータ1bは、入力端子INに入力された入力電圧Vinから所定の定電流ioutを生成して出力端子OUTから出力する、インダクタを使用した非絶縁型のスイッチングレギュレータである。
なお、基準電圧発生回路4、コンパレータ5,31、制御回路7b及び逆流検出回路32は制御回路部をなし、コンパレータ5は第1電圧比較回路を、コンパレータ31は第2電圧比較回路をそれぞれなす。また、図7のスイッチングレギュレータ1bにおいて、インダクタL1及びコンデンサC1を除く各回路は、1つのICに集積されるようにしてもよく、スイッチングトランジスタM1及び/又は同期整流用トランジスタM2、インダクタL1並びにコンデンサC1を除く各回路は、1つのICに集積されるようにしてもよい。
スイッチングレギュレータ1bでは、インダクタ電流ipが各サイクルごとにゼロとなる制御を行っており、スイッチオンサイクル後のインダクタ電流値をi1とし、定電流設定値をisetとすると、下記(12)式が成り立つ。
i1/2=iset………………(12)
VREF1=2×iset×RP/RS×RV………………(13)
前記(13)式より、第1基準電圧VREF1は、定電流出力値の2倍の値になっていることが分かる。
また、図8から分かるように、制御回路7bは、信号CPOUTがハイレベルになると制御信号PHSをハイレベルにし、信号RVOUTがハイレベルになって逆流の発生兆候が検出されたことを示す信号RVDETが逆流検出回路32から入力されると制御信号PHSをローレベルにする。
前記第2の実施の形態によるPWM制御と前記第3の実施の形態によるVFM制御を第1基準電圧VREF1の電圧値に応じて切り替えるようにしてもよく、このようにしたものを本発明の第4の実施の形態とする。
図9は、本発明の第4の実施の形態における定電流出力制御型スイッチングレギュレータの回路構成例を示した図である。なお、図9では、図4又は図7と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図4によるPWM制御と図7によるVFM制御を、第1基準電圧VREF1の電圧値に応じて切り替える動作についてのみ説明する。
スイッチングレギュレータ1cは、スイッチングトランジスタM1と、同期整流用トランジスタM2と、電流センス回路2と、基準電圧発生回路4と、コンパレータ5a,5b,31,42と、発振回路6と、制御回路7cと、基準変換回路21と、逆流検出回路32と、所定の第3基準電圧VREF3を生成して出力する基準電圧発生回路41と、インダクタL1と、コンデンサC1とを備えている。なお、コンパレータ5aは図4のコンパレータ5に相当し、コンパレータ5bは、図7のコンパレータ5に相当する。
2 電流センス回路
3 平均化回路
4,41 基準電圧発生回路
5,5a,5b,31,42 コンパレータ
6 発振回路
7,7b,7c 制御回路
21 基準変換回路
32 逆流検出回路
M1 スイッチングトランジスタ
M2 同期整流用トランジスタ
L1 インダクタ
C1 コンデンサ
Claims (14)
- 入力端子に入力された入力電圧から所定の定電流を生成して出力端子から出力電流として出力する定電流出力制御型スイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
前記スイッチング素子がオフして遮断状態になると、前記インダクタの放電を行う整流素子と、
前記スイッチング素子に流れる電流に比例した比例電流を生成し、該比例電流に応じた電流センス電圧を生成して出力する電流検出回路部と、
該電流検出回路部からの電流センス電圧を平均化し、該平均化した電圧が所定の第1基準電圧になるように、前記スイッチング素子に対して、定電流出力制御を行うためのPWM制御を行う制御回路部と、
を備え、
前記制御回路部は、前記電流センス電圧を平均化した電圧と前記第1基準電圧との電圧比較を行い、該比較結果を示すパルス信号を使用して前記定電流出力制御を行うためのPWM制御を行うことを特徴とする定電流出力制御型スイッチングレギュレータ。 - 前記制御回路部は、前記スイッチング素子がオンして導通状態にある間、前記電流センス電圧を積分して、前記平均化した電圧を生成することを特徴とする請求項1記載の定電流出力制御型スイッチングレギュレータ。
- 前記制御回路部は、
前記スイッチング素子がオンして導通状態にある間、前記電流センス電圧を積分して、前記平均化した電圧を生成し出力する平均化回路と、
該平均化回路の出力電圧と前記第1基準電圧との電圧比較を行い、該比較結果を示すパルス信号を生成して出力する電圧比較回路と、
該電圧比較回路から出力されたパルス信号を、所定のクロック信号を用いてPWM変調し、該PWM変調して得られたPWMパルス信号を使用して前記スイッチング素子のスイッチング制御を行う制御回路と、
を備えることを特徴とする請求項2記載の定電流出力制御型スイッチングレギュレータ。 - 入力端子に入力された入力電圧から所定の定電流を生成して出力端子から出力電流として出力する定電流出力制御型スイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
前記スイッチング素子がオフして遮断状態になると、前記インダクタの放電を行う整流素子と、
前記スイッチング素子に流れる電流に比例した比例電流を生成し、該比例電流に応じた電流センス電圧を生成して出力する電流検出回路部と、
該電流検出回路部からの電流センス電圧が第2基準電圧になるように、前記スイッチング素子に対して、定電流出力制御を行うためのPWM制御を行う制御回路部と、
を備え、
前記制御回路部は、所定の第1基準電圧と前記電流センス電圧との差電圧を該第1基準電圧に加算して前記第2基準電圧を生成し、前記電流センス電圧と該第2基準電圧との電圧比較を行い、該比較結果を示すパルス信号を使用して前記定電流出力制御を行うためのPWM制御を行うことを特徴とする定電流出力制御型スイッチングレギュレータ。 - 前記制御回路部は、
所定の第1基準電圧と前記電流センス電圧との差電圧を該第1基準電圧に加算して前記第2基準電圧を生成して出力する基準変換回路と、
該基準変換回路からの第2基準電圧と、前記電流センス電圧との電圧比較を行い、該比較結果を示すパルス信号を生成して出力する電圧比較回路と、
該電圧比較回路から出力されたパルス信号を、所定のクロック信号を用いてPWM変調し、該PWM変調して得られたPWMパルス信号を使用して前記スイッチング素子のスイッチング制御を行う制御回路と、
を備えることを特徴とする請求項4記載の定電流出力制御型スイッチングレギュレータ。 - 入力端子に入力された入力電圧から所定の定電流を生成して出力端子から出力電流として出力する定電流出力制御型スイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
前記スイッチング素子がオフして遮断状態になると、前記インダクタの放電を行う整流素子と、
前記スイッチング素子に流れる電流に比例した比例電流を生成し、該比例電流に応じた電流センス電圧を生成して出力する電流検出回路部と、
前記電流センス電圧と所定の第1基準電圧との電圧比較を行い、該比較結果に応じて前記スイッチング素子をオフさせ、前記インダクタに流れるインダクタ電流がゼロになったか否かの検出を行い、該検出結果に応じて前記スイッチング素子をオンさせて、前記スイッチング素子に対して、定電流出力制御を行うためのVFM制御を行う制御回路部と、
を備えることを特徴とする定電流出力制御型スイッチングレギュレータ。 - 前記制御回路部は、前記電流センス電圧が前記第1基準電圧以上になると前記スイッチング素子をオフさせ、前記スイッチング素子と前記インダクタとの接続部の電圧から前記インダクタ電流がゼロになったことを検出すると前記スイッチング素子をオンさせることを特徴とする請求項6記載の定電流出力制御型スイッチングレギュレータ。
- 前記第1基準電圧は、前記出力端子から出力される出力電流が前記所定の定電流になったときの2倍の電流に相当する電流センス電圧の電圧値に設定されることを特徴とする請求項7記載の定電流出力制御型スイッチングレギュレータ。
- 前記制御回路部は、
前記電流センス電圧と前記第1基準電圧との電圧比較を行い、該比較結果を示す信号を生成して出力する第1電圧比較回路と、
前記スイッチング素子と前記インダクタとの接続部の電圧と、接地電圧との電圧比較を行い、該比較結果を示す信号を生成して出力する第2電圧比較回路と、
前記第1電圧比較回路及び第2電圧比較回路の各出力信号から前記スイッチング素子のスイッチング制御を行う制御回路と、
を備えること特徴とする請求項7又は8記載の定電流出力制御型スイッチングレギュレータ。 - 前記第1基準電圧は、前記出力端子から出力される出力電流が前記所定の定電流になったときの2倍の電流に相当する電流センス電圧の電圧値に設定されることを特徴とする請求項6、7、8又は9記載の定電流出力制御型スイッチングレギュレータ。
- 入力端子に入力された入力電圧から所定の定電流を生成して出力端子から出力電流として出力する定電流出力制御型スイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
前記スイッチング素子がオフして遮断状態になると、前記インダクタの放電を行う整流素子と、
前記スイッチング素子に流れる電流に比例した比例電流を生成し、該比例電流に応じた電流センス電圧を生成して出力する電流検出回路部と、
所定の第1基準電圧の電圧に応じて、前記スイッチング素子に対して、定電流出力制御を行うためのPWM制御又は定電流出力制御を行うためのVFM制御を行う制御回路部と、
を備え、
前記制御回路部は、
前記第1基準電圧が所定の第3基準電圧未満である場合、前記第1基準電圧と前記電流センス電圧との差電圧を該第1基準電圧に加算して第2基準電圧を生成し、前記電流センス電圧と該第2基準電圧との電圧比較を行い、該比較結果を示すパルス信号を使用して、前記スイッチング素子に対して、前記定電流出力制御を行うためのPWM制御を行い、
前記第1基準電圧が前記第3基準電圧以上である場合は、前記電流センス電圧と前記第1基準電圧との電圧比較を行い、該比較結果に応じて前記スイッチング素子をオフさせ、前記インダクタに流れるインダクタ電流がゼロになったか否かの検出を行い、該検出結果に応じて前記スイッチング素子をオンさせて、前記スイッチング素子に対して、定電流出力制御を行うためのVFM制御を行うことを特徴とする定電流出力制御型スイッチングレギュレータ。 - 前記制御回路部は、定電流出力制御を行うためのVFM制御を行う場合、前記電流センス電圧が前記第1基準電圧以上になると前記スイッチング素子をオフさせ、前記スイッチング素子と前記インダクタとの接続部の電圧から前記インダクタ電流がゼロになったことを検出すると前記スイッチング素子をオンさせることを特徴とする請求項11記載の定電流出力制御型スイッチングレギュレータ。
- 前記制御回路部は、
前記第1基準電圧と前記電流センス電圧との差電圧を該第1基準電圧に加算して前記第2基準電圧を生成して出力する基準変換回路と、
該基準変換回路からの第2基準電圧と、前記電流センス電圧との電圧比較を行い、該比較結果を示す信号を生成して出力する第1電圧比較回路と、
前記電流センス電圧と前記第1基準電圧との電圧比較を行い、該比較結果を示す信号を生成して出力する第2電圧比較回路と、
前記スイッチング素子と前記インダクタとの接続部の電圧と、接地電圧との電圧比較を行い、該比較結果を示す信号を生成して出力する第3電圧比較回路と、
前記第1基準電圧と、前記第3基準電圧との電圧比較を行い、該比較結果を示す信号を生成して出力する第4電圧比較回路と、
該第4電圧比較回路からの出力信号に応じて、前記第1電圧比較回路からの出力信号に応じて前記定電流出力制御を行うためのPWM制御を行うか、又は前記第2電圧比較回路及び第3電圧比較回路の各出力信号に応じて前記定電流出力制御を行うためのVFM制御を行う制御回路と、
を備えることを特徴とする請求項11又は12記載の定電流出力制御型スイッチングレギュレータ。 - 前記基準変換回路は、スイッチドキャパシタ回路で構成されることを特徴とする請求項5又は13記載の定電流出力制御型スイッチングレギュレータ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007236576A JP5228416B2 (ja) | 2007-09-12 | 2007-09-12 | 定電流出力制御型スイッチングレギュレータ |
US12/665,983 US8294433B2 (en) | 2007-09-12 | 2008-09-04 | Constant current supply type of switching regulator |
PCT/JP2008/066372 WO2009035013A1 (en) | 2007-09-12 | 2008-09-04 | Constant current supply type of switching regulator |
TW097134406A TWI390832B (zh) | 2007-09-12 | 2008-09-08 | 定電流供應型切換調整器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007236576A JP5228416B2 (ja) | 2007-09-12 | 2007-09-12 | 定電流出力制御型スイッチングレギュレータ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013009480A Division JP5578245B2 (ja) | 2013-01-22 | 2013-01-22 | 定電流出力制御型スイッチングレギュレータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009071950A true JP2009071950A (ja) | 2009-04-02 |
JP5228416B2 JP5228416B2 (ja) | 2013-07-03 |
Family
ID=40452020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007236576A Expired - Fee Related JP5228416B2 (ja) | 2007-09-12 | 2007-09-12 | 定電流出力制御型スイッチングレギュレータ |
Country Status (4)
Country | Link |
---|---|
US (1) | US8294433B2 (ja) |
JP (1) | JP5228416B2 (ja) |
TW (1) | TWI390832B (ja) |
WO (1) | WO2009035013A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010268542A (ja) * | 2009-05-12 | 2010-11-25 | Panasonic Corp | 電流検出回路及びこれを用いたスイッチングレギュレータ |
JP2011223800A (ja) * | 2010-04-13 | 2011-11-04 | Minebea Co Ltd | スイッチング電源回路 |
JP2014507114A (ja) * | 2011-02-28 | 2014-03-20 | 日本テキサス・インスツルメンツ株式会社 | 降圧コンバータにおけるpwm動作とpfm動作のスイッチング制御 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2777934A1 (en) * | 2009-10-20 | 2011-04-28 | Prometheus Laboratories Inc. | Proximity-mediated assays for detecting oncogenic fusion proteins |
TWI414932B (zh) * | 2009-11-19 | 2013-11-11 | Asustek Comp Inc | 多相位電源供應裝置與其電流調整方法 |
US8836304B2 (en) * | 2011-03-16 | 2014-09-16 | Monolithic Power Systems, Inc. | Switching mode power supply with virtual current sensing and associated methods |
US9362744B2 (en) | 2012-09-27 | 2016-06-07 | Electronics And Telecommunications Research Institute | Serial loading constant power supply system |
JP6307401B2 (ja) | 2014-09-24 | 2018-04-04 | ローム株式会社 | 電流モード制御型スイッチング電源装置 |
JP6788962B2 (ja) * | 2015-11-19 | 2020-11-25 | セイコーエプソン株式会社 | 診断回路、電子回路、電子機器および移動体 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60207291A (ja) * | 1984-03-31 | 1985-10-18 | 東芝ライテック株式会社 | 点灯装置 |
JP2004297965A (ja) * | 2003-03-28 | 2004-10-21 | Renesas Technology Corp | 電源制御用半導体集積回路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007025725A (ja) | 2001-03-16 | 2007-02-01 | Ricoh Co Ltd | フルカラー電子写真装置 |
JP3706810B2 (ja) * | 2001-05-23 | 2005-10-19 | 株式会社ルネサステクノロジ | Dc−dcコンバータとその制御回路 |
JP2003204631A (ja) | 2002-01-09 | 2003-07-18 | Matsushita Electric Ind Co Ltd | 充電制御回路 |
JP3720772B2 (ja) | 2002-01-31 | 2005-11-30 | キヤノン株式会社 | 電流判定回路、電流判定回路を有する画像記録装置 |
JP2007004995A (ja) | 2005-06-21 | 2007-01-11 | Aw Japan:Kk | Led点灯装置 |
JP2007028897A (ja) | 2006-09-07 | 2007-02-01 | Matsushita Electric Ind Co Ltd | 出力回路装置 |
-
2007
- 2007-09-12 JP JP2007236576A patent/JP5228416B2/ja not_active Expired - Fee Related
-
2008
- 2008-09-04 US US12/665,983 patent/US8294433B2/en not_active Expired - Fee Related
- 2008-09-04 WO PCT/JP2008/066372 patent/WO2009035013A1/en active Application Filing
- 2008-09-08 TW TW097134406A patent/TWI390832B/zh not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60207291A (ja) * | 1984-03-31 | 1985-10-18 | 東芝ライテック株式会社 | 点灯装置 |
JP2004297965A (ja) * | 2003-03-28 | 2004-10-21 | Renesas Technology Corp | 電源制御用半導体集積回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010268542A (ja) * | 2009-05-12 | 2010-11-25 | Panasonic Corp | 電流検出回路及びこれを用いたスイッチングレギュレータ |
JP2011223800A (ja) * | 2010-04-13 | 2011-11-04 | Minebea Co Ltd | スイッチング電源回路 |
JP2014507114A (ja) * | 2011-02-28 | 2014-03-20 | 日本テキサス・インスツルメンツ株式会社 | 降圧コンバータにおけるpwm動作とpfm動作のスイッチング制御 |
Also Published As
Publication number | Publication date |
---|---|
US20100327831A1 (en) | 2010-12-30 |
JP5228416B2 (ja) | 2013-07-03 |
TWI390832B (zh) | 2013-03-21 |
TW200934083A (en) | 2009-08-01 |
US8294433B2 (en) | 2012-10-23 |
WO2009035013A1 (en) | 2009-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5228416B2 (ja) | 定電流出力制御型スイッチングレギュレータ | |
JP5014772B2 (ja) | 電流モード制御型スイッチングレギュレータ | |
JP5217319B2 (ja) | 定電流出力制御型スイッチングレギュレータ | |
EP1519473B1 (en) | Synchronization of multiphase synthetic ripple voltage regulator | |
JP5169333B2 (ja) | 電流モード制御型スイッチングレギュレータ | |
JP5057902B2 (ja) | 充電制御回路 | |
JP5211959B2 (ja) | Dc−dcコンバータ | |
US11196343B2 (en) | DC-DC converter | |
US8294439B2 (en) | Buck-boost switching regulator and control circuit and method therefor | |
JP6024188B2 (ja) | 電源装置の制御回路 | |
JP2008136307A (ja) | コンパレータ方式dc−dcコンバータ | |
JP5315988B2 (ja) | Dc−dcコンバータ及びそのdc−dcコンバータを備えた電源回路 | |
JP2009278719A (ja) | 電流モード制御型スイッチングレギュレータ及びその動作制御方法 | |
JP5581971B2 (ja) | スイッチングレギュレータ | |
JP2008131747A (ja) | 昇降圧型スイッチングレギュレータ及びその動作制御方法 | |
JP2011155777A (ja) | 昇降圧dc−dcコンバータおよびスイッチング制御回路 | |
JP2009303317A (ja) | 基準電圧発生回路及びその基準電圧発生回路を備えたdc−dcコンバータ | |
KR20090132922A (ko) | 톱니파 발생 회로 및 이를 포함하는 스위치 모드 파워서플라이 | |
JP2020065402A (ja) | スイッチングレギュレータ | |
JP4487649B2 (ja) | 昇降圧型dc−dcコンバータの制御装置 | |
JP2010051152A (ja) | 電流モード制御型スイッチングレギュレータ | |
KR102506229B1 (ko) | 스위칭 레귤레이터 | |
JP5578245B2 (ja) | 定電流出力制御型スイッチングレギュレータ | |
CN110707926A (zh) | 直流-直流控制器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100406 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130304 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160329 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |