JP2003047240A - スイッチング電源装置 - Google Patents

Abstract

(57)【要約】 【課題】 オフ期間が短くなって、ターンオフディレィ
時間が当該オフ期間を超えてしまっても、異常発振せず
に安定に過電流を防止する安全なスイッチング電源装置
を提供する。 【解決手段】 本発明のスイッチング電源装置は、電流
をスイッチングすることによりトランスに電圧を印加す
るスイッチング手段と、前記トランスに誘起された電圧
を整流平滑して、平滑された電圧を出力する平滑手段
と、前記スイッチング手段に流れる電流を検出する検出
部と、前記検出部の出力信号を基準と比較する比較部
と、前記比較部の出力信号を入力してパルス信号を出力
するエッジトリガ回路と、前記パルス信号を入力するラ
ッチ回路と、前記ラッチ回路の出力信号に基づいて前記
スイッチング手段を遮断する過電流制限手段と、を有す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、産業用や民生用の
電子機器に直流安定化電圧を供給するスイッチング電源
装置に関する。

【０００２】

【従来の技術】近年、電子機器の低価格化・小型化・高
性能化・省エネルギー化に伴い、より小型で出力の安定
性が高く、高効率なスイッチング電源が強く求められて
いる。

【０００３】以下に従来のピーク電流値モード過電流防
止回路を有するスイッチング電源装置について説明す
る。図４はピーク電流値を検出する過電流防止回路を有
する従来のフルブリッジ型のスイッチング電源の回路構
成を示す。図４において、１は入力直流電源、４０１は
スイッチング電源装置、１４は負荷である。入力直流電
源１は、商用電源を入力して整流平滑して出力する手段
又は電池で構成される。以下、スイッチング電源装置４
０１を説明する。２ａ−２ｂはスイッチング電源装置４
０１の入力端子であり、入力直流電源１の両端が接続さ
れている。３ａはカレントトランスの１次巻線であり、
３ｂはそのカレントトランスの２次巻線であり、その巻
数比が下記の式であるとする。１次巻線３ａの巻数：２
次巻線３ｂの巻数＝１：Ｎカレントトランスの１次巻線
３ａの一端は、入力端子２ａに接続され、他端はスイッ
チング手段（４つのスイッチング素子４，５，６，７を
有する。）の一端に接続されている。スイッチング手段
の他の一端は、入力端子２ｂに接続されている。

【０００４】スイッチング手段は、ブリッジ接続された
第１のスイッチング素子４、第２のスイッチング素子
５、第３のスイッチング素子６、第４のスイッチング素
子７を有する。第１のスイッチング素子４と第２のスイ
ッチング素子５とは直列に接続されている。直列に接続
された第１のスイッチング素子４と第２のスイッチング
素子５との両端は、それぞれカレントトランスの１次巻
線３ａの他端と、入力端子の負端子２ｂとに接続されて
いる。同様に、第３のスイッチング素子６と第４のスイ
ッチング素子７とは直列に接続されている。直列に接続
された第３のスイッチング素子６と第４のスイッチング
素子７との両端は、それぞれカレントトランスの１次巻
線３ａの他端と入力端子の負端子２ｂとに接続されてい
る。スイッチング手段は、第１のスイッチング素子４及
び第４のスイッチング素子７が導通した状態と、第２の
スイッチング素子５及び第３のスイッチング素子６が導
通した状態とを交互に繰り返し、トランスの１次巻線８
ａに双方向に電流を流す。

【０００５】１次巻線８ａと第１の２次巻線８ｂと第２
の２次巻線８ｃとを有するトランスは、１次巻線８ａの
一端を第１のスイッチング素子４と第２のスイッチング
素子５との接続点に接続し、他端を第３のスイッチング
素子６と第４のスイッチング素子７との接続点に接続す
る。第１の２次巻線８ｂと第２の２次巻線８ｃは直列に
接続されている。第１の２次巻線８ｂと第２の２次巻線
８ｃとの接続点は、負側の出力端子１３ｂに接続されて
いる。９は第１の整流ダイオードであり、１０は第２の
整流ダイオードである。第１の整流ダイオード９のアノ
ードは第１の２次巻線８ｂに接続され、第２の整流ダイ
オード１０のアノードは第２の２次巻線８ｃに接続され
ている。第１の整流ダイオード９のカソードと第２の整
流ダイオード１０のカソードとは互いに接続されてい
る。

【０００６】インダクタンス素子１１及び平滑コンデン
サ１２は直列回路を形成し、平滑回路を構成する。この
平滑回路１１、１２の両端は、それぞれ整流ダイオード
９、１０のカソードと、トランスの２次巻線８ｂ及び８
ｃの接続点とに接続されている。１３ａ−１３ｂはスイ
ッチング電源装置４０１の出力端子であり、直流電力を
出力する。出力端子１３ａ−１３ｂは、平滑コンデンサ
１２の両端に接続されている。平滑コンデンサ１２の静
電容量は十分大きく、出力端子１３ａ−１３ｂへは安定
化された出力電圧が発生する。負荷１４はスイッチング
電源装置の出力端子１３ａ−１３ｂに接続され電力を消
費する。

【０００７】１５は第１の抵抗であり、カレントトラン
スの２次巻線３ｂに接続されている。１６はダイオード
であり、１７は第２の抵抗である。ダイオード１６と第
２の抵抗１７で構成される直列回路の両端は、カレント
トランスの２次巻線３ｂの両端に接続されている。カレ
ントトランスの１次巻線３ａにスイッチング電流が流れ
ると、カレントトランスの巻数比に応じた電流が２次巻
線３ｂに流れる。ダイオード１６はカレントトランスの
２次巻線の両端から出力される電流を整流し、カレント
トランスの１次巻線３ａに流れる電流Ｉｐに比例した電
圧Ｖｓを第２の抵抗１７の両端に発生させる。カレント
トランスの１次巻線３ａに電流が流れていない時に、第
１の抵抗１５はカレントトランス３ａ、３ｂの励磁エネ
ルギーを消費し、磁束をリセットする。

【０００８】１８は基準電圧であり、その電圧をＶｒと
する。１９はＯＣＬコンパレータ（over current limit
conparator 過電流制限コンパレータ）である。第２
の抵抗１７の両端に発生する電圧Ｖｓが基準電圧１８の
電圧Ｖｒを超えると（Ｖｓ＞Ｖｒ）、ＯＣＬコンパレー
タ１９の出力信号がハイレベルになる。これにより、カ
レントトランスの１次巻線３ａを流れる電流が一定値を
越えたこと（過電流）を検出出来る。２１はラッチ回路
（ＲＳフリップフロップ）であり、クロック発生器（発
振器）２２によってセット（Ｑ出力はハイレベル）さ
れ、ＯＣＬコンパレータ１９の出力信号（ハイレベル出
力）によってリセット（Ｑ出力はロウレベル）される。
ラッチ回路２１の出力信号がＡＮＤ回路２４に入力され
る。ラッチ回路２１の出力信号は、スイッチング素子４
〜７のオン期間を制限する。これにより過電流が制限さ
れる。

【０００９】２３はＰＷＭ信号発生器でありクロック発
生器２２のクロックに同期して、出力電圧信号に基づい
てＰＷＭ信号を発生する。ＰＷＭ信号発生器２３は、エ
ラーアンプとＰＷＭコンパレータを有する。エラーアン
プは、スイッチング電源装置４０１の出力電圧（出力端
子１３ａ−１３ｂ間の電圧）と基準電圧（目標電圧）と
の誤差を増幅して、誤差増幅電圧を出力する。誤差増幅
電圧はＰＷＭコンパレータに入力される。クロック発生
器２２はラッチ回路２１にセットパルスを送ると同時に
その発信出力信号に同期した三角波信号を発生する。Ｐ
ＷＭコンパレータは、クロック発生器２２が出力する三
角波信号と誤差増幅電圧（エラーアンプの出力信号）と
を入力して比較し、ＰＷＭ信号を生成する。

【００１０】ＡＮＤ回路２４は、ラッチ回路２１の出力
信号とＰＷＭ信号（ＰＷＭ信号発生器２３の出力信号）
とを入力し、両者の論理積信号（スイッチング素子の駆
動信号）を出力する。ＡＮＤ回路２４の出力信号は、ラ
ッチ回路２１の出力信号とＰＷＭ信号との狭い方の信号
に相当する。分配回路（駆動信号振り分け回路）２５
は、ＡＮＤ回路２４が出力した駆動信号を入力し、これ
を交互に振り分けてＡ位相とＢ位相の電圧を作る。Ａ位
相の電圧とＢ位相の電圧とは、交互にハイレベルにな
る。第１のドライブ回路２６はＡ位相の電圧を入力し、
第１のスイッチング素子４と第４のスイッチング素子７
を同時に導通させる。第２のドライブ回路２７はＢ位相
の電圧を入力し、第２のスイッチング素子５と第３のス
イッチング素子６を同時に導通させる。

【００１１】以上の様に構成されたスイッチング電源の
過電流防止回路について、図４、５を参照して動作説明
を行う。図５は、正常動作時における図４のスイッチン
グ電源装置４０１の各部波形を示す（各信号が生ずるラ
インを図４に示している。）。図５において、５０１は
第２の抵抗１７の両端電圧Ｖｓの波形を示す。５０２は
コンパレータ１９の出力Ｖｃｏｕｔの波形を示す。５０
３はクロック発生回路２２の出力クロックＶｃｌｏｃｋ
の波形を示す。５０４はラッチ回路２１の出力Ｖｌａｔ
ｃｈの波形を示す。５０５はＡＮＤ回路２４の出力Ｖｐ
ｗｍの波形を示す。

【００１２】Ａ位相において第１のスイッチング素子４
と第４のスイッチング素子７を同時にオンすると、カレ
ントトランス３ａを通して、入力電圧Ｖｉｎがトランス
の１次巻線８ａに印加される。トランスの２次巻線８
ｂ、８ｃに電圧が発生し、第１の整流ダイオード９を通
して平滑回路１１、１２に電圧が印加される。ＰＷＭ信
号がロウレベルになって第１のスイッチング素子４と第
４のスイッチング素子７がオフするとトランスの１次巻
線電流はゼロになる。インダクタンス素子１１が蓄積し
た磁気エネルギーを放出して流す電流はトランスの第１
の２次巻線８ｂと第２の２次巻線８ｃに分割して流れる
ので、第１の整流ダイオード９と第２の整流ダイオード
１０がオンする。トランスの２次巻線８ｂ、８ｃの誘起
電圧はゼロになり、トランスの２次巻線８ｂ、８ｃが平
滑回路に印加する電圧もゼロになるので、インダクタン
ス素子１１を流れる電流は減少する。

【００１３】次にＢ位相において第２のスイッチング素
子５と第３のスイッチング素子６がオンすると、トラン
スの１次巻線８ａにはＡ位相時とは逆向きに入力電圧が
印加される。トランスの２次巻線８ｂ、８ｃに電圧が誘
起され、第２の整流ダイオード１０を通して平滑回路１
１、１２に電圧が印加される。第２のスイッチング素子
５と第３のスイッチング素子６がオフすると、トランス
の１次巻線電流はゼロになる。インダクタンス素子１１
が蓄積した磁気エネルギーを放出して流す電流はトラン
スの第１の２次巻線８ｂと第２の２次巻線８ｃに分割し
て流れるので、第１の整流ダイオード９と第２の整流ダ
イオード１０がオンする。トランスの２次巻線８ｂ、８
ｃの誘起電圧はゼロになり、トランスの２次巻線８ｂ、
８ｃが平滑回路１１、１２に印加する電圧は０Ｖにな
る。インダクタンス素子１１を流れる電流は減少する。

【００１４】この動作を繰り返すことでスイッチング電
源装置４０１は負荷に電力を供給する。エラーアンプ
（ＰＷＭ信号発生器２３）は、スイッチング電源装置の
出力電圧と基準電圧とを比較し、誤差を増幅して、誤差
増幅電圧を出力する。誤差増幅電圧は、クロック発生器
２２が出力する三角波信号と比較され、変調される（Ｐ
ＷＭ信号発生器２３）。スイッチング電源装置は、通常
動作ではその出力電圧が一定になるようにＰＷＭ制御さ
れる。スイッチング電源装置４０１の出力電圧はインダ
クタンス素子と平滑コンデンサの直列回路に印加される
電圧の平均値となる。

【００１５】通常動作時は、ＰＷＭ信号発生器２３が発
生するＰＷＭ信号に基づいて、出力電圧（１３ａ−１３
ｂの両端電圧）が安定な定電圧になるようにスイッチン
グ素子４〜７のオンオフタイミングが決定され、スイッ
チング素子４〜７が駆動される。この時カレントトラン
スの１次巻線３ａを流れる電流（即ちスイッチング素子
４〜７を流れる電流）は小さくなり、カレントトランス
の２次巻線３ｂを通して第２の抵抗１７の両端に発生す
る電圧Ｖｓが基準電圧１８より小さい期間が長い。ＰＷ
Ｍ信号がハイレベルの期間内で、ＰＷＭ信号ラッチ回路
２１はリセットされず、常にハイレベルを出力する。

【００１６】次に、異常状態などで負荷抵抗が小さくな
り、インダクタンス素子１１を流れる電流が大きくなっ
た場合の動作を、図６を用いて説明する。図６は、異常
動作時における図４のスイッチング電源装置４０１の各
部波形を示す（各信号が生ずるラインを図４に示してい
る。）。６０１は、第２の抵抗１７の両端電圧Ｖｓの波
形を示す。６０２はコンパレータ１９の出力Ｖｃｏｕｔ
の波形を示す。６０３はクロック発生回路２２の出力ク
ロックＶｃｌｏｃｋの波形を示す。６０４はラッチ回路
２１の出力Ｖｌａｔｃｈの波形を示す。６０５はＡＮＤ
回路２４の出力Ｖｐｗｍの波形を示す。

【００１７】このような異常時の場合、トランス８ａを
介してスイッチング素子４〜７を流れる電流が大きくな
る。この電流がカレントトランス３ａ、３ｂによって検
出され、第２の抵抗１７に発生する電圧が大きくなる。
この電圧が基準電圧Ｖｒより大きくなると、コンパレー
タ１９の出力がロウレベルからハイレベルに変化し、こ
れによりラッチ回路２１がリセットされる。ＡＮＤ回路
２４の出力信号Ｖｐｗｍの後縁は、ＰＷＭ信号（ＰＷＭ
信号発生器２３の出力信号）でなく、ラッチ回路２１の
出力Ｖｌａｔｃｈの立下りでリセットされる。これによ
りスイッチング素子４〜７は、ＰＷＭ信号のみにより制
御される場合よりも、早いタイミングでオフになるよう
に制御される。従って、１次電流（カレントトランスの
１次巻線３ａを流れる電流）が、ある一定値に以上には
増加しないように制限がかかる動作になる。ここでは、
フルブリッジコンバータの過電流制御について説明した
が、プッシュプルコンバータ、ハーフブリッジコンバー
タでも同様な動作となる。また、フォワードコンバータ
やフライバックコンバータにおいても全く同様である。

【００１８】

【発明が解決しようとする課題】図５、６に示すよう
に、過電流を検出してスイッチング素子４〜７を遮断す
る様に駆動してから（Ｔ１）、実際にスイッチング素子
４〜７がターンオフする（Ｔ２）までに時間遅れ（ター
ンオフレディ時間）が存在する。同様に、スイッチング
素子４〜７を導通する様に駆動してから（Ｔ４）、実際
にスイッチング素子４〜７がターンオンする（Ｔ５）ま
でに時間遅れ（ターンオンレディ時間）が存在する。Ｖ
ｃｌｏｃｋの立ち上がりタイミング（Ｔ３）がターンオ
フレディ時間内に入ると（オフ期間が短くなって、ター
ンオフディレィ時間が当該オフ期間を超えてしまうと）
（図６）、従来の構成ではラッチ回路２１がセットされ
ず、次のＰＷＭ信号Ｖｐｗｍが欠落する（図６の６０６
に示す部分）。そのため、スイッチング素子４〜７の駆
動が間欠的になり、スイッチング電源装置の動作が不安
定になり、場合によっては音の発生や、ノイズの発生な
どの問題が生じる。

【００１９】本発明は従来の問題点を解決するもので、
スイッチング素子のオフ期間が短くなって、Ｖｃｌｏｃ
ｋの立ち上がりタイミング（Ｔ３）がターンオフレディ
時間内に入ってしまっても、異常発振せずに安定に過電
流動作が行うことができる安定で安全なスイッチング電
源装置を提供することを目的とする。

【００２０】

【課題を解決するための手段】本発明のスイッチング電
源装置は、上記課題を解決するために下記の構成を有す
る。第１の発明は、電流をスイッチングすることにより
トランスに電圧を印加するスイッチング手段と、前記ト
ランスに誘起された電圧を整流平滑して、平滑された電
圧を出力する平滑手段と、前記スイッチング手段に流れ
る電流を検出する検出部と、前記検出部の出力信号を基
準と比較する比較部と、前記比較部の出力信号を入力し
てパルス信号を出力するエッジトリガ回路と、前記パル
ス信号を入力するラッチ回路と、前記ラッチ回路の出力
信号に基づいて前記スイッチング手段を遮断する過電流
制限手段と、を有することを特徴とするスイッチング電
源装置である。

【００２１】第２の発明は、前記検出部の出力信号が基
準を越えたことを前記比較部が検出した時、前記エッジ
トリガ回路は前記パルス信号のレベルを第１のレベルか
ら第２のレベルに変化させ、前記検出部の出力信号が基
準を越えたことを前記比較部が検出してから一定の時間
が経過した時、前記エッジトリガ回路は前記パルス信号
のレベルを前記第２のレベルから前記第１のレベルに変
化させることを特徴とする第１の発明のスイッチング電
源装置である。

【００２２】第３の発明は、電流をスイッチングするこ
とによりトランスに電圧を印加するスイッチング手段
と、前記トランスに誘起された電圧を整流平滑して、平
滑された電圧を出力する平滑手段と、前記スイッチング
手段に流れる電流を検出する検出部と、前記検出部の出
力信号を基準と比較する比較部とを有し、前記検出部の
出力信号が基準を越えている場合には、前記比較部の出
力信号が前記スイッチング手段を遮断させる過電流制限
手段と、を有することを特徴とするスイッチング電源装
置である。

【００２３】本発明は、スイッチング素子のオフ期間が
短くなって、Ｖｃｌｏｃｋの立ち上がりタイミング（Ｔ
３）がターンオフレディ時間内に入ってしまっても、異
常発振せずに安定に過電流動作が行うことができる安全
なスイッチング電源装置を実現できるという作用を有す
る。「電流をスイッチングすること」とは、電流を交互
に導通／遮断することと、電流を交互に順方向／逆方向
に流すこととを含む。

【００２４】

【発明の実施の形態】以下、本発明の、過電流防止回路
を有したスイッチング電源装置の実施形態について説明
する。

【００２５】《実施例１》以下に、図１、２を用いて本
発明の実施例１のピーク電流値モード過電流防止回路を
有するフルブリッジ型スイッチング電源装置について説
明する。図１はピーク電流値を検出する過電流防止回路
を有する実施例１のフルブリッジ型のスイッチング電源
の回路構成を示す。図１において、１は入力直流電源、
１０１はスイッチング電源装置、１４は負荷である。入
力直流電源１は、商用電源を入力して整流平滑して出力
する手段又は電池で構成される。以下、スイッチング電
源装置１０１を説明する。実施例１のスイッチング電源
装置１０１は、過電流防止回路のＯＣＬコンパレータ１
９の出力端子とラッチ回路２１のリセット入力端子との
間にＡＮＤ回路２０、遅延回路２８、インバータ２９か
らなるワンショット回路を有することにおいて、従来の
スイッチング電源装置４０１（図４）と異なる。他の点
においては両者は同一である。従来例と同一部分につい
ての説明を省略し、本実施例特有の過電流防止回路を説
明する。

【００２６】１５は第１の抵抗であり、カレントトラン
スの２次巻線３ｂに接続されている。１６はダイオード
であり、１７は第２の抵抗である。ダイオード１６と第
２の抵抗１７で構成される直列回路の両端は、カレント
トランスの２次巻線３ｂの両端に接続されている。カレ
ントトランスの１次巻線３ａにスイッチング電流が流れ
ると、カレントトランスの巻数比に応じた電流が２次巻
線３ｂに流れる。ダイオード１６はカレントトランスの
２次巻線の両端から出力される電流を整流し、カレント
トランスの１次巻線３ａに流れる電流Ｉｐに比例した電
圧Ｖｓを第２の抵抗１７の両端に発生させる。カレント
トランスの１次巻線３ａに電流が流れていない時に、第
１の抵抗１５はカレントトランス３ａ、３ｂの励磁エネ
ルギーを消費し、磁束をリセットする。

【００２７】１８は基準電圧であり、その電圧をＶｒと
する。１９はＯＣＬコンパレータ（over current limit
conparator 過電流制限コンパレータ）である。第２
の抵抗１７の両端に発生する電圧Ｖｓが基準電圧１８の
電圧Ｖｒを超えると（Ｖｓ＞Ｖｒ）、ＯＣＬコンパレー
タ１９の出力信号がハイレベルになる。これにより、カ
レントトランスの１次巻線３ａを流れる電流が一定値を
越えたこと（過電流）を検出出来る。ＡＮＤ回路２０と
遅延回路２８とインバータ２９とは、ＯＣＬコンパレー
タ１９のハイレベル出力の立ち上がりエッジで立ち上が
り、遅延回路２８で定まる一定時間後にロウレベルに立
ち下がる一定幅のパルスを出力する。２１はラッチ回路
（ＲＳフリップフロップ）であり、クロック発生器（発
振器）２２によってセット（Ｑ出力はハイレベル）さ
れ、ＡＮＤ回路２０の出力パルスによってによってリセ
ット（Ｑ出力はロウレベル）される。ラッチ回路２１の
出力信号がＡＮＤ回路２４に入力される。ラッチ回路２
１の出力信号は、スイッチング素子４〜７のオン期間を
制限する。これにより過電流が制限される。

【００２８】２２はクロック発生器であり、ラッチ回路
２１にセットパルスを供給する。２３はＰＷＭ信号発生
器であり、クロック発生器２２のクロックに同期して、
出力電圧信号に基づくＰＷＭ信号を発生する。ＰＷＭ信
号発生器２３は、エラーアンプとＰＷＭコンパレータを
有する。エラーアンプは、スイッチング電源装置１０１
の出力電圧（出力端子１３ａ−１３ｂ間の電圧）と基準
電圧（目標電圧）との誤差を増幅して、誤差増幅電圧を
出力する。誤差増幅電圧はＰＷＭコンパレータに入力さ
れる。クロック発生器２２はラッチ回路２１にセットパ
ルスを送ると同時にその発信出力信号に同期した三角波
信号を発生する。ＰＷＭコンパレータは、クロック発生
器２２が出力する三角波信号と誤差増幅電圧（エラーア
ンプの出力信号）とを入力して比較し、ＰＷＭ信号を生
成する。

【００２９】ＡＮＤ回路２４は、ラッチ回路２１の出力
信号とＰＷＭ信号（ＰＷＭ信号発生器２３の出力信号）
とを入力し、両者の論理積信号（スイッチング素子の駆
動信号）を出力する。ＡＮＤ回路２４の出力信号は、ラ
ッチ回路２１の出力信号とＰＷＭ信号との狭い方の信号
に相当する。分配回路（駆動信号振り分け回路）２５
は、ＡＮＤ回路２４が出力した駆動信号を入力し、これ
を交互に振り分けてＡ位相とＢ位相の電圧を作る。Ａ位
相の電圧とＢ位相の電圧とは、交互にハイレベルにな
る。第１のドライブ回路２６はＡ位相の電圧を入力し、
第１のスイッチング素子４と第４のスイッチング素子７
を同時に導通させる。第２のドライブ回路２７はＢ位相
の電圧を入力し、第２のスイッチング素子５と第３のス
イッチング素子６を同時に導通させる。

【００３０】以上の様に構成されたスイッチング電源の
過電流防止回路について、図１、２、５を参照して動作
説明を行う。図５は、正常動作時における図１のスイッ
チング電源装置１０１の各部波形を示す（各信号が生ず
るラインを図１に示している。）。図５において、５０
１は第２の抵抗１７の両端電圧Ｖｓの波形を示す。５０
２はコンパレータ１９の出力Ｖｃｏｕｔの波形を示す。
５０３はクロック発生回路２２の出力クロックＶｃｌｏ
ｃｋの波形を示す。５０４はラッチ回路２１の出力Ｖｌ
ａｔｃｈの波形を示す。５０５はＡＮＤ回路２４の出力
Ｖｐｗｍの波形を示す。

【００３１】エラーアンプ（ＰＷＭ信号発生器２３）
は、スイッチング電源装置の出力電圧と基準電圧とを比
較し、誤差を増幅して、誤差増幅電圧を出力する。誤差
増幅電圧は、クロック発生器２２が出力する三角波信号
と比較され、変調される（ＰＷＭ信号発生器２３）。ス
イッチング電源装置は、通常動作ではその出力電圧が一
定になるようにＰＷＭ制御される。スイッチング電源装
置４０１の出力電圧はインダクタンス素子と平滑コンデ
ンサの直列回路に印加される電圧の平均値となる。

【００３２】通常動作時は、ＰＷＭ信号発生器２３が発
生するＰＷＭ信号に基づいて、出力電圧（１３ａ−１３
ｂの両端電圧）が安定な定電圧になるようにスイッチン
グ素子４〜７のオンオフタイミングが決定され、スイッ
チング素子４〜７が駆動される。この時カレントトラン
スの１次巻線３ａを流れる電流（即ちスイッチング素子
４〜７を流れる電流）は小さくなり、カレントトランス
の２次巻線３ｂを通して第２の抵抗１７の両端に発生す
る電圧Ｖｓが基準電圧１８より小さい期間が長い。ＰＷ
Ｍ信号がハイレベルの期間内で、ＰＷＭ信号ラッチ回路
２１はリセットされず、常にハイレベルを出力する。

【００３３】次に、異常状態などで負荷抵抗が小さくな
り、インダクタンス素子１１を流れる電流が大きくなっ
た場合の動作を、図２を用いて説明する。図２は、異常
動作時における図１のスイッチング電源装置１０１の各
部波形を示す（各信号が生ずるラインを図１に示してい
る。）。２０１は、第２の抵抗１７の両端電圧Ｖｓの波
形を示す。２０２はコンパレータ１９の出力Ｖｃｏｕｔ
の波形を示す。２０６はＡＮＤ回路２０の出力信号Ｖｅ
ｄｇｅの波形を示す。２０３はクロック発生回路２２の
出力クロックＶｃｌｏｃｋの波形を示す。２０４はラッ
チ回路２１の出力Ｖｌａｔｃｈの波形を示す。２０５は
ＡＮＤ回路２４の出力Ｖｐｗｍの波形を示す。

【００３４】過電流時の基本的な動作は従来のスイッチ
ング電源装置と同じであるが、従来のスイッチング電源
装置においては、コンパレータ１９の出力（過電流の検
出信号）が従来は直接ラッチ回路に入力されていた。こ
れに対して、本発明のスイッチング電源装置において
は、ＡＮＤ回路２０と遅延回路２８とインバータ２９で
構成されるエッジトリガ回路を介して、過電流の検出信
号がラッチ回路２１に入力される。抵抗１７の電圧Ｖｓ
が基準電圧Ｖｒに達すると、ラッチ回路にリセットパル
スが入力されて、スイッチング素子４〜７が遮断状態に
なるように駆動される。スイッチング素子４〜７が遮断
状態になるように駆動された後、実際にスイッチング素
子４〜７がオフするまでの間に（ターンオフレディ時間
内に）、クロック発生回路２２が次の出力クロックＶｃ
ｌｏｃｋを出力したとしても、図６に示すように実施例
１のスイッチング電源装置は正常に動作する。

【００３５】ターンオフレディ時間内においてＯＣＬコ
ンパレータ１９の出力がハイレベルを維持したとして
も、遅延回路２８によって定まる一定時間後にＡＮＤ回
路２０の出力信号Ｖｅｄｇｅが反転しローレベルになる
ことで、ラッチ回路２１はセットパルス待ち状態にな
り、クロック発生回路２２が出力する次の出力クロック
Ｖｃｌｏｃｋによってセットされるからである。従来の
スイッチング電源装置においては、スイッチング素子４
〜７が実際にオフするまで、ラッチ回路２１をセット出
来ず、スイッチング素子４〜７の駆動パルスが欠落する
おそれがあった。本発明のスイッチング電源装置におい
ては、ＯＣＬコンパレータ１８がＶｓ＞Ｖｒを検出して
からスイッチング素子４〜７が実際にオフするまでの遅
れ時間が長くても、セットパルスによりラッチ回路２１
は確実にセットパルスされるので、次のスイッチング素
子の駆動パルスが欠落する恐れはない。確実に出力パル
スを発生できるので安定した過電流制限動作を行うこと
ができる。また、ブリッジ型コンバータにおいて、１パ
ルス欠落したことに伴う、トランスの偏磁に伴う過大な
電流は流れない。

【００３６】《実施例２》以下に、図３を用いて本発明
の実施例２のピーク電流値モード過電流防止回路を有す
るフルブリッジ型スイッチング電源装置について説明す
る。図３はピーク電流値を検出する過電流防止回路を有
する実施例２のフルブリッジ型のスイッチング電源の回
路構成を示す。図３において、１は入力直流電源、３０
１はスイッチング電源装置、１４は負荷である。入力直
流電源１は、商用電源を入力して整流平滑して出力する
手段又は電池で構成される。

【００３７】以下、スイッチング電源装置３０１を説明
する。実施例２のスイッチング電源装置３０１は、コン
パレータ１９の出力がインバータ３０を通して、ＡＮＤ
回路２４に入力されている点において、実施例１のスイ
ッチング電源装置１０１（図１）と異なる。他の点にお
いては両者は同一である。従来例と同一部分についての
説明を省略し、本実施例特有の過電流防止回路を説明す
る。実施例１のスイッチング電源装置においては、コン
パレータ１９の出力がロウレベルからハイレベルに変化
した後、ＡＮＤ回路２０とラッチ回路２１の伝達遅延時
間を経た後、スイッチング素子４〜７が遮断状態にされ
た。実施例２のスイッチング電源装置においては、コン
パレータ１９の出力信号がインバータ３０を通して直接
ＡＮＤ回路２４に入力され、スイッチング素子４〜７が
遮断状態にされる。即ち検出部（カレントトランス３
ａ、３ｂ、ダイオード１６、抵抗１７等）の出力信号Ｖ
ｓが基準Ｖｒを越えている場合には、コンパレータ１９
（比較部）の出力信号がスイッチング手段（スイッチン
グ素子４〜７を含む。）を遮断させる。ＡＮＤ回路２０
とラッチ回路２１における伝達遅延時間の影響を受ける
ことなく、素早くスイッチング素子４〜７を遮断状態に
設定できる。これにより、過電流を検出後、過電流制限
を行うまでの遅れ時間を短くできる効果がある。なお、
上記の実施例ではフルブリッジ形スイッチング電源につ
いて示したが、実施例に示す過電流防止回路をプッシュ
プル形、ハーフブリッジ形、フォワード形又はフライバ
ック形等のスイッチング電源に適用することにより、同
様の効果が得られるのは言うまでもない。

【００３８】

【発明の効果】本発明によれば、スイッチング素子のオ
フ期間が短くなって、Ｖｃｌｏｃｋの立ち上がりタイミ
ング（Ｔ３）がターンオフレディ時間内に入ってしまっ
ても（過電流の検出後、実際にスイッチング素子をオフ
するのが遅れた場合でも）、スイッチング素子の駆動パ
ルスが欠落することなく、異常発振せずに安定に過電流
動作が行うことができる安全なスイッチング電源装置を
実現できるという有利な効果が得られる。

【図面の簡単な説明】

【図１】 本発明の実施例１のスイッチング電源装置の
構成図

【図２】 本発明の実施例１のスイッチング電源装置の
異常動作時の各部波形図

【図３】 本発明の実施例２のスイッチング電源装置の
構成図

【図４】 従来例のスイッチング電源装置の構成図

【図５】 従来例、並びに本発明の実施例１及び実施例
２のスイッチング電源装置の通常動作時の各部波形図図
４の回路構成図の動作波形を示す説明図

【図６】 従来例のスイッチング電源装置の異常動作時
の各部波形図

【符号の説明】

１ 入力直流電源 ２ａ−２ｂ 入力端子 ３ａ、３ｂ カレントトランス ４ 第１のスイッチング素子 ５ 第２のスイッチング素子 ６ 第３のスイッチング素子 ７ 第４のスイッチング素子 ８ａ、８ｂ、８ｃ トランス ９ 第１の整流ダイオード １０ 第２の整流ダイオード １１ インダクタンス素子 １２ 平滑コンデンサ １３ａ−１３ｂ 出力端子 １４ 負荷 １５ 第１の抵抗 １６ ダイオード １７ 第２の抵抗 １８ 基準電圧 １９ ＯＣＬコンパレータ ２０、２４ ＡＮＤ回路 ２１ ラッチ回路 ２２ クロック発生器 ２３ ＰＷＭ信号発生器 ２５ 分配器 ２６ 第１のドライブ回路 ２７ 第２のドライブ回路 ２８ 遅延回路 ２９、３０ インバータ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H730 AA12 AA20 AS01 BB27 BB57 DD02 DD32 EE03 EE08 FD01 FD48 FF01 FG05 XX02 XX15 XX22 XX35 XX42

Claims (3)

【特許請求の範囲】
1. 【請求項１】 電流をスイッチングすることによりトラ
   ンスに電圧を印加するスイッチング手段と、 前記トランスに誘起された電圧を整流平滑して、平滑さ
   れた電圧を出力する平滑手段と、 前記スイッチング手段に流れる電流を検出する検出部
   と、前記検出部の出力信号を基準と比較する比較部と、
   前記比較部の出力信号を入力してパルス信号を出力する
   エッジトリガ回路と、前記パルス信号を入力するラッチ
   回路と、前記ラッチ回路の出力信号に基づいて前記スイ
   ッチング手段を遮断する過電流制限手段と、 を有することを特徴とするスイッチング電源装置。
2. 【請求項２】 前記検出部の出力信号が基準を越えたこ
   とを前記比較部が検出した時、前記エッジトリガ回路は
   前記パルス信号のレベルを第１のレベルから第２のレベ
   ルに変化させ、前記検出部の出力信号が基準を越えたこ
   とを前記比較部が検出してから一定の時間が経過した
   時、前記エッジトリガ回路は前記パルス信号のレベルを
   前記第２のレベルから前記第１のレベルに変化させるこ
   とを特徴とする請求項１に記載のスイッチング電源装
   置。
3. 【請求項３】 電流をスイッチングすることによりトラ
   ンスに電圧を印加するスイッチング手段と、 前記トランスに誘起された電圧を整流平滑して、平滑さ
   れた電圧を出力する平滑手段と、 前記スイッチング手段に流れる電流を検出する検出部
   と、前記検出部の出力信号を基準と比較する比較部とを
   有し、前記検出部の出力信号が基準を越えている場合に
   は、前記比較部の出力信号が前記スイッチング手段を遮
   断させる過電流制限手段と、 を有することを特徴とするスイッチング電源装置。