JP3629226B2 - スイッチング電源装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、産業用や民生用の電子機器に直流安定化電圧を供給するスイッチング電源装置に関する。
【０００２】
【従来の技術】
近年、電子機器の低価格化・小型化・高性能化・省エネルギー化に伴い、より小型で出力の安定性が高く、高効率なスイッチング電源が強く求められている。
【０００３】
以下に従来のピーク電流値モード過電流防止回路を有するスイッチング電源装置について説明する。図４はピーク電流値を検出する過電流防止回路を有する従来のフルブリッジ型のスイッチング電源の回路構成を示す。図４において、１は入力直流電源、４０１はスイッチング電源装置、１４は負荷である。入力直流電源１は、商用電源を入力して整流平滑して出力する手段又は電池で構成される。
以下、スイッチング電源装置４０１を説明する。２ａ−２ｂはスイッチング電源装置４０１の入力端子であり、入力直流電源１の両端が接続されている。３ａはカレントトランスの１次巻線であり、３ｂはそのカレントトランスの２次巻線であり、その巻数比が下記の式であるとする。
１次巻線３ａの巻数：２次巻線３ｂの巻数＝１：Ｎ
カレントトランスの１次巻線３ａの一端は、入力端子２ａに接続され、他端はスイッチング手段（４つのスイッチング素子４，５，６，７を有する。）の一端に接続されている。スイッチング手段の他の一端は、入力端子２ｂに接続されている。
【０００４】
スイッチング手段は、ブリッジ接続された第１のスイッチング素子４、第２のスイッチング素子５、第３のスイッチング素子６、第４のスイッチング素子７を有する。
第１のスイッチング素子４と第２のスイッチング素子５とは直列に接続されている。直列に接続された第１のスイッチング素子４と第２のスイッチング素子５との両端は、それぞれカレントトランスの１次巻線３ａの他端と、入力端子の負端子２ｂとに接続されている。
同様に、第３のスイッチング素子６と第４のスイッチング素子７とは直列に接続されている。直列に接続された第３のスイッチング素子６と第４のスイッチング素子７との両端は、それぞれカレントトランスの１次巻線３ａの他端と入力端子の負端子２ｂとに接続されている。
スイッチング手段は、第１のスイッチング素子４及び第４のスイッチング素子７が導通した状態と、第２のスイッチング素子５及び第３のスイッチング素子６が導通した状態とを交互に繰り返し、トランスの１次巻線８ａに双方向に電流を流す。
【０００５】
１次巻線８ａと第１の２次巻線８ｂと第２の２次巻線８ｃとを有するトランスは、１次巻線８ａの一端を第１のスイッチング素子４と第２のスイッチング素子５との接続点に接続し、他端を第３のスイッチング素子６と第４のスイッチング素子７との接続点に接続する。第１の２次巻線８ｂと第２の２次巻線８ｃは直列に接続されている。第１の２次巻線８ｂと第２の２次巻線８ｃとの接続点は、負側の出力端子１３ｂに接続されている。
９は第１の整流ダイオードであり、１０は第２の整流ダイオードである。第１の整流ダイオード９のアノードは第１の２次巻線８ｂに接続され、第２の整流ダイオード１０のアノードは第２の２次巻線８ｃに接続されている。第１の整流ダイオード９のカソードと第２の整流ダイオード１０のカソードとは互いに接続されている。
【０００６】
インダクタンス素子１１及び平滑コンデンサ１２は直列回路を形成し、平滑回路を構成する。この平滑回路１１、１２の両端は、それぞれ整流ダイオード９、１０のカソードと、トランスの２次巻線８ｂ及び８ｃの接続点とに接続されている。１３ａ−１３ｂはスイッチング電源装置４０１の出力端子であり、直流電力を出力する。出力端子１３ａ−１３ｂは、平滑コンデンサ１２の両端に接続されている。平滑コンデンサ１２の静電容量は十分大きく、出力端子１３ａ−１３ｂへは安定化された出力電圧が発生する。
負荷１４はスイッチング電源装置の出力端子１３ａ−１３ｂに接続され電力を消費する。
【０００７】
１５は第１の抵抗であり、カレントトランスの２次巻線３ｂに接続されている。１６はダイオードであり、１７は第２の抵抗である。ダイオード１６と第２の抵抗１７で構成される直列回路の両端は、カレントトランスの２次巻線３ｂの両端に接続されている。カレントトランスの１次巻線３ａにスイッチング電流が流れると、カレントトランスの巻数比に応じた電流が２次巻線３ｂに流れる。ダイオード１６はカレントトランスの２次巻線の両端から出力される電流を整流し、カレントトランスの１次巻線３ａに流れる電流Ｉｐに比例した電圧Ｖｓを第２の抵抗１７の両端に発生させる。
カレントトランスの１次巻線３ａに電流が流れていない時に、第１の抵抗１５はカレントトランス３ａ、３ｂの励磁エネルギーを消費し、磁束をリセットする。
【０００８】
１８は基準電圧であり、その電圧をＶｒとする。１９はＯＣＬコンパレータ（ｏｖｅｒ ｃｕｒｒｅｎｔ ｌｉｍｉｔ ｃｏｎｐａｒａｔｏｒ 過電流制限コンパレータ）である。第２の抵抗１７の両端に発生する電圧Ｖｓが基準電圧１８の電圧Ｖｒを超えると（Ｖｓ＞Ｖｒ）、ＯＣＬコンパレータ１９の出力信号がハイレベルになる。これにより、カレントトランスの１次巻線３ａを流れる電流が一定値を越えたこと（過電流）を検出出来る。
２１はラッチ回路（ＲＳフリップフロップ）であり、クロック発生器（発振器）２２によってセット（Ｑ出力はハイレベル）され、ＯＣＬコンパレータ１９の出力信号（ハイレベル出力）によってリセット（Ｑ出力はロウレベル）される。ラッチ回路２１の出力信号がＡＮＤ回路２４に入力される。ラッチ回路２１の出力信号は、スイッチング素子４〜７のオン期間を制限する。これにより過電流が制限される。
【０００９】
２３はＰＷＭ信号発生器でありクロック発生器２２のクロックに同期して、出力電圧信号に基づいてＰＷＭ信号を発生する。ＰＷＭ信号発生器２３は、エラーアンプとＰＷＭコンパレータを有する。エラーアンプは、スイッチング電源装置４０１の出力電圧（出力端子１３ａ−１３ｂ間の電圧）と基準電圧（目標電圧）との誤差を増幅して、誤差増幅電圧を出力する。誤差増幅電圧はＰＷＭコンパレータに入力される。
クロック発生器２２はラッチ回路２１にセットパルスを送ると同時にその発信出力信号に同期した三角波信号を発生する。
ＰＷＭコンパレータは、クロック発生器２２が出力する三角波信号と誤差増幅電圧（エラーアンプの出力信号）とを入力して比較し、ＰＷＭ信号を生成する。
【００１０】
ＡＮＤ回路２４は、ラッチ回路２１の出力信号とＰＷＭ信号（ＰＷＭ信号発生器２３の出力信号）とを入力し、両者の論理積信号（スイッチング素子の駆動信号）を出力する。ＡＮＤ回路２４の出力信号は、ラッチ回路２１の出力信号とＰＷＭ信号との狭い方の信号に相当する。
分配回路（駆動信号振り分け回路）２５は、ＡＮＤ回路２４が出力した駆動信号を入力し、これを交互に振り分けてＡ位相とＢ位相の電圧を作る。Ａ位相の電圧とＢ位相の電圧とは、交互にハイレベルになる。第１のドライブ回路２６はＡ位相の電圧を入力し、第１のスイッチング素子４と第４のスイッチング素子７を同時に導通させる。第２のドライブ回路２７はＢ位相の電圧を入力し、第２のスイッチング素子５と第３のスイッチング素子６を同時に導通させる。
【００１１】
以上の様に構成されたスイッチング電源の過電流防止回路について、図４、５を参照して動作説明を行う。図５は、正常動作時における図４のスイッチング電源装置４０１の各部波形を示す（各信号が生ずるラインを図４に示している。）。図５において、５０１は第２の抵抗１７の両端電圧Ｖｓの波形を示す。５０２はコンパレータ１９の出力Ｖｃｏｕｔの波形を示す。５０３はクロック発生回路２２の出力クロックＶｃｌｏｃｋの波形を示す。５０４はラッチ回路２１の出力Ｖｌａｔｃｈの波形を示す。５０５はＡＮＤ回路２４の出力Ｖｐｗｍの波形を示す。
【００１２】
Ａ位相において第１のスイッチング素子４と第４のスイッチング素子７を同時にオンすると、カレントトランス３ａを通して、入力電圧Ｖｉｎがトランスの１次巻線８ａに印加される。トランスの２次巻線８ｂ、８ｃに電圧が発生し、第１の整流ダイオード９を通して平滑回路１１、１２に電圧が印加される。ＰＷＭ信号がロウレベルになって第１のスイッチング素子４と第４のスイッチング素子７がオフするとトランスの１次巻線電流はゼロになる。インダクタンス素子１１が蓄積した磁気エネルギーを放出して流す電流はトランスの第１の２次巻線８ｂと第２の２次巻線８ｃに分割して流れるので、第１の整流ダイオード９と第２の整流ダイオード１０がオンする。トランスの２次巻線８ｂ、８ｃの誘起電圧はゼロになり、トランスの２次巻線８ｂ、８ｃが平滑回路に印加する電圧もゼロになるので、インダクタンス素子１１を流れる電流は減少する。
【００１３】
次にＢ位相において第２のスイッチング素子５と第３のスイッチング素子６がオンすると、トランスの１次巻線８ａにはＡ位相時とは逆向きに入力電圧が印加される。トランスの２次巻線８ｂ、８ｃに電圧が誘起され、第２の整流ダイオード１０を通して平滑回路１１、１２に電圧が印加される。第２のスイッチング素子５と第３のスイッチング素子６がオフすると、トランスの１次巻線電流はゼロになる。インダクタンス素子１１が蓄積した磁気エネルギーを放出して流す電流はトランスの第１の２次巻線８ｂと第２の２次巻線８ｃに分割して流れるので、第１の整流ダイオード９と第２の整流ダイオード１０がオンする。トランスの２次巻線８ｂ、８ｃの誘起電圧はゼロになり、トランスの２次巻線８ｂ、８ｃが平滑回路１１、１２に印加する電圧は０Ｖになる。インダクタンス素子１１を流れる電流は減少する。
【００１４】
この動作を繰り返すことでスイッチング電源装置４０１は負荷に電力を供給する。エラーアンプ（ＰＷＭ信号発生器２３）は、スイッチング電源装置の出力電圧と基準電圧とを比較し、誤差を増幅して、誤差増幅電圧を出力する。誤差増幅電圧は、クロック発生器２２が出力する三角波信号と比較され、変調される（ＰＷＭ信号発生器２３）。スイッチング電源装置は、通常動作ではその出力電圧が一定になるようにＰＷＭ制御される。スイッチング電源装置４０１の出力電圧はインダクタンス素子と平滑コンデンサの直列回路に印加される電圧の平均値となる。
【００１５】
通常動作時は、ＰＷＭ信号発生器２３が発生するＰＷＭ信号に基づいて、出力電圧（１３ａ−１３ｂの両端電圧）が安定な定電圧になるようにスイッチング素子４〜７のオンオフタイミングが決定され、スイッチング素子４〜７が駆動される。この時カレントトランスの１次巻線３ａを流れる電流（即ちスイッチング素子４〜７を流れる電流）は小さくなり、カレントトランスの２次巻線３ｂを通して第２の抵抗１７の両端に発生する電圧Ｖｓが基準電圧１８より小さい期間が長い。ＰＷＭ信号がハイレベルの期間内で、ＰＷＭ信号ラッチ回路２１はリセットされず、常にハイレベルを出力する。
【００１６】
次に、異常状態などで負荷抵抗が小さくなり、インダクタンス素子１１を流れる電流が大きくなった場合の動作を、図６を用いて説明する。図６は、異常動作時における図４のスイッチング電源装置４０１の各部波形を示す（各信号が生ずるラインを図４に示している。）。６０１は、第２の抵抗１７の両端電圧Ｖｓの波形を示す。６０２はコンパレータ１９の出力Ｖｃｏｕｔの波形を示す。６０３はクロック発生回路２２の出力クロックＶｃｌｏｃｋの波形を示す。６０４はラッチ回路２１の出力Ｖｌａｔｃｈの波形を示す。６０５はＡＮＤ回路２４の出力Ｖｐｗｍの波形を示す。
【００１７】
このような異常時の場合、トランス８ａを介してスイッチング素子４〜７を流れる電流が大きくなる。この電流がカレントトランス３ａ、３ｂによって検出され、第２の抵抗１７に発生する電圧が大きくなる。この電圧が基準電圧Ｖｒより大きくなると、コンパレータ１９の出力がロウレベルからハイレベルに変化し、これによりラッチ回路２１がリセットされる。ＡＮＤ回路２４の出力信号Ｖｐｗｍの後縁は、ＰＷＭ信号（ＰＷＭ信号発生器２３の出力信号）でなく、ラッチ回路２１の出力Ｖｌａｔｃｈの立下りでリセットされる。これによりスイッチング素子４〜７は、ＰＷＭ信号のみにより制御される場合よりも、早いタイミングでオフになるように制御される。
従って、１次電流（カレントトランスの１次巻線３ａを流れる電流）が、ある一定値に以上には増加しないように制限がかかる動作になる。ここでは、フルブリッジコンバータの過電流制御について説明したが、プッシュプルコンバータ、ハーフブリッジコンバータでも同様な動作となる。また、フォワードコンバータやフライバックコンバータにおいても全く同様である。
【００１８】
【発明が解決しようとする課題】
図５、６に示すように、過電流を検出してスイッチング素子４〜７を遮断する様に駆動してから（Ｔ１）、実際にスイッチング素子４〜７がターンオフする（Ｔ２）までに時間遅れ（ターンオフレディ時間）が存在する。同様に、スイッチング素子４〜７を導通する様に駆動してから（Ｔ４）、実際にスイッチング素子４〜７がターンオンする（Ｔ５）までに時間遅れ（ターンオンレディ時間）が存在する。
Ｖｃｌｏｃｋの立ち上がりタイミング（Ｔ３）がターンオフレディ時間内に入ると（オフ期間が短くなって、ターンオフディレィ時間が当該オフ期間を超えてしまうと）（図６）、従来の構成ではラッチ回路２１がセットされず、次のＰＷＭ信号Ｖｐｗｍが欠落する（図６の６０６に示す部分）。そのため、スイッチング素子４〜７の駆動が間欠的になり、スイッチング電源装置の動作が不安定になり、場合によっては音の発生や、ノイズの発生などの問題が生じる。
【００１９】
本発明は従来の問題点を解決するもので、スイッチング素子のオフ期間が短くなって、Ｖｃｌｏｃｋの立ち上がりタイミング（Ｔ３）がターンオフレディ時間内に入ってしまっても、異常発振せずに安定に過電流動作が行うことができる安定で安全なスイッチング電源装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明のスイッチング電源装置は、上記課題を解決するために下記の構成を有する。 本発明は、電流をスイッチングすることによりトランスに電圧を印加するスイッチン グ手段と、
前記トランスに誘起された電圧を整流平滑して、平滑された電圧を出力する平滑手段と、
前記スイッチング手段に流れる電流を検出する検出部と、
前記検出部の出力信号を基準と比較する比較部と、
前記比較部の出力信号が入力されてパルス信号を出力し、かつ前記パルス信号のレベルを第１のレベルから第２のレベルに変化させ、前記検出部の出力信号が基準を越えたことを前記比較部が検出してから一定の時間が経過したとき、前記パルス信号のレベルを前記第２のレベルから前記第１のレベルに変化させるエッジトリガ回路と、
前記エッジトリガ回路のパルス信号が入力されるラッチ回路と、
前記ラッチ回路にクロックを供給するクロック発生器と、
前記ラッチ回路の出力信号に基づいて前記スイッチング手段を遮断する過電流制限手段と、を具備し、
前記エッジトリガ回路の出力は、前記クロック発生器からの出力が入力される前に、前記パルス信号のレベルを前記第１のレベルとして前記ラッチ回路をセットパルス待ち状態になるよう構成されており、
前記ラッチ回路の出力は、前記エッジトリガ回路の出力と前記クロック発生器の出力に基づいて変化するよう構成されており、
前記過電流制限手段は、前記エッジトリガ回路の出力が前記ラッチ回路に入力されることにより前記スイッチング手段を遮断し、前記クロック発生器の出力が前記ラッチ回路に入力されることにより前記スイッチング手段を導通させるよう構成されたことを特徴とするスイッチング電源装置である。
【００２３】
本発明は、スイッチング素子のオフ期間が短くなって、Ｖｃｌｏｃｋの立ち上がりタイミング（Ｔ３）がターンオフレディ時間内に入ってしまっても、異常発振せずに安定に過電流動作が行うことができる安全なスイッチング電源装置を実現できるという作用を有する。
「電流をスイッチングすること」とは、電流を交互に導通／遮断することと、電流を交互に順方向／逆方向に流すこととを含む。
【００２４】
【発明の実施の形態】
以下、本発明の、過電流防止回路を有したスイッチング電源装置の実施形態について説明する。
【００２５】
《実施例１》
以下に、図１、２を用いて本発明の実施例１のピーク電流値モード過電流防止回路を有するフルブリッジ型スイッチング電源装置について説明する。図１はピーク電流値を検出する過電流防止回路を有する実施例１のフルブリッジ型のスイッチング電源の回路構成を示す。図１において、１は入力直流電源、１０１はスイッチング電源装置、１４は負荷である。入力直流電源１は、商用電源を入力して整流平滑して出力する手段又は電池で構成される。
以下、スイッチング電源装置１０１を説明する。実施例１のスイッチング電源装置１０１は、過電流防止回路のＯＣＬコンパレータ１９の出力端子とラッチ回路２１のリセット入力端子との間にＡＮＤ回路２０、遅延回路２８、インバータ２９からなるワンショット回路を有することにおいて、従来のスイッチング電源装置４０１（図４）と異なる。他の点においては両者は同一である。従来例と同一部分についての説明を省略し、本実施例特有の過電流防止回路を説明する。
【００２６】
１５は第１の抵抗であり、カレントトランスの２次巻線３ｂに接続されている。１６はダイオードであり、１７は第２の抵抗である。ダイオード１６と第２の抵抗１７で構成される直列回路の両端は、カレントトランスの２次巻線３ｂの両端に接続されている。カレントトランスの１次巻線３ａにスイッチング電流が流れると、カレントトランスの巻数比に応じた電流が２次巻線３ｂに流れる。ダイオード１６はカレントトランスの２次巻線の両端から出力される電流を整流し、カレントトランスの１次巻線３ａに流れる電流Ｉｐに比例した電圧Ｖｓを第２の抵抗１７の両端に発生させる。
カレントトランスの１次巻線３ａに電流が流れていない時に、第１の抵抗１５はカレントトランス３ａ、３ｂの励磁エネルギーを消費し、磁束をリセットする。
【００２７】
１８は基準電圧であり、その電圧をＶｒとする。１９はＯＣＬコンパレータ（ｏｖｅｒ ｃｕｒｒｅｎｔ ｌｉｍｉｔ ｃｏｎｐａｒａｔｏｒ 過電流制限コンパレータ）である。第２の抵抗１７の両端に発生する電圧Ｖｓが基準電圧１８の電圧Ｖｒを超えると（Ｖｓ＞Ｖｒ）、ＯＣＬコンパレータ１９の出力信号がハイレベルになる。これにより、カレントトランスの１次巻線３ａを流れる電流が一定値を越えたこと（過電流）を検出出来る。
ＡＮＤ回路２０と遅延回路２８とインバータ２９とは、ＯＣＬコンパレータ１９のハイレベル出力の立ち上がりエッジで立ち上がり、遅延回路２８で定まる一定時間後にロウレベルに立ち下がる一定幅のパルスを出力する。
２１はラッチ回路（ＲＳフリップフロップ）であり、クロック発生器（発振器）２２によってセット（Ｑ出力はハイレベル）され、ＡＮＤ回路２０の出力パルスによってによってリセット（Ｑ出力はロウレベル）される。ラッチ回路２１の出力信号がＡＮＤ回路２４に入力される。ラッチ回路２１の出力信号は、スイッチング素子４〜７のオン期間を制限する。これにより過電流が制限される。
【００２８】
２２はクロック発生器であり、ラッチ回路２１にセットパルスを供給する。２３はＰＷＭ信号発生器であり、クロック発生器２２のクロックに同期して、出力電圧信号に基づくＰＷＭ信号を発生する。ＰＷＭ信号発生器２３は、エラーアンプとＰＷＭコンパレータを有する。エラーアンプは、スイッチング電源装置１０１の出力電圧（出力端子１３ａ−１３ｂ間の電圧）と基準電圧（目標電圧）との誤差を増幅して、誤差増幅電圧を出力する。誤差増幅電圧はＰＷＭコンパレータに入力される。
クロック発生器２２はラッチ回路２１にセットパルスを送ると同時にその発信出力信号に同期した三角波信号を発生する。
ＰＷＭコンパレータは、クロック発生器２２が出力する三角波信号と誤差増幅電圧（エラーアンプの出力信号）とを入力して比較し、ＰＷＭ信号を生成する。
【００２９】
ＡＮＤ回路２４は、ラッチ回路２１の出力信号とＰＷＭ信号（ＰＷＭ信号発生器２３の出力信号）とを入力し、両者の論理積信号（スイッチング素子の駆動信号）を出力する。ＡＮＤ回路２４の出力信号は、ラッチ回路２１の出力信号とＰＷＭ信号との狭い方の信号に相当する。
分配回路（駆動信号振り分け回路）２５は、ＡＮＤ回路２４が出力した駆動信号を入力し、これを交互に振り分けてＡ位相とＢ位相の電圧を作る。Ａ位相の電圧とＢ位相の電圧とは、交互にハイレベルになる。第１のドライブ回路２６はＡ位相の電圧を入力し、第１のスイッチング素子４と第４のスイッチング素子７を同時に導通させる。第２のドライブ回路２７はＢ位相の電圧を入力し、第２のスイッチング素子５と第３のスイッチング素子６を同時に導通させる。
【００３０】
以上の様に構成されたスイッチング電源の過電流防止回路について、図１、２、５を参照して動作説明を行う。図５は、正常動作時における図１のスイッチング電源装置１０１の各部波形を示す（各信号が生ずるラインを図１に示している。）。図５において、５０１は第２の抵抗１７の両端電圧Ｖｓの波形を示す。５０２はコンパレータ１９の出力Ｖｃｏｕｔの波形を示す。５０３はクロック発生回路２２の出力クロックＶｃｌｏｃｋの波形を示す。５０４はラッチ回路２１の出力Ｖｌａｔｃｈの波形を示す。５０５はＡＮＤ回路２４の出力Ｖｐｗｍの波形を示す。
【００３１】
エラーアンプ（ＰＷＭ信号発生器２３）は、スイッチング電源装置の出力電圧と基準電圧とを比較し、誤差を増幅して、誤差増幅電圧を出力する。誤差増幅電圧は、クロック発生器２２が出力する三角波信号と比較され、変調される（ＰＷＭ信号発生器２３）。スイッチング電源装置は、通常動作ではその出力電圧が一定になるようにＰＷＭ制御される。スイッチング電源装置４０１の出力電圧はインダクタンス素子と平滑コンデンサの直列回路に印加される電圧の平均値となる。
【００３２】
通常動作時は、ＰＷＭ信号発生器２３が発生するＰＷＭ信号に基づいて、出力電圧（１３ａ−１３ｂの両端電圧）が安定な定電圧になるようにスイッチング素子４〜７のオンオフタイミングが決定され、スイッチング素子４〜７が駆動される。この時カレントトランスの１次巻線３ａを流れる電流（即ちスイッチング素子４〜７を流れる電流）は小さくなり、カレントトランスの２次巻線３ｂを通して第２の抵抗１７の両端に発生する電圧Ｖｓが基準電圧１８より小さい期間が長い。ＰＷＭ信号がハイレベルの期間内で、ＰＷＭ信号ラッチ回路２１はリセットされず、常にハイレベルを出力する。
【００３３】
次に、異常状態などで負荷抵抗が小さくなり、インダクタンス素子１１を流れる電流が大きくなった場合の動作を、図２を用いて説明する。図２は、異常動作時における図１のスイッチング電源装置１０１の各部波形を示す（各信号が生ずるラインを図１に示している。）。２０１は、第２の抵抗１７の両端電圧Ｖｓの波形を示す。２０２はコンパレータ１９の出力Ｖｃｏｕｔの波形を示す。２０６はＡＮＤ回路２０の出力信号Ｖｅｄｇｅの波形を示す。２０３はクロック発生回路２２の出力クロックＶｃｌｏｃｋの波形を示す。２０４はラッチ回路２１の出力Ｖｌａｔｃｈの波形を示す。２０５はＡＮＤ回路２４の出力Ｖｐｗｍの波形を示す。
【００３４】
過電流時の基本的な動作は従来のスイッチング電源装置と同じであるが、従来のスイッチング電源装置においては、コンパレータ１９の出力（過電流の検出信号）が従来は直接ラッチ回路に入力されていた。これに対して、本発明のスイッチング電源装置においては、ＡＮＤ回路２０と遅延回路２８とインバータ２９で構成されるエッジトリガ回路を介して、過電流の検出信号がラッチ回路２１に入力される。
抵抗１７の電圧Ｖｓが基準電圧Ｖｒに達すると、ラッチ回路にリセットパルスが入力されて、スイッチング素子４〜７が遮断状態になるように駆動される。スイッチング素子４〜７が遮断状態になるように駆動された後、実際にスイッチング素子４〜７がオフするまでの間に（ターンオフレディ時間内に）、クロック発生回路２２が次の出力クロックＶｃｌｏｃｋを出力したとしても、図６に示すように実施例１のスイッチング電源装置は正常に動作する。
【００３５】
ターンオフレディ時間内においてＯＣＬコンパレータ１９の出力がハイレベルを維持したとしても、遅延回路２８によって定まる一定時間後にＡＮＤ回路２０の出力信号Ｖｅｄｇｅが反転しローレベルになることで、ラッチ回路２１はセットパルス待ち状態になり、クロック発生回路２２が出力する次の出力クロックＶｃｌｏｃｋによってセットされるからである。
従来のスイッチング電源装置においては、スイッチング素子４〜７が実際にオフするまで、ラッチ回路２１をセット出来ず、スイッチング素子４〜７の駆動パルスが欠落するおそれがあった。
本発明のスイッチング電源装置においては、ＯＣＬコンパレータ１８がＶｓ＞Ｖｒを検出してからスイッチング素子４〜７が実際にオフするまでの遅れ時間が長くても、セットパルスによりラッチ回路２１は確実にセットパルスされるので、次のスイッチング素子の駆動パルスが欠落する恐れはない。確実に出力パルスを発生できるので安定した過電流制限動作を行うことができる。また、ブリッジ型コンバータにおいて、１パルス欠落したことに伴う、トランスの偏磁に伴う過大な電流は流れない。
【００３６】
《実施例２》
以下に、図３を用いて本発明の実施例２のピーク電流値モード過電流防止回路を有するフルブリッジ型スイッチング電源装置について説明する。図３はピーク電流値を検出する過電流防止回路を有する実施例２のフルブリッジ型のスイッチング電源の回路構成を示す。図３において、１は入力直流電源、３０１はスイッチング電源装置、１４は負荷である。入力直流電源１は、商用電源を入力して整流平滑して出力する手段又は電池で構成される。
【００３７】
以下、スイッチング電源装置３０１を説明する。実施例２のスイッチング電源装置３０１は、コンパレータ１９の出力がインバータ３０を通して、ＡＮＤ回路２４に入力されている点において、実施例１のスイッチング電源装置１０１（図１）と異なる。他の点においては両者は同一である。従来例と同一部分についての説明を省略し、本実施例特有の過電流防止回路を説明する。
実施例１のスイッチング電源装置においては、コンパレータ１９の出力がロウレベルからハイレベルに変化した後、ＡＮＤ回路２０とラッチ回路２１の伝達遅延時間を経た後、スイッチング素子４〜７が遮断状態にされた。
実施例２のスイッチング電源装置においては、コンパレータ１９の出力信号がインバータ３０を通して直接ＡＮＤ回路２４に入力され、スイッチング素子４〜７が遮断状態にされる
。即ち検出部（カレントトランス３ａ、３ｂ、ダイオード１６、抵抗１７等）の出力信号Ｖｓが基準Ｖｒを越えている場合には、コンパレータ１９（比較部）の出力信号がスイッチング手段（スイッチング素子４〜７を含む。）を遮断させる。
ＡＮＤ回路２０とラッチ回路２１における伝達遅延時間の影響を受けることなく、素早くスイッチング素子４〜７を遮断状態に設定できる。これにより、過電流を検出後、過電流制限を行うまでの遅れ時間を短くできる効果がある。
なお、上記の実施例ではフルブリッジ形スイッチング電源について示したが、実施例に示す過電流防止回路をプッシュプル形、ハーフブリッジ形、フォワード形又はフライバック形等のスイッチング電源に適用することにより、同様の効果が得られるのは言うまでもない。
【００３８】
【発明の効果】
本発明によれば、スイッチング素子のオフ期間が短くなって、Ｖｃｌｏｃｋの立ち上がりタイミング（Ｔ３）がターンオフレディ時間内に入ってしまっても（過電流の検出後、実際にスイッチング素子をオフするのが遅れた場合でも）、スイッチング素子の駆動パルスが欠落することなく、異常発振せずに安定に過電流動作が行うことができる安全なスイッチング電源装置を実現できるという有利な効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施例１のスイッチング電源装置の構成図
【図２】本発明の実施例１のスイッチング電源装置の異常動作時の各部波形図
【図３】本発明の実施例２のスイッチング電源装置の構成図
【図４】従来例のスイッチング電源装置の構成図
【図５】従来例、並びに本発明の実施例１及び実施例２のスイッチング電源装置の通常動作時の各部波形図
図４の回路構成図の動作波形を示す説明図
【図６】従来例のスイッチング電源装置の異常動作時の各部波形図
【符号の説明】
１ 入力直流電源
２ａ−２ｂ 入力端子
３ａ、３ｂ カレントトランス
４ 第１のスイッチング素子
５ 第２のスイッチング素子
６ 第３のスイッチング素子
７ 第４のスイッチング素子
８ａ、８ｂ、８ｃ トランス
９ 第１の整流ダイオード
１０ 第２の整流ダイオード
１１ インダクタンス素子
１２ 平滑コンデンサ
１３ａ−１３ｂ 出力端子
１４ 負荷
１５ 第１の抵抗
１６ ダイオード
１７ 第２の抵抗
１８ 基準電圧
１９ ＯＣＬコンパレータ
２０、２４ ＡＮＤ回路
２１ ラッチ回路
２２ クロック発生器
２３ ＰＷＭ信号発生器
２５ 分配器
２６ 第１のドライブ回路
２７ 第２のドライブ回路
２８ 遅延回路
２９、３０ インバータ

Claims (1)

1. 電流をスイッチングすることによりトランスに電圧を印加するスイッチング手段と、
   前記トランスに誘起された電圧を整流平滑して、平滑された電圧を出力する平滑手段と、
   前記スイッチング手段に流れる電流を検出する検出部と、
   前記検出部の出力信号を基準と比較する比較部と、
   前記比較部の出力信号が入力されてパルス信号を出力し、かつ前記パルス信号のレベルを第１のレベルから第２のレベルに変化させ、前記検出部の出力信号が基準を越えたことを前記比較部が検出してから一定の時間が経過したとき、前記パルス信号のレベルを前記第２のレベルから前記第１のレベルに変化させるエッジトリガ回路と、
   前記エッジトリガ回路のパルス信号が入力されるラッチ回路と、
   前記ラッチ回路にクロックを供給するクロック発生器と、
   前記ラッチ回路の出力信号に基づいて前記スイッチング手段を遮断する過電流制限手段と、を具備し、
   前記エッジトリガ回路の出力は、前記クロック発生器からの出力が入力される前に、前記パルス信号のレベルを前記第１のレベルとして前記ラッチ回路をセットパルス待ち状態になるよう構成されており、
   前記ラッチ回路の出力は、前記エッジトリガ回路の出力と前記クロック発生器の出力に基づいて変化するよう構成されており、
   前記過電流制限手段は、前記エッジトリガ回路の出力が前記ラッチ回路に入力されることにより前記スイッチング手段を遮断し、前記クロック発生器の出力が前記ラッチ回路に入力されることにより前記スイッチング手段を導通させるよう構成されたことを特徴とするスイッチング電源装置。

Images