JP3610807B2 - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP3610807B2 JP3610807B2 JP01480699A JP1480699A JP3610807B2 JP 3610807 B2 JP3610807 B2 JP 3610807B2 JP 01480699 A JP01480699 A JP 01480699A JP 1480699 A JP1480699 A JP 1480699A JP 3610807 B2 JP3610807 B2 JP 3610807B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- pwm
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電源装置に係り、より詳しくは、入力された制御信号に基づいて電源入力をスイッチングすることにより制御信号に応じた大きさの電源出力を得る電源装置に関する。
【０００２】
【従来の技術】
従来、トランジスタ等のスイッチ素子のスイッチング動作を利用して出力電力を得る、所謂スイッチング電源装置では一般に、図１３（Ａ）、図１３（Ｂ）に示すように、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ、パルス幅変調）信号ＰＷＭによるスイッチ素子２０のスイッチング動作によって昇圧トランス１６の１次巻線への直流電源２６による直流電圧の印加／非印加を繰り返すことによって、昇圧トランス１６の２次巻線側にエネルギーを伝達して負荷に供給する出力電力を得ている。
【０００３】
一方、この種の電源装置では、出力電圧、又は出力電流を安定して目標値に一致させるために、図１３（Ａ）、図１３（Ｂ）に示すように、電圧検出回路２２によって生成された電圧モニタ信号Ｖｍｏｎが示す電圧モニタ値（出力電圧値に相当）、又は電流検出回路２４によって生成された電流モニタ信号Ｉｍｏｎが示す電流モニタ値（出力電流値に相当）が目標値に一致するように上記ＰＷＭ信号ＰＷＭのデューティを制御している。以下では、出力電圧を目標値に一致させる制御を定電圧制御といい、出力電流を目標値に一致させる制御を定電流制御という。
【０００４】
なお、図１３（Ａ）に示すものは、電圧モニタ信号Ｖｍｏｎ又は電流モニタ信号ＩｍｏｎをＡ／Ｄ変換器３６によってデジタル信号に変換したものに基づいて定電圧制御又は定電流制御を行う所謂デジタル制御方式のスイッチング電源装置の一例を示すものであり、図１３（Ｂ）に示すものは、電圧モニタ信号Ｖｍｏｎ又は電流モニタ信号Ｉｍｏｎをデジタル信号に変換することなく用いて定電圧制御又は定電流制御を行う所謂アナログ制御方式のスイッチング電源装置の一例を示すものである。
【０００５】
このような従来のスイッチング電源装置では、ノイズの影響やＰＷＭ信号の生成部の異常等に起因してＰＷＭ信号のデューティが異常に大きくなった場合、スイッチ素子のオン時間が長くなり過ぎて、スイッチ素子、昇圧トランス等の電子部品が破損・発煙したり、異常な出力を発生して負荷を破損する恐れがある、という問題点があり、該問題点を解決するための技術として、特開昭６４−８９９６１号公報、実開平２−６８６８３号公報、及び特開平４−２０７９６９号公報に記載の技術があった。
【０００６】
特開昭６４−８９９６１号公報記載の技術では、トランス駆動用のスイッチ素子のエミッタ（ソース）とグランド（ＧＮＤ）との間に抵抗を接続してスイッチ素子に流れる電流を検出し、その値が所定値よりも大きくなったとき、すなわちスイッチ素子に過大電流が流れたときにスイッチ素子の駆動を停止していた。
【０００７】
また、実開平２−６８６８３号公報及び特開平４−２０７９６９号公報記載の技術では、ＰＷＭ信号を充放電回路によって直流レベルに変換し、該直流レベルが所定値を越えたときにスイッチ素子を駆動するＰＷＭ信号をグランド（ＧＮＤ）に落とすことによってスイッチ素子の駆動を停止する割込み回路（各公報では保護回路と表現）を適用していた。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記特開昭６４−８９９６１号公報記載の技術では、正常な状態においてもスイッチ素子のオン／オフ時に発生する過渡的なピーク電流と異常時の過大電流との区別が困難で正確な動作が期待し難い、という問題点があった。
【０００９】
また、上記特開昭６４−８９９６１号公報記載の技術は、スイッチ素子に過大電流が流れた後に保護動作を行うものであるため、スイッチ素子等の電子部品が破損する可能性が高い、という問題点もあった。
【００１０】
また、上記実開平２−６８６８３号公報及び特開平４−２０７９６９号公報記載の技術では次のような問題点があった。
１．ＰＷＭ信号を充放電回路によって直流レベルに変換しているため、異常状態になってから割込み回路（保護回路）が動作するまでに遅れが生じる。
２．直流レベルに整流する充放電回路や割込み用のトランジスタの特性のばらつき等に起因して割込み動作を開始するデューティ（ＰＷＭ信号のデューティの上限値であり、以下では割込み動作開始デューティという）が大きくばらついてしまう。
３．ＰＷＭ信号の生成部のばらつき等に起因するＰＷＭ信号の振幅のばらつきによって、割込み動作開始デューティが大きくばらついてしまう。
４．ＰＷＭ信号のデューティが割込み動作開始デューティ以上になった場合、出力を完全に停止する対処しか実施できない。
【００１１】
本発明は、上記問題点を解消するために成されたものであり、ＰＷＭ信号等の制御信号に異常が発生しても構成部品や負荷の破損を確実に防止することができる電源装置を提供することを目的としている。
【００１２】
【課題を解決するための手段】
上記目的を達成するために請求項１記載の電源装置は、入力されたパルス幅変調信号に基づいて電源入力をスイッチングして前記パルス幅変調信号に応じた大きさの電源出力を得るスイッチング手段と、前記スイッチング手段に入力されるパルス幅変調信号のデューティが所定デューティ値を越えたとき、該パルス幅変調信号のデューティが前記所定デューティ値以下となるように変換する変換手段と、を備えている。
【００１３】
請求項１記載の電源装置によれば、スイッチング手段によって、入力されたパルス幅変調信号に基づいて電源入力がスイッチングされて上記パルス幅変調信号に応じた大きさの電源出力が得られる。なお、上記電源入力及び電源出力には、電力、電流、電圧等が含まれる。また、上記スイッチング手段としては、バイポーラトランジスタ、電界効果トランジスタ（以下、ＦＥＴという）等のスイッチ素子を適用することができる。
【００１４】
ここで、請求項１記載の電源装置では、前記スイッチング手段に入力されるパルス幅変調信号のデューティが所定デューティ値を越えたとき、該パルス幅変調信号のデューティが前記所定デューティ値以下となるように変換手段によって変換される。
【００１５】
このように請求項１記載の電源装置によれば、スイッチング手段に入力されるパルス幅変調信号のデューティが所定デューティ値を越えたとき、該パルス幅変調信号のデューティが上記所定デューティ値以下となるように変換しているので、上記所定デューティ値を構成部品や負荷を破損することのない値とすることにより、当初のパルス幅変調信号に異常が発生しても構成部品や負荷の破損を確実に防止することができる。
【００１８】
なお、請求項２記載の電源装置のように、請求項１記載の電源装置において、前記変換手段が、前記パルス幅変調信号に同期し、かつデューティが前記所定デューティ値のパルス信号を発生するパルス発生手段と、変換後のパルス幅変調信号として、前記パルス信号及び前記パルス幅変調信号の双方がハイレベルであるときにのみハイレベルを出力する出力手段と、を備えていることが好ましい。
【００１９】
また、請求項３記載の電源装置のように、請求項１記載の電源装置において、前記変換手段が、前記パルス幅変調信号に同期し、かつ前記パルス幅変調信号のデューティの大きさに応じて頂点部の値が大きくなる三角波を生成する三角波生成手段と、変換後のパルス幅変調信号として、前記パルス幅変調信号と前記三角波とを比較して、前記パルス幅変調信号の大きさが前記三角波の大きさより大きなときはハイレベルを出力し、前記パルス幅変調信号の大きさが前記三角波の大きさより小さなときはローレベルを出力する比較出力手段と、を備えていることが好ましい。
【００２０】
また、本発明に係る電源装置は、請求項４記載の発明のように、前記所定デューティ値を、構成部品や負荷を破損することのない値とすることができる。
【００２１】
更に本発明に係る電源装置は、請求項５記載の発明のように、デジタル制御方式のものとすることもできる。
【００２２】
【発明の実施の形態】
以下、図面を参照して、本発明をデジタル制御方式の高圧電源装置に適用した場合の実施の形態について詳細に説明する。まず、図１を参照して、後述する２つの実施形態（第１実施形態及び第２実施形態）に係る高圧電源装置の基本的な構成について説明する。
【００２３】
同図に示すように、この高圧電源装置１０は、負荷４０に供給するための高圧電力を生成する高圧電源部１２、所定の直流電圧を生成する直流電源２６、及び装置全体の動作を司る主制御部２８を含んで構成されている。
【００２４】
高圧電源部１２は、ＰＷＭ信号変換回路１４、昇圧トランス１６、１入力３出力の整流平滑回路１８、スイッチ素子２０、電圧検出回路２２、及び電流検出回路２４を含んで構成されている。なお、電圧検出回路２２及び電流検出回路２４は、必ずしも双方とも備えている必要はなく、どちらか一方のみを備える形態としてもよい。
【００２５】
昇圧トランス１６の１次巻線の一方の端子には直流電源２６の出力端が接続されており、直流電源２６によって生成した直流電圧Ｖｉｎを昇圧トランス１６の１次巻線の一方の端子に印加することができる。
【００２６】
また、昇圧トランス１６の１次巻線の他方の端子にはスイッチ素子２０の出力端が接続されており、昇圧トランス１６の２次巻線の端子は整流平滑回路１８の入力端に接続されている。更に、整流平滑回路１８の３つの出力端のうちの２つには各々、電圧検出回路２２及び電流検出回路２４の各々の入力端が接続されている。
【００２７】
更に、スイッチ素子２０の入力端はＰＷＭ信号変換回路１４の出力端に接続されている。
【００２８】
このように構成された高圧電源部１２では、ＰＷＭ信号変換回路１４から出力された信号に応じてスイッチ素子２０のスイッチング動作が行われ、該スイッチング動作に応じて昇圧トランス１６の１次巻線への直流電源２６による直流電圧Ｖｉｎの印加／非印加が行われる。
【００２９】
一方、主制御部２８は、ＣＰＵ３０、パルス発振器３４、及び２入力１出力のアナログ／デジタル変換器（以下、Ａ／Ｄ変換器という）３６を含んで構成されており、更にＣＰＵ３０は演算器３２を含んで構成されている。
【００３０】
演算器３２の出力端はパルス発振器３４の入力端に、演算器３２の入力端はＡ／Ｄ変換器３６の出力端に、パルス発振器３４の出力端はＰＷＭ信号変換回路１４の入力端に、各々接続されている。
【００３１】
更に、Ａ／Ｄ変換器３６の２つの入力端には各々、電圧検出回路２２及び電流検出回路２４の各々の出力端が接続されている。従って、ＣＰＵ３０には電圧検出回路２２によって生成した電圧モニタ信号Ｖｍｏｎが示す電圧モニタ値（出力電圧値に相当）、及び電流検出回路２４によって生成した電流モニタ信号Ｉｍｏｎが示す電流モニタ値（出力電流値に相当）をデジタル値として入力することができる。
【００３２】
なお、整流平滑回路１８の残りの出力端は外部の負荷４０に対応するものであり、負荷４０に接続される。
【００３３】
以下、このような高圧電源装置１０の具体的な２つの実施の形態について詳細に説明する。
【００３４】
〔第１実施形態〕
まず、図２を参照して、本第１実施形態に係る高圧電源装置１０のＰＷＭ信号変換回路１４の詳細な構成について説明する。
【００３５】
図２に示すように、本第１実施形態に係るＰＷＭ信号変換回路１４は、パルス発生回路１４Ａ及び２入力１出力のＡＮＤ回路１４Ｂを含んで構成されており、パルス発生回路１４Ａの出力端はＡＮＤ回路１４Ｂの一方の入力端に接続され、ＡＮＤ回路１４Ｂの出力端はスイッチ素子２０の入力端に接続されている。
【００３６】
また、パルス発生回路１４Ａの入力端及びＡＮＤ回路１４Ｂの他方の入力端はパルス発振器３４の出力端に接続されている。従って、パルス発生回路１４Ａ及びＡＮＤ回路１４Ｂにはパルス発振器３４によって生成したＰＷＭ信号ＰＷＭが入力される。
【００３７】
図３は、図２に示した高圧電源部１２の具体的な回路構成の一例を示したものである。なお、図３は定電圧制御を行う場合の回路構成例であり、図２における電流検出回路２４に相当する部分は含まれていない。
【００３８】
図３に示すように、パルス発生回路１４Ａはコンデンサから成る微分回路５０、トランジスタ５２、及び単安定マルチバイブレータとして機能させるタイマー回路５４を含んで構成されている。なお、本実施形態では、タイマー回路５４として、汎用のタイマーＩＣ（日本電気株式会社製、商品名μＰＣ６１７／１５５５）を適用している。
【００３９】
微分回路５０の一方の端子はパルス発振器３４の出力端に接続されており、パルス発振器３４から出力されたＰＷＭ信号ＰＷＭが入力される。また、微分回路５０の他方の端子は抵抗５６を介してトランジスタ５２のベース端子に接続されており、トランジスタ５２のコレクタ端子はタイマー回路５４のトリガー（ＴＲＩＧ）端子に接続されており、トランジスタ５２のエミッタ端子は接地されている。また、トランジスタ５２のベース端子は抵抗５８を介して接地されている。更にトランジスタ５２のコレクタ端子は抵抗６０等を介して直流電源２６の出力端にも接続されており、直流電源２６によって生成された直流電圧Ｖｉｎに基づく電圧が印加される。即ち、抵抗５６、抵抗５８、抵抗６０及びトランジスタ５２によって反転回路が構成されている。
【００４０】
一方、タイマー回路５４のディスチャージ（ＤＩＳＣＨ）端子及びスレッシュホールド（ＴＨＲＥＳ）端子は抵抗６２等を介して直流電源２６の出力端に接続されていると共にコンデンサ６４を介して接地されている。また、タイマー回路５４のリセット（ＲＥＳＥＴ）端子は抵抗を介して直流電源２６の出力端に接続されており、コントロール（ＣＯＮＴ）端子はコンデンサ６６を介して接地されている。
【００４１】
更に、タイマー回路５４の出力（ＯＵＴ）端子は抵抗６８を介して２入力１出力のＮＡＮＤ回路１４Ｂ’の一方の入力端に接続されている。なお、ＮＡＮＤ回路１４Ｂ’は図２におけるＡＮＤ回路１４Ｂに対応するものであるが、ＡＮＤ回路１４ＢをＮＡＮＤ回路１４Ｂ’とした理由については後述する。
【００４２】
以上のように接続されたタイマー回路５４では、出力（ＯＵＴ）端子から出力される信号のパルス幅ｔ（ハイレベルの期間）は次の（１）式によって求めることができる。
【００４３】
ｔ＝１．１×Ｃ１×Ｒ１ （１）
ここで、Ｃ１はコンデンサ６４の容量を、Ｒ１は抵抗６２の抵抗値を、各々表す。
【００４４】
また、タイマー回路５４は、トリガー（ＴＲＩＧ）端子に入力されている信号（以下、トリガー入力信号という）の立下りに同期して出力信号を出力する。
【００４５】
以上のように構成されたパルス発生回路１４Ａでは、微分回路５０によってＰＷＭ信号ＰＷＭをワンショットパルスに変換し、該ワンショットパルスを上記反転回路によって反転して、タイマー回路５４のトリガー端子にトリガー入力信号として入力する。トリガー入力信号が入力されたタイマー回路５４は、上記（１）式によって得られるパルス幅ｔのパルス信号を出力する。
【００４６】
一方、ＮＡＮＤ回路１４Ｂ’の他方の入力端は抵抗７０を介してパルス発振器３４の出力端に接続されており、パルス発振器３４から出力されたＰＷＭ信号ＰＷＭが入力される。
【００４７】
本第１実施形態に係る高圧電源装置１０では、以上のパルス発生回路１４Ａ及びＮＡＮＤ回路１４Ｂ’によってＰＷＭ信号変換回路１４（図２参照）が構成されている。
【００４８】
ＮＡＮＤ回路１４Ｂ’の出力端は抵抗７２を介してトランジスタ７４のベース端子に接続されており、トランジスタ７４のエミッタ端子は直流電源２６の出力端に接続されており、トランジスタ７４のコレクタ端子は抵抗７８を介してトランジスタ８０及びトランジスタ８２の双方のベース端子に接続されていると共に抵抗８４を介して接地されている。また、トランジスタ７４のベース端子は抵抗７６を介して直流電源２６の出力端に接続されている。
【００４９】
一方、トランジスタ８０及びトランジスタ８２の双方のエミッタ端子は互いに接続されていると共に抵抗８６を介してスイッチ素子２０を構成するＦＥＴ８８のゲート端子に接続されている。
【００５０】
また、トランジスタ８０のコレクタ端子は直流電源２６の出力端に接続されており、トランジスタ８２のコレクタ端子は接地されている。
【００５１】
抵抗７８及び抵抗８４とトランジスタ８０及びトランジスタ８２は、ＦＥＴ８８を確実にオン／オフさせるためにＦＥＴ８８のゲート端子に入力する信号（以下、スイッチ素子駆動信号という）のハイレベルを所定電圧（例えば１０Ｖ）付近にするため、及びＦＥＴ８８のオン時のスムースな立上がりとオフ時のスムースな立下りを得るために使用しているものであり、トランジスタ８０及びトランジスタ８２によってプッシュプル回路を構成し、抵抗７８及び抵抗８４によってスイッチ素子駆動信号のハイレベルが上記所定電圧となるように分圧を行っている。
【００５２】
このとき、抵抗７８及び抵抗８４を直接に直流電源２６の出力端に接続すると、出力停止時には上記スイッチ素子駆動信号がデューティが１００％のオン信号となってしまうため、これを避けるためにトランジスタ７４を設けている。ここでトランジスタ７４は反転回路となってしまうため、図２のＡＮＤ回路１４Ｂに対応するものとして図３ではＮＡＮＤ回路１４Ｂ’を適用している。
【００５３】
一方、ＦＥＴ８８のドレイン端子は１次巻線の一方の端子が直流電源２６に接続された昇圧トランス１６の１次巻線の他方の端子に接続されている。なお、昇圧トランス１６の１次巻線の一方の端子と他方の端子との間には抵抗９２が接続されており、スナバ回路が構成されている。また、ＦＥＴ８８のソース端子はコンデンサ９４を介してドレイン端子に接続されていると共に接地されている。
【００５４】
一方、整流平滑回路１８は昇圧トランス１６の２次巻線の一方の端子にカソード端子が接続されたダイオード９６を備えており、ダイオード９６のアノード端子はコンデンサ９８及び抵抗１００の一方の端子に接続されており、コンデンサ９８及び抵抗１００の他方の端子は昇圧トランス１６の２次巻線の他方の端子に接続されている。
【００５５】
このように構成された整流平滑回路１８では、昇圧トランス１６の２次巻線に誘起された交番電流をコンデンサとダイオードとの組み合わせによって整流しかつ平滑する。
【００５６】
一方、電圧検出回路２２にはオペアンプ１０２が備えられており、オペアンプ１０２の反転入力端は整流平滑回路１８の抵抗１００の他方の端子に接続されると共に、コンデンサ１０４と抵抗１０６及び抵抗１０８を並列に介してオペアンプ１０２の出力端に接続され、かつコンデンサ１１０を介してオペアンプ１０２の非反転入力端に接続されている。また、オペアンプ１０２の出力端は抵抗１１２を介してＡ／Ｄ変換器３６の入力端にも接続されている。なお、オペアンプ１０２の非反転入力端は接地されている。
【００５７】
このように構成された電圧検出回路２２では、整流平滑回路１８の出力電圧の電圧値である電圧モニタ値を示す電圧モニタ信号ＶｍｏｎをＡ／Ｄ変換器３６に常時出力することができる。
【００５８】
ＰＷＭ信号変換回路１４が本発明の変換手段に、パルス発生回路１４Ａが本発明のパルス発生手段に、ＡＮＤ回路１４Ｂ（ＮＡＮＤ回路１４Ｂ’）が本発明の出力手段に、スイッチ素子２０が本発明のスイッチング手段に、各々相当する。
【００５９】
以上のように構成された高圧電源装置１０では、電圧検出回路２２から入力されている電圧モニタ信号Ｖｍｏｎに基づいてＣＰＵ３０により次のように定電圧制御を行う。
【００６０】
すなわち、ＣＰＵ３０は、電圧検出回路２２からＡ／Ｄ変換器３６を介して入力されている電圧モニタ信号Ｖｍｏｎが示す電圧モニタ値（出力電圧値を示すデジタル値）が目標値と一致するようにパルス発振器３４によって生成されるＰＷＭ信号ＰＷＭのデューティを制御する。
【００６１】
より具体的には、電圧モニタ値が上記目標値より小さな場合は出力電圧値が大きくなるように、又、電圧モニタ値が上記目標値より大きな場合は出力電圧値が小さくなるように、ＰＷＭ信号ＰＷＭのデューティを制御する。ここで、出力電圧値を大きくする場合はＰＷＭ信号ＰＷＭのデューティを大きくし、出力電圧値を小さくする場合にはＰＷＭ信号ＰＷＭのデューティを小さくすればよい。このＰＷＭ信号ＰＷＭはＰＷＭ信号変換回路１４によって変換されてスイッチ素子駆動信号としてスイッチ素子２０に入力され、該入力されたスイッチ素子駆動信号のデューティに応じてスイッチ素子２０がオン／オフを繰り返すことによって出力電圧値が上記目標値と一致するように制御される。
【００６２】
次に、図４乃至図６を参照して、上記のような定電圧制御が行われている際の各種デューティ（３０％、８０％、１００％）のＰＷＭ信号ＰＷＭに応じた高圧電源部１２の動作について詳細に説明する。
【００６３】
なお、ここでは一例として、ＰＷＭ信号ＰＷＭの周波数を２０ｋＨｚに、スイッチ素子駆動信号のデューティの上限値を６０％に、各々設定した場合について説明する。従って、ＰＷＭ信号ＰＷＭの周波数が２０ｋＨｚでデューティの上限値を６０％とするために、抵抗６２の抵抗値及びコンデンサ６４の容量は、出力信号のパルス幅ｔが３０μＳ（＝１／２０ｋＨｚ×６０％）となるように上記（１）式から逆算して予め決定されている。また、図４乃至図６は、図３に示すように高圧電源部１２の所定の５箇所の各位置を各々Ｓ１〜Ｓ５で表し、各位置Ｓ１〜Ｓ５における信号の状態を示すタイムチャートである。なお、上記スイッチ素子駆動信号のデューティの上限値が本発明の所定デューティ値に相当する。
【００６４】
まず、図４を参照して、ＰＷＭ信号ＰＷＭのデューティが３０％である場合について説明する。
【００６５】
ＰＷＭ信号ＰＷＭの周波数は２０ｋＨｚであるので、ＰＷＭ信号ＰＷＭの周期は５０μＳとなっている。
【００６６】
このようなＰＷＭ信号ＰＷＭを入力したパルス発生回路１４Ａでは、微分回路５０の出力信号（以下、微分回路出力信号という）として、ＰＷＭ信号ＰＷＭの立上り及び立下りに対応したワンショットパルスを発生する。このワンショットパルスのデューティはＰＷＭ信号ＰＷＭのデューティには殆ど依存することがなく、常に安定した信号として発生される。
【００６７】
この微分回路出力信号のうちのＰＷＭ信号ＰＷＭの立上りに対応して発生されたワンショットパルスは抵抗５６、抵抗５８、抵抗６０、及びトランジスタ５２によって構成された反転回路によって反転されてトリガー入力信号としてタイマー回路５４のトリガー端子に入力される。ここで、ワンショットパルスを反転するのは、トリガー入力信号の立下りで動作するタイマー回路５４をＰＷＭ信号ＰＷＭの立上りのタイミングに同期させるためである。
【００６８】
トリガー入力信号が入力されたタイマー回路５４は、抵抗６２の抵抗値及びコンデンサ６４の容量に基づいて決定されるパルス幅ｔ（本実施形態では３０μＳ）であるパルスを出力する。このパルスは次のトリガー入力信号のパルスが入力された時点で再度出力されるので、ＰＷＭ信号ＰＷＭが入力され続ける限りＰＷＭ信号ＰＷＭに同期し、かつデューティが６０％のパルス信号（以下、タイマー回路出力パルス信号という）を発生する。
【００６９】
従って、ＮＡＮＤ回路１４Ｂ’には、デューティが３０％のＰＷＭ信号ＰＷＭと、該ＰＷＭ信号ＰＷＭに同期し、かつデューティが６０％のタイマー回路出力パルス信号とが入力される。
【００７０】
ＮＡＮＤ回路１４Ｂ’は、入力されている信号が双方ともハイレベルのときにのみローレベルの信号を出力し、その他のときにはハイレベルの信号を出力する。従って、この場合は、ＮＡＮＤ回路１４Ｂ’は図４に示すようにＰＷＭ信号ＰＷＭを反転させた信号（以下、ＮＡＮＤ回路出力パルス信号という）を出力する。
【００７１】
すなわち、ＮＡＮＤ回路１４Ｂ’の特性上、ＰＷＭ信号ＰＷＭのデューティがタイマー回路出力パルス信号のデューティより小さなときはＰＷＭ信号ＰＷＭを反転させた信号が出力され、ＰＷＭ信号ＰＷＭのデューティがタイマー回路出力パルス信号のデューティより大きなときはタイマー回路出力パルス信号を反転させた信号が出力されることになる。
【００７２】
ＮＡＮＤ回路出力パルス信号は、抵抗７２、抵抗７６、及びトランジスタ７４によって構成された反転回路によって反転されて、スイッチ素子駆動信号としてスイッチ素子２０に供給される。この結果、ＰＷＭ信号ＰＷＭと同様のデューティ（３０％）であるスイッチ素子駆動信号によってスイッチ素子２０のＦＥＴ８８はスイッチングされる。
【００７３】
次に、図５を参照して、ＰＷＭ信号ＰＷＭのデューティが８０％である場合について説明する。なお、パルス発生回路１４ＡからＮＡＮＤ回路１４Ｂ’に対して出力されるタイマー回路出力パルス信号の発生までの動作は、上述したＰＷＭ信号ＰＷＭのデューティが３０％である場合と同様であるので、その説明を省略する。
【００７４】
ＮＡＮＤ回路１４Ｂ’には、デューティが８０％のＰＷＭ信号ＰＷＭと、該ＰＷＭ信号ＰＷＭに同期し、かつデューティが６０％のタイマー回路出力パルス信号とが入力される。
【００７５】
この場合、ＰＷＭ信号ＰＷＭのデューティ（８０％）がタイマー回路出力パルス信号のデューティ（６０％）より大きいので、図５に示すように、ＮＡＮＤ回路１４Ｂ’はＮＡＮＤ回路出力パルス信号としてタイマー回路出力パルス信号を反転させた信号を出力する。
【００７６】
ＮＡＮＤ回路出力パルス信号は、抵抗７２、抵抗７６、及びトランジスタ７４によって構成された反転回路によって反転されて、スイッチ素子駆動信号としてスイッチ素子２０に供給される。この結果、タイマー回路出力パルス信号と同様のデューティ（６０％）であるスイッチ素子駆動信号によってスイッチ素子２０のＦＥＴ８８はスイッチングされる。
【００７７】
次に、図６を参照して、ＰＷＭ信号ＰＷＭのデューティが１００％である場合について説明する。
【００７８】
同図に示すように、この場合はデューティが１００％のＰＷＭ信号ＰＷＭ、すなわち直流電圧が入力されるので、微分回路５０は微分回路出力信号としてＰＷＭ信号ＰＷＭの最初の立上り時のみにワンショットパルスを出力する。
【００７９】
この１つのみのワンショットパルスが抵抗５６、抵抗５８、抵抗６０、及びトランジスタ５２によって構成された反転回路によって反転されてトリガー入力信号としてタイマー回路５４のトリガー端子に入力される。
【００８０】
このトリガー入力信号が入力されたタイマー回路５４はタイマー回路出力パルス信号として、３０μＳの間ハイレベルとなり、その後ローレベルとなるパルスを１回のみ出力する。すなわち、この場合は、トリガーパルスが１回しか入力されないのでタイマー回路５４から出力されるパルスは１つのみとなる。
【００８１】
従って、ＮＡＮＤ回路１４Ｂ’には、デューティが１００％のＰＷＭ信号ＰＷＭ（直流電圧）と、上記のようなパルス幅が３０μＳの１パルスのみのタイマー回路出力パルス信号とが入力される。この場合はＰＷＭ信号ＰＷＭが常にハイレベルであるため、ＮＡＮＤ回路出力パルス信号は図６に示すようにタイマー回路出力パルス信号を反転させた信号となる。
【００８２】
このＮＡＮＤ回路出力パルス信号は、抵抗７２、抵抗７６、及びトランジスタ７４によって構成された反転回路によって反転されて、スイッチ素子駆動信号としてスイッチ素子２０に供給される。この結果、１回のみ６０％のデューティでスイッチ素子２０のＦＥＴ８８がスイッチングされるが、その後は完全にスイッチング動作が停止される。
【００８３】
以上の図４乃至図６を参照して示した高圧電源部１２のスイッチング動作をまとめると次の表１のようになる。
【００８４】
【表１】
【００８５】
すなわち、ＰＷＭ信号ＰＷＭと本第１実施形態に係るＰＷＭ信号変換回路１４によって生成されるスイッチ素子駆動信号との各々のデューティの関係は図７に示すようになる。
【００８６】
以上詳細に説明したように、本第１実施形態に係る高圧電源装置では、ＰＷＭ信号のデューティが所定デューティ値（本実施形態では６０％）を越えたとき、ＰＷＭ信号変換回路によってＰＷＭ信号のデューティを上記所定デューティ値に変換することによって得られたスイッチ素子駆動信号によってスイッチ素子をスイッチングしているので、ＰＷＭ信号に異常が発生しても装置を構成する部品や負荷の破損を確実に防止することができる。
【００８７】
また、本第１実施形態に係る高圧電源装置では、抵抗６２の抵抗値及びコンデンサ６４の容量によってスイッチ素子駆動信号のデューティの上限値を設定しているので、抵抗６２及びコンデンサ６４の精度を上げることによってスイッチ素子駆動信号のデューティの上限値を容易に精度よく任意に設定することができる。
【００８８】
また、本第１実施形態に係る高圧電源装置では、ＮＡＮＤ回路１４Ｂ’によってＰＷＭ信号とタイマー回路出力パルス信号とを比較しているので、ＰＷＭ信号の振幅が変動してもスイッチ素子駆動信号のデューティの上限値が変動することがなく、かつＰＷＭ信号の異常状態の発生に高速に対応することができる（応答性が良い）。
【００８９】
さらに、本第１実施形態に係る高圧電源装置では、ＰＷＭ信号のデューティが上限値を越えたときにスイッチ素子駆動信号のデューティは上記上限値を維持しているので、ＰＷＭ信号のデューティの異常に対してスイッチ素子の駆動を完全に停止することがなく、本高圧電源装置を画像形成装置に適用した場合における不要な白紙の出力を防止することができる。即ち、ファクシミリ、プリンタ、複写機等の画像形成装置では一般に、高圧電源装置は画像を形成する部分に用いられており、この場合、画像形成動作中に高圧電源装置の出力が停止すると白紙が出力される場合が多いが、本第１実施形態に係る高圧電源装置を上記のような画像形成装置の電源装置として用いた場合には、ＰＷＭ信号のデューティの異常に対してスイッチ素子の駆動を完全に停止することがないため、白紙の出力を防止することができる。
【００９０】
なお、本第１実施形態では、本発明を定電圧制御を行う装置に適用した場合について説明したが、本発明はこれに限定されるものではなく、本発明は定電流制御を行う装置に適用することもできる。この場合、図３における電圧検出回路２２を電流検出回路２４（図２も参照）に置き換える必要がある。
【００９１】
また、本第１実施形態では、パルス発生回路１４Ａをタイマー回路５４を用いた回路によって構成した場合について説明したが、本発明はこれに限定されるものではなく、パルス発生回路１４ＡはＰＷＭ信号に同期した所定のデューティであるパルス信号を発生できるものであれば如何なる構成としてもよい。
【００９２】
また、本第１実施形態において図３に示した高圧電源部１２を構成する整流平滑回路１８、スイッチ素子２０、及び電圧検出回路２２等の各回路構成は一例であり、上記各部の機能を実現することができる回路構成であれば如何なるものでも適用することができる。
【００９３】
〔第２実施形態〕
次に、本発明の第２実施形態について詳細に説明する。まず、図８を参照して、本第２実施形態に係る高圧電源装置１０’の構成について説明する。なお、図８における図２と同様の部分については同一の符号を付して、その説明を省略する。
【００９４】
図８に示すように、本第２実施形態に係る高圧電源装置１０’は、上述した第１実施形態に係る高圧電源装置１０に比較して、ＰＷＭ信号変換回路１４が積分回路１４Ｃ、増幅器１４Ｄ、及び比較器１４Ｅを含んで構成されたＰＷＭ信号変換回路１４’とされている点のみが相違している。
【００９５】
積分回路１４Ｃの出力端は増幅器１４Ｄの入力端に接続されており、増幅器１４Ｄの出力端は比較器１４Ｅの一方の入力端に接続されており、比較器１４Ｅの出力端はスイッチ素子２０の入力端に接続されている。
【００９６】
一方、積分回路１４Ｃの入力端及び比較器１４Ｅの他方の入力端はパルス発振器３４の出力端に接続されている。
【００９７】
図９は、図８に示した高圧電源部１２’の具体的な回路構成の一例を示したものである。なお、図９は定電圧制御を行う場合の回路構成例であり、図８における電流検出回路２４に相当する部分は含まれていない。また、図９における図３と同様の部分については同一の符号を付して、その説明を省略する。
【００９８】
図９に示すように、積分回路１４Ｃは抵抗１１４及びコンデンサ１１６を含んで構成されており、抵抗１１４の一方の端子はパルス発振器３４の出力端に接続されており、ＰＷＭ信号ＰＷＭが入力される。また、抵抗１１４の他方の端子はコンデンサ１１６の一方の端子に接続されており、コンデンサ１１６の他方の端子は接地されている。
【００９９】
また、増幅器１４Ｄはオペアンプ１１８を含んで構成されており、オペアンプ１１８の非反転入力端は抵抗１１４の他方の端子に接続されており、オペアンプ１１８の反転入力端は抵抗１２０を介してオペアンプ１１８の出力端に接続されていると共に、抵抗１２２を介して接地されている。
【０１００】
すなわち、本第２実施形態における増幅器１４Ｄはオペアンプ１１８を用いた非反転増幅回路として構成されており、このときの増幅率は抵抗１２０及び抵抗１２２の各抵抗値によって決定される。
【０１０１】
更に、比較器１４Ｅはコンパレータ１２４によって構成されており、コンパレータ１２４の非反転入力端は抵抗１２６を介してオペアンプ１１８の出力端に接続されており、コンパレータ１２４の反転入力端は抵抗１２８を介してパルス発振器３４の出力端に接続されており、更にコンパレータ１２４の出力端は、図３と同様に抵抗７２を介してトランジスタ７４のベース端子に接続されている。
【０１０２】
ＰＷＭ信号変換回路１４’が本発明の変換手段に、積分回路１４Ｃ及び増幅器１４Ｄが本発明の三角波生成手段に、比較器１４Ｅ及び抵抗７２、抵抗７６、トランジスタ７４により構成される反転回路が本発明の比較出力手段に、スイッチ素子２０が本発明のスイッチング手段に、各々相当する。
【０１０３】
以上のように構成された高圧電源装置１０’では、電圧検出回路２２から入力されている電圧モニタ信号Ｖｍｏｎに基づいてＣＰＵ３０により、上記第１実施形態に係る高圧電源装置１０と同様に、次のように定電圧制御を行う。
【０１０４】
すなわち、ＣＰＵ３０は、電圧検出回路２２からＡ／Ｄ変換器３６を介して入力されている電圧モニタ信号Ｖｍｏｎが示す出力電圧値が目標値と一致するようにＰＷＭ信号ＰＷＭのデューティを制御する。
【０１０５】
より具体的には、電圧モニタ値が上記目標値より小さな場合は出力電圧値が大きくなるように、又、電圧モニタ値が上記目標値より大きな場合は出力電圧値が小さくなるように、ＰＷＭ信号ＰＷＭのデューティを制御する。ここで、出力電圧値を大きくする場合はＰＷＭ信号ＰＷＭのデューティを大きくし、出力電圧値を小さくする場合にはＰＷＭ信号ＰＷＭのデューティを小さくすればよい。このＰＷＭ信号ＰＷＭはＰＷＭ信号変換回路１４’によって変換されてスイッチ素子駆動信号としてスイッチ素子２０に入力され、該入力されたスイッチ素子駆動信号のデューティに応じてスイッチ素子２０がオン／オフを繰り返すことによって出力電圧値が目標値と一致するように制御される。
【０１０６】
次に、図１０及び図１１を参照して、上記のような定電圧制御が行われている際の高圧電源部１２’の動作について詳細に説明する。なお、図１０及び図１１は、図９に示すように高圧電源部１２’の所定の４箇所の各位置を各々Ｔ１〜Ｔ４で表し、各位置Ｔ１〜Ｔ４における信号の観測結果を示す波形図である。
【０１０７】
パルス発振器３４から入力されたＰＷＭ信号ＰＷＭは、積分回路１４Ｃによって整流される。ここで、積分回路１４Ｃを構成する抵抗１１４の抵抗値及びコンデンサ１１６の容量値は、この積分回路１４Ｃによって整流された信号（以下、積分回路出力信号という）が三角波となるように、ＰＷＭ信号ＰＷＭの周波数との関係から設定されている（図１０（Ａ）参照）。このときの三角波の電圧は、ＰＷＭ信号ＰＷＭのデューティが大きくなるほど高くなることは言うまでもない。
【０１０８】
積分回路出力信号は増幅器１４Ｄによって増幅され、該増幅された信号（以下、増幅器出力信号という）は比較器１４Ｅのコンパレータ１２４の非反転入力端に入力される。なお、図１０（Ｂ）に同図に示す積分回路出力信号に対する増幅器出力信号の一例を示す。
【０１０９】
一方、コンパレータ１２４の反転入力端にはＰＷＭ信号ＰＷＭが入力されている。ここで、比較器１４Ｅは、入力されている２つの信号（増幅器出力信号及びＰＷＭ信号ＰＷＭ）の比較結果に基づいて、出力信号が次の状態となるように構成されている。
・ＰＷＭ信号の電圧値＞増幅器出力信号の電圧値→ローレベル
・ＰＷＭ信号の電圧値＜増幅器出力信号の電圧値→ハイレベル
従って、比較器１４Ｅの出力信号はＰＷＭ信号に対して次のようになる。
（ａ）ＰＷＭ信号のハイレベルの電圧値＞増幅器出力信号の頂点の電圧値である場合（図１０（Ｂ）に示す状態である場合）：
この場合は、ＰＷＭ信号がハイレベルであるときは常に［ＰＷＭ信号の電圧値＞増幅器出力信号の電圧値］の関係にあるので比較器１４Ｅの出力信号はローレベルとなり、逆にＰＷＭ信号がローレベルであるときは常に［ＰＷＭ信号の電圧値＜増幅器出力信号の電圧値］の関係にあるので比較器１４Ｅの出力信号はハイレベルとなる。
【０１１０】
従って比較器１４Ｅの出力信号はＰＷＭ信号ＰＷＭを反転させたものとなる。
（ｂ）ＰＷＭ信号のハイレベルの電圧値＜増幅器出力信号の頂点の電圧値である場合（図１０（Ｃ）に示す状態である場合）：
この場合は、ＰＷＭ信号がハイレベルであるときは増幅器出力信号がＰＷＭ信号のハイレベル電圧と交差する部分を境として、［ＰＷＭ信号の電圧値＞増幅器出力信号の電圧値］となる部分の比較器１４Ｅの出力信号はローレベルとなり、［ＰＷＭ信号の電圧値＜増幅器出力信号の電圧値］となる部分の比較器１４Ｅの出力信号はハイレベルとなる。
【０１１１】
一方、ＰＷＭ信号がローレベルであるときは常に［ＰＷＭ信号の電圧値＜増幅器出力信号の電圧値］の関係にあるので比較器１４Ｅの出力信号はハイレベルとなる。
【０１１２】
従って比較器１４Ｅの出力信号はＰＷＭ信号ＰＷＭのデューティを減少させて反転させたものとなる。
【０１１３】
その後、比較器１４Ｅの出力信号は、抵抗７２、抵抗７６、トランジスタ７４によって構成された反転回路によって反転されて、スイッチ素子駆動信号（図１０（Ｂ）及び図１０（Ｃ）参照）としてスイッチ素子２０に供給される。
【０１１４】
この結果、上記（ａ）の場合にはＰＷＭ信号ＰＷＭと同様のデューティであるスイッチ素子駆動信号によってスイッチ素子２０のＦＥＴ８８はスイッチングされ、上記（ｂ）の場合にはＰＷＭ信号ＰＷＭよりも小さなデューティであるスイッチ素子駆動信号によってスイッチ素子２０のＦＥＴ８８はスイッチングされる。
【０１１５】
図１１（Ａ）〜図１１（Ｇ）には、パルス発振器３４から入力されるＰＷＭ信号ＰＷＭのデューティが各々１０％、２０％、３０％、４０％、５０％、６０％、及び７０％である場合の増幅器出力信号、ＰＷＭ信号ＰＷＭ、及びスイッチ素子駆動信号の状態が示されている。なお、同図では、増幅器出力信号をＴ２、ＰＷＭ信号ＰＷＭをＴ３、スイッチ素子駆動信号をＴ４、というように図９に示す各位置に対応付けて表している。
【０１１６】
同図に示すように、ＰＷＭ信号ＰＷＭのハイレベルの電圧値が増幅器出力信号の頂点の電圧値より大きな場合のスイッチ素子駆動信号は、ＰＷＭ信号ＰＷＭと同様のデューティとなる。一方、ＰＷＭ信号のハイレベルの電圧値が増幅器出力信号の頂点の電圧値より小さな場合のスイッチ素子駆動信号は、ＰＷＭ信号ＰＷＭのデューティが増加するに従ってデューティが減少されたものとなる。
【０１１７】
すなわち、ＰＷＭ信号ＰＷＭのデューティが増加すると、増幅器出力信号の頂点の電圧が増加し、該頂点の電圧がＰＷＭ信号ＰＷＭのハイレベルの電圧に達するときのＰＷＭ信号ＰＷＭのデューティがスイッチ素子駆動信号のデューティの上限値となり、該上限値をＰＷＭ信号ＰＷＭのデューティが越えた場合に、ＰＷＭ信号ＰＷＭのデューティの増加に伴ってスイッチ素子駆動信号のデューティが減少される。なお、上記スイッチ素子駆動信号のデューティの上限値が本発明の所定デューティ値に相当する。
【０１１８】
従って、ＰＷＭ信号ＰＷＭと本第２実施形態に係るＰＷＭ信号変換回路１４’によって生成されるスイッチ素子駆動信号との各々のデューティの関係は図１２に示すようになる。
【０１１９】
以上詳細に説明したように、本第２実施形態に係る高圧電源装置では、ＰＷＭ信号のデューティが所定デューティ値を越えたとき、ＰＷＭ信号変換回路によって、ＰＷＭ信号のデューティが大きくなるに従ってデューティが小さくなるようにスイッチ素子駆動信号を生成してスイッチ素子をスイッチングしているので、ＰＷＭ信号に異常が発生しても装置を構成する部品や負荷の破損を確実に防止することができる。
【０１２０】
また、本第２実施形態に係る高圧電源装置では、抵抗１１４、１２０、１２２の各抵抗値及びコンデンサ１１６の容量によってスイッチ素子駆動信号のデューティの上限値を設定しているので、抵抗１１４、１２０、１２２とコンデンサ１１６の精度を上げることによってスイッチ素子駆動信号のデューティの上限値を容易に精度よく任意に設定することができる。
【０１２１】
また、本第２実施形態に係る高圧電源装置では、比較器１４Ｅによって比較する信号が共に主制御部２８から入力されたＰＷＭ信号に基づく信号であるので、ＰＷＭ信号の振幅が変動してもスイッチ素子駆動信号のデューティの上限値が変動することがない。
【０１２２】
さらに、本第２実施形態に係る高圧電源装置では、比較器１４Ｅによって比較対象とされる増幅器出力信号を三角波としているので、次のような効果を奏することができる。
・ＰＷＭ信号の異常状態の発生に高速に対応することができる（応答性が良い）。
・直流レベルに整流したときには基準値と整流値が同等となる付近でノイズ等に起因して高周波発振が発生する場合があるが、これを防止することができる。
・ＰＷＭ信号のデューティが上限値を越えたときにスイッチ素子駆動信号のデューティは上記上限値より小さくされているので、上記第１実施形態と同様に、ＰＷＭ信号のデューティの異常に対してスイッチ素子の駆動を完全に停止することがなく、本高圧電源装置を画像形成装置に適用した場合における不要な白紙の出力を防止することができる。
【０１２３】
なお、本第２実施形態では、本発明を定電圧制御を行う装置に適用した場合について説明したが、本発明はこれに限定されるものではなく、本発明は定電流制御を行う装置に適用することもできる。この場合、図９における電圧検出回路２２を電流検出回路２４（図８も参照）に置き換える必要がある。
【０１２４】
また、本第２実施形態において図９に示した高圧電源部１２’を構成する積分回路１４Ｃ、増幅器１４Ｄ、比較器１４Ｅ、整流平滑回路１８、スイッチ素子２０、電圧検出回路２２等の各回路構成は一例であり、上記各部の機能を実現することができる回路構成であれば如何なるものでも適用することができる。
【０１２５】
また、上記各実施形態では、本発明をデジタル制御方式の電源装置に適用した場合について説明したが、本発明はこれに限定されるものではなく、例えばアナログ制御方式の電源装置に適用する形態としてもよい。本発明を図１３（Ｂ）に示す従来のアナログ制御方式の電源装置に適用する場合は、図１３（Ｂ）における制御回路とスイッチ素子２０との間に上記各実施形態におけるＰＷＭ信号変換回路１４又は１４’又は各ＰＷＭ信号変換回路と同様に作用する回路を挿入すればよい。
【０１２６】
【発明の効果】
本発明によれば、スイッチング手段に入力されるパルス幅変調信号のデューティが所定デューティ値を越えたとき、該パルス幅変調信号のデューティが前記所定デューティ値以下となるように変換しているので、上記所定デューティ値を構成部品や負荷を破損することのない値とすることにより、当初のパルス幅変調信号に異常が発生しても構成部品や負荷の破損を確実に防止することができる、という効果が得られる。
【図面の簡単な説明】
【図１】本発明をデジタル制御方式の高圧電源装置に適用した場合の該高圧電源装置の基本的な構成を示すブロック図である。
【図２】第１実施形態に係る高圧電源装置の概略構成を示すブロック図である。
【図３】第１実施形態に係る高圧電源装置の高圧電源部の回路構成の一例を示す回路図である。
【図４】ＰＷＭ信号のデューティが３０％であるときの第１実施形態に係る高圧電源部の各位置における信号の波形の状態を示すタイミングチャートである。
【図５】ＰＷＭ信号のデューティが８０％であるときの第１実施形態に係る高圧電源部の各位置における信号の波形の状態を示すタイミングチャートである。
【図６】ＰＷＭ信号のデューティが１００％であるときの第１実施形態に係る高圧電源部の各位置における信号の波形の状態を示すタイミングチャートである。
【図７】第１実施形態に係る高圧電源装置のＰＷＭ信号のデューティとスイッチ素子駆動信号のデューティの関係を示すグラフである。
【図８】第２実施形態に係る高圧電源装置の概略構成を示すブロック図である。
【図９】第２実施形態に係る高圧電源装置の高圧電源部の回路構成の一例を示す回路図である。
【図１０】第２実施形態に係る高圧電源部の各位置における信号の波形の観測結果を示す波形図である。
【図１１】（Ａ）〜（Ｇ）は各々、ＰＷＭ信号のデューティを各々１０％から７０％まで１０％毎に変化させたときの第２実施形態に係る高圧電源部の各位置における信号の波形の観測結果を示す波形図である。
【図１２】第２実施形態に係る高圧電源装置のＰＷＭ信号のデューティとスイッチ素子駆動信号のデューティの関係を示すグラフである。
【図１３】従来の電源装置の概略構成を示す図であり、（Ａ）はデジタル制御方式の電源装置の構成例を、（Ｂ）はアナログ制御方式の電源装置の構成例を、各々示すブロック図である。
【符号の説明】
１０、１０’ 高圧電源装置
１２、１２’ 高圧電源部
１４、１４’ ＰＷＭ信号変換回路（変換手段）
１４Ａ パルス発生回路（パルス発生手段）
１４Ｂ ＡＮＤ回路（出力手段）
１４Ｃ 積分回路（三角波生成手段）
１４Ｄ 増幅器（三角波生成手段）
１４Ｅ 比較器（比較出力手段）
１６ 昇圧トランス
１８ 整流平滑回路
２０ スイッチ素子（スイッチング手段）
２２ 電圧検出回路
２４ 電流検出回路
２６ 直流電源
２８ 主制御部
３０ ＣＰＵ
３２ 演算器
３４ パルス発振器
３６ Ａ／Ｄ変換器
４０ 負荷
【発明の属する技術分野】
本発明は、電源装置に係り、より詳しくは、入力された制御信号に基づいて電源入力をスイッチングすることにより制御信号に応じた大きさの電源出力を得る電源装置に関する。
【０００２】
【従来の技術】
従来、トランジスタ等のスイッチ素子のスイッチング動作を利用して出力電力を得る、所謂スイッチング電源装置では一般に、図１３（Ａ）、図１３（Ｂ）に示すように、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ、パルス幅変調）信号ＰＷＭによるスイッチ素子２０のスイッチング動作によって昇圧トランス１６の１次巻線への直流電源２６による直流電圧の印加／非印加を繰り返すことによって、昇圧トランス１６の２次巻線側にエネルギーを伝達して負荷に供給する出力電力を得ている。
【０００３】
一方、この種の電源装置では、出力電圧、又は出力電流を安定して目標値に一致させるために、図１３（Ａ）、図１３（Ｂ）に示すように、電圧検出回路２２によって生成された電圧モニタ信号Ｖｍｏｎが示す電圧モニタ値（出力電圧値に相当）、又は電流検出回路２４によって生成された電流モニタ信号Ｉｍｏｎが示す電流モニタ値（出力電流値に相当）が目標値に一致するように上記ＰＷＭ信号ＰＷＭのデューティを制御している。以下では、出力電圧を目標値に一致させる制御を定電圧制御といい、出力電流を目標値に一致させる制御を定電流制御という。
【０００４】
なお、図１３（Ａ）に示すものは、電圧モニタ信号Ｖｍｏｎ又は電流モニタ信号ＩｍｏｎをＡ／Ｄ変換器３６によってデジタル信号に変換したものに基づいて定電圧制御又は定電流制御を行う所謂デジタル制御方式のスイッチング電源装置の一例を示すものであり、図１３（Ｂ）に示すものは、電圧モニタ信号Ｖｍｏｎ又は電流モニタ信号Ｉｍｏｎをデジタル信号に変換することなく用いて定電圧制御又は定電流制御を行う所謂アナログ制御方式のスイッチング電源装置の一例を示すものである。
【０００５】
このような従来のスイッチング電源装置では、ノイズの影響やＰＷＭ信号の生成部の異常等に起因してＰＷＭ信号のデューティが異常に大きくなった場合、スイッチ素子のオン時間が長くなり過ぎて、スイッチ素子、昇圧トランス等の電子部品が破損・発煙したり、異常な出力を発生して負荷を破損する恐れがある、という問題点があり、該問題点を解決するための技術として、特開昭６４−８９９６１号公報、実開平２−６８６８３号公報、及び特開平４−２０７９６９号公報に記載の技術があった。
【０００６】
特開昭６４−８９９６１号公報記載の技術では、トランス駆動用のスイッチ素子のエミッタ（ソース）とグランド（ＧＮＤ）との間に抵抗を接続してスイッチ素子に流れる電流を検出し、その値が所定値よりも大きくなったとき、すなわちスイッチ素子に過大電流が流れたときにスイッチ素子の駆動を停止していた。
【０００７】
また、実開平２−６８６８３号公報及び特開平４−２０７９６９号公報記載の技術では、ＰＷＭ信号を充放電回路によって直流レベルに変換し、該直流レベルが所定値を越えたときにスイッチ素子を駆動するＰＷＭ信号をグランド（ＧＮＤ）に落とすことによってスイッチ素子の駆動を停止する割込み回路（各公報では保護回路と表現）を適用していた。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記特開昭６４−８９９６１号公報記載の技術では、正常な状態においてもスイッチ素子のオン／オフ時に発生する過渡的なピーク電流と異常時の過大電流との区別が困難で正確な動作が期待し難い、という問題点があった。
【０００９】
また、上記特開昭６４−８９９６１号公報記載の技術は、スイッチ素子に過大電流が流れた後に保護動作を行うものであるため、スイッチ素子等の電子部品が破損する可能性が高い、という問題点もあった。
【００１０】
また、上記実開平２−６８６８３号公報及び特開平４−２０７９６９号公報記載の技術では次のような問題点があった。
１．ＰＷＭ信号を充放電回路によって直流レベルに変換しているため、異常状態になってから割込み回路（保護回路）が動作するまでに遅れが生じる。
２．直流レベルに整流する充放電回路や割込み用のトランジスタの特性のばらつき等に起因して割込み動作を開始するデューティ（ＰＷＭ信号のデューティの上限値であり、以下では割込み動作開始デューティという）が大きくばらついてしまう。
３．ＰＷＭ信号の生成部のばらつき等に起因するＰＷＭ信号の振幅のばらつきによって、割込み動作開始デューティが大きくばらついてしまう。
４．ＰＷＭ信号のデューティが割込み動作開始デューティ以上になった場合、出力を完全に停止する対処しか実施できない。
【００１１】
本発明は、上記問題点を解消するために成されたものであり、ＰＷＭ信号等の制御信号に異常が発生しても構成部品や負荷の破損を確実に防止することができる電源装置を提供することを目的としている。
【００１２】
【課題を解決するための手段】
上記目的を達成するために請求項１記載の電源装置は、入力されたパルス幅変調信号に基づいて電源入力をスイッチングして前記パルス幅変調信号に応じた大きさの電源出力を得るスイッチング手段と、前記スイッチング手段に入力されるパルス幅変調信号のデューティが所定デューティ値を越えたとき、該パルス幅変調信号のデューティが前記所定デューティ値以下となるように変換する変換手段と、を備えている。
【００１３】
請求項１記載の電源装置によれば、スイッチング手段によって、入力されたパルス幅変調信号に基づいて電源入力がスイッチングされて上記パルス幅変調信号に応じた大きさの電源出力が得られる。なお、上記電源入力及び電源出力には、電力、電流、電圧等が含まれる。また、上記スイッチング手段としては、バイポーラトランジスタ、電界効果トランジスタ（以下、ＦＥＴという）等のスイッチ素子を適用することができる。
【００１４】
ここで、請求項１記載の電源装置では、前記スイッチング手段に入力されるパルス幅変調信号のデューティが所定デューティ値を越えたとき、該パルス幅変調信号のデューティが前記所定デューティ値以下となるように変換手段によって変換される。
【００１５】
このように請求項１記載の電源装置によれば、スイッチング手段に入力されるパルス幅変調信号のデューティが所定デューティ値を越えたとき、該パルス幅変調信号のデューティが上記所定デューティ値以下となるように変換しているので、上記所定デューティ値を構成部品や負荷を破損することのない値とすることにより、当初のパルス幅変調信号に異常が発生しても構成部品や負荷の破損を確実に防止することができる。
【００１８】
なお、請求項２記載の電源装置のように、請求項１記載の電源装置において、前記変換手段が、前記パルス幅変調信号に同期し、かつデューティが前記所定デューティ値のパルス信号を発生するパルス発生手段と、変換後のパルス幅変調信号として、前記パルス信号及び前記パルス幅変調信号の双方がハイレベルであるときにのみハイレベルを出力する出力手段と、を備えていることが好ましい。
【００１９】
また、請求項３記載の電源装置のように、請求項１記載の電源装置において、前記変換手段が、前記パルス幅変調信号に同期し、かつ前記パルス幅変調信号のデューティの大きさに応じて頂点部の値が大きくなる三角波を生成する三角波生成手段と、変換後のパルス幅変調信号として、前記パルス幅変調信号と前記三角波とを比較して、前記パルス幅変調信号の大きさが前記三角波の大きさより大きなときはハイレベルを出力し、前記パルス幅変調信号の大きさが前記三角波の大きさより小さなときはローレベルを出力する比較出力手段と、を備えていることが好ましい。
【００２０】
また、本発明に係る電源装置は、請求項４記載の発明のように、前記所定デューティ値を、構成部品や負荷を破損することのない値とすることができる。
【００２１】
更に本発明に係る電源装置は、請求項５記載の発明のように、デジタル制御方式のものとすることもできる。
【００２２】
【発明の実施の形態】
以下、図面を参照して、本発明をデジタル制御方式の高圧電源装置に適用した場合の実施の形態について詳細に説明する。まず、図１を参照して、後述する２つの実施形態（第１実施形態及び第２実施形態）に係る高圧電源装置の基本的な構成について説明する。
【００２３】
同図に示すように、この高圧電源装置１０は、負荷４０に供給するための高圧電力を生成する高圧電源部１２、所定の直流電圧を生成する直流電源２６、及び装置全体の動作を司る主制御部２８を含んで構成されている。
【００２４】
高圧電源部１２は、ＰＷＭ信号変換回路１４、昇圧トランス１６、１入力３出力の整流平滑回路１８、スイッチ素子２０、電圧検出回路２２、及び電流検出回路２４を含んで構成されている。なお、電圧検出回路２２及び電流検出回路２４は、必ずしも双方とも備えている必要はなく、どちらか一方のみを備える形態としてもよい。
【００２５】
昇圧トランス１６の１次巻線の一方の端子には直流電源２６の出力端が接続されており、直流電源２６によって生成した直流電圧Ｖｉｎを昇圧トランス１６の１次巻線の一方の端子に印加することができる。
【００２６】
また、昇圧トランス１６の１次巻線の他方の端子にはスイッチ素子２０の出力端が接続されており、昇圧トランス１６の２次巻線の端子は整流平滑回路１８の入力端に接続されている。更に、整流平滑回路１８の３つの出力端のうちの２つには各々、電圧検出回路２２及び電流検出回路２４の各々の入力端が接続されている。
【００２７】
更に、スイッチ素子２０の入力端はＰＷＭ信号変換回路１４の出力端に接続されている。
【００２８】
このように構成された高圧電源部１２では、ＰＷＭ信号変換回路１４から出力された信号に応じてスイッチ素子２０のスイッチング動作が行われ、該スイッチング動作に応じて昇圧トランス１６の１次巻線への直流電源２６による直流電圧Ｖｉｎの印加／非印加が行われる。
【００２９】
一方、主制御部２８は、ＣＰＵ３０、パルス発振器３４、及び２入力１出力のアナログ／デジタル変換器（以下、Ａ／Ｄ変換器という）３６を含んで構成されており、更にＣＰＵ３０は演算器３２を含んで構成されている。
【００３０】
演算器３２の出力端はパルス発振器３４の入力端に、演算器３２の入力端はＡ／Ｄ変換器３６の出力端に、パルス発振器３４の出力端はＰＷＭ信号変換回路１４の入力端に、各々接続されている。
【００３１】
更に、Ａ／Ｄ変換器３６の２つの入力端には各々、電圧検出回路２２及び電流検出回路２４の各々の出力端が接続されている。従って、ＣＰＵ３０には電圧検出回路２２によって生成した電圧モニタ信号Ｖｍｏｎが示す電圧モニタ値（出力電圧値に相当）、及び電流検出回路２４によって生成した電流モニタ信号Ｉｍｏｎが示す電流モニタ値（出力電流値に相当）をデジタル値として入力することができる。
【００３２】
なお、整流平滑回路１８の残りの出力端は外部の負荷４０に対応するものであり、負荷４０に接続される。
【００３３】
以下、このような高圧電源装置１０の具体的な２つの実施の形態について詳細に説明する。
【００３４】
〔第１実施形態〕
まず、図２を参照して、本第１実施形態に係る高圧電源装置１０のＰＷＭ信号変換回路１４の詳細な構成について説明する。
【００３５】
図２に示すように、本第１実施形態に係るＰＷＭ信号変換回路１４は、パルス発生回路１４Ａ及び２入力１出力のＡＮＤ回路１４Ｂを含んで構成されており、パルス発生回路１４Ａの出力端はＡＮＤ回路１４Ｂの一方の入力端に接続され、ＡＮＤ回路１４Ｂの出力端はスイッチ素子２０の入力端に接続されている。
【００３６】
また、パルス発生回路１４Ａの入力端及びＡＮＤ回路１４Ｂの他方の入力端はパルス発振器３４の出力端に接続されている。従って、パルス発生回路１４Ａ及びＡＮＤ回路１４Ｂにはパルス発振器３４によって生成したＰＷＭ信号ＰＷＭが入力される。
【００３７】
図３は、図２に示した高圧電源部１２の具体的な回路構成の一例を示したものである。なお、図３は定電圧制御を行う場合の回路構成例であり、図２における電流検出回路２４に相当する部分は含まれていない。
【００３８】
図３に示すように、パルス発生回路１４Ａはコンデンサから成る微分回路５０、トランジスタ５２、及び単安定マルチバイブレータとして機能させるタイマー回路５４を含んで構成されている。なお、本実施形態では、タイマー回路５４として、汎用のタイマーＩＣ（日本電気株式会社製、商品名μＰＣ６１７／１５５５）を適用している。
【００３９】
微分回路５０の一方の端子はパルス発振器３４の出力端に接続されており、パルス発振器３４から出力されたＰＷＭ信号ＰＷＭが入力される。また、微分回路５０の他方の端子は抵抗５６を介してトランジスタ５２のベース端子に接続されており、トランジスタ５２のコレクタ端子はタイマー回路５４のトリガー（ＴＲＩＧ）端子に接続されており、トランジスタ５２のエミッタ端子は接地されている。また、トランジスタ５２のベース端子は抵抗５８を介して接地されている。更にトランジスタ５２のコレクタ端子は抵抗６０等を介して直流電源２６の出力端にも接続されており、直流電源２６によって生成された直流電圧Ｖｉｎに基づく電圧が印加される。即ち、抵抗５６、抵抗５８、抵抗６０及びトランジスタ５２によって反転回路が構成されている。
【００４０】
一方、タイマー回路５４のディスチャージ（ＤＩＳＣＨ）端子及びスレッシュホールド（ＴＨＲＥＳ）端子は抵抗６２等を介して直流電源２６の出力端に接続されていると共にコンデンサ６４を介して接地されている。また、タイマー回路５４のリセット（ＲＥＳＥＴ）端子は抵抗を介して直流電源２６の出力端に接続されており、コントロール（ＣＯＮＴ）端子はコンデンサ６６を介して接地されている。
【００４１】
更に、タイマー回路５４の出力（ＯＵＴ）端子は抵抗６８を介して２入力１出力のＮＡＮＤ回路１４Ｂ’の一方の入力端に接続されている。なお、ＮＡＮＤ回路１４Ｂ’は図２におけるＡＮＤ回路１４Ｂに対応するものであるが、ＡＮＤ回路１４ＢをＮＡＮＤ回路１４Ｂ’とした理由については後述する。
【００４２】
以上のように接続されたタイマー回路５４では、出力（ＯＵＴ）端子から出力される信号のパルス幅ｔ（ハイレベルの期間）は次の（１）式によって求めることができる。
【００４３】
ｔ＝１．１×Ｃ１×Ｒ１ （１）
ここで、Ｃ１はコンデンサ６４の容量を、Ｒ１は抵抗６２の抵抗値を、各々表す。
【００４４】
また、タイマー回路５４は、トリガー（ＴＲＩＧ）端子に入力されている信号（以下、トリガー入力信号という）の立下りに同期して出力信号を出力する。
【００４５】
以上のように構成されたパルス発生回路１４Ａでは、微分回路５０によってＰＷＭ信号ＰＷＭをワンショットパルスに変換し、該ワンショットパルスを上記反転回路によって反転して、タイマー回路５４のトリガー端子にトリガー入力信号として入力する。トリガー入力信号が入力されたタイマー回路５４は、上記（１）式によって得られるパルス幅ｔのパルス信号を出力する。
【００４６】
一方、ＮＡＮＤ回路１４Ｂ’の他方の入力端は抵抗７０を介してパルス発振器３４の出力端に接続されており、パルス発振器３４から出力されたＰＷＭ信号ＰＷＭが入力される。
【００４７】
本第１実施形態に係る高圧電源装置１０では、以上のパルス発生回路１４Ａ及びＮＡＮＤ回路１４Ｂ’によってＰＷＭ信号変換回路１４（図２参照）が構成されている。
【００４８】
ＮＡＮＤ回路１４Ｂ’の出力端は抵抗７２を介してトランジスタ７４のベース端子に接続されており、トランジスタ７４のエミッタ端子は直流電源２６の出力端に接続されており、トランジスタ７４のコレクタ端子は抵抗７８を介してトランジスタ８０及びトランジスタ８２の双方のベース端子に接続されていると共に抵抗８４を介して接地されている。また、トランジスタ７４のベース端子は抵抗７６を介して直流電源２６の出力端に接続されている。
【００４９】
一方、トランジスタ８０及びトランジスタ８２の双方のエミッタ端子は互いに接続されていると共に抵抗８６を介してスイッチ素子２０を構成するＦＥＴ８８のゲート端子に接続されている。
【００５０】
また、トランジスタ８０のコレクタ端子は直流電源２６の出力端に接続されており、トランジスタ８２のコレクタ端子は接地されている。
【００５１】
抵抗７８及び抵抗８４とトランジスタ８０及びトランジスタ８２は、ＦＥＴ８８を確実にオン／オフさせるためにＦＥＴ８８のゲート端子に入力する信号（以下、スイッチ素子駆動信号という）のハイレベルを所定電圧（例えば１０Ｖ）付近にするため、及びＦＥＴ８８のオン時のスムースな立上がりとオフ時のスムースな立下りを得るために使用しているものであり、トランジスタ８０及びトランジスタ８２によってプッシュプル回路を構成し、抵抗７８及び抵抗８４によってスイッチ素子駆動信号のハイレベルが上記所定電圧となるように分圧を行っている。
【００５２】
このとき、抵抗７８及び抵抗８４を直接に直流電源２６の出力端に接続すると、出力停止時には上記スイッチ素子駆動信号がデューティが１００％のオン信号となってしまうため、これを避けるためにトランジスタ７４を設けている。ここでトランジスタ７４は反転回路となってしまうため、図２のＡＮＤ回路１４Ｂに対応するものとして図３ではＮＡＮＤ回路１４Ｂ’を適用している。
【００５３】
一方、ＦＥＴ８８のドレイン端子は１次巻線の一方の端子が直流電源２６に接続された昇圧トランス１６の１次巻線の他方の端子に接続されている。なお、昇圧トランス１６の１次巻線の一方の端子と他方の端子との間には抵抗９２が接続されており、スナバ回路が構成されている。また、ＦＥＴ８８のソース端子はコンデンサ９４を介してドレイン端子に接続されていると共に接地されている。
【００５４】
一方、整流平滑回路１８は昇圧トランス１６の２次巻線の一方の端子にカソード端子が接続されたダイオード９６を備えており、ダイオード９６のアノード端子はコンデンサ９８及び抵抗１００の一方の端子に接続されており、コンデンサ９８及び抵抗１００の他方の端子は昇圧トランス１６の２次巻線の他方の端子に接続されている。
【００５５】
このように構成された整流平滑回路１８では、昇圧トランス１６の２次巻線に誘起された交番電流をコンデンサとダイオードとの組み合わせによって整流しかつ平滑する。
【００５６】
一方、電圧検出回路２２にはオペアンプ１０２が備えられており、オペアンプ１０２の反転入力端は整流平滑回路１８の抵抗１００の他方の端子に接続されると共に、コンデンサ１０４と抵抗１０６及び抵抗１０８を並列に介してオペアンプ１０２の出力端に接続され、かつコンデンサ１１０を介してオペアンプ１０２の非反転入力端に接続されている。また、オペアンプ１０２の出力端は抵抗１１２を介してＡ／Ｄ変換器３６の入力端にも接続されている。なお、オペアンプ１０２の非反転入力端は接地されている。
【００５７】
このように構成された電圧検出回路２２では、整流平滑回路１８の出力電圧の電圧値である電圧モニタ値を示す電圧モニタ信号ＶｍｏｎをＡ／Ｄ変換器３６に常時出力することができる。
【００５８】
ＰＷＭ信号変換回路１４が本発明の変換手段に、パルス発生回路１４Ａが本発明のパルス発生手段に、ＡＮＤ回路１４Ｂ（ＮＡＮＤ回路１４Ｂ’）が本発明の出力手段に、スイッチ素子２０が本発明のスイッチング手段に、各々相当する。
【００５９】
以上のように構成された高圧電源装置１０では、電圧検出回路２２から入力されている電圧モニタ信号Ｖｍｏｎに基づいてＣＰＵ３０により次のように定電圧制御を行う。
【００６０】
すなわち、ＣＰＵ３０は、電圧検出回路２２からＡ／Ｄ変換器３６を介して入力されている電圧モニタ信号Ｖｍｏｎが示す電圧モニタ値（出力電圧値を示すデジタル値）が目標値と一致するようにパルス発振器３４によって生成されるＰＷＭ信号ＰＷＭのデューティを制御する。
【００６１】
より具体的には、電圧モニタ値が上記目標値より小さな場合は出力電圧値が大きくなるように、又、電圧モニタ値が上記目標値より大きな場合は出力電圧値が小さくなるように、ＰＷＭ信号ＰＷＭのデューティを制御する。ここで、出力電圧値を大きくする場合はＰＷＭ信号ＰＷＭのデューティを大きくし、出力電圧値を小さくする場合にはＰＷＭ信号ＰＷＭのデューティを小さくすればよい。このＰＷＭ信号ＰＷＭはＰＷＭ信号変換回路１４によって変換されてスイッチ素子駆動信号としてスイッチ素子２０に入力され、該入力されたスイッチ素子駆動信号のデューティに応じてスイッチ素子２０がオン／オフを繰り返すことによって出力電圧値が上記目標値と一致するように制御される。
【００６２】
次に、図４乃至図６を参照して、上記のような定電圧制御が行われている際の各種デューティ（３０％、８０％、１００％）のＰＷＭ信号ＰＷＭに応じた高圧電源部１２の動作について詳細に説明する。
【００６３】
なお、ここでは一例として、ＰＷＭ信号ＰＷＭの周波数を２０ｋＨｚに、スイッチ素子駆動信号のデューティの上限値を６０％に、各々設定した場合について説明する。従って、ＰＷＭ信号ＰＷＭの周波数が２０ｋＨｚでデューティの上限値を６０％とするために、抵抗６２の抵抗値及びコンデンサ６４の容量は、出力信号のパルス幅ｔが３０μＳ（＝１／２０ｋＨｚ×６０％）となるように上記（１）式から逆算して予め決定されている。また、図４乃至図６は、図３に示すように高圧電源部１２の所定の５箇所の各位置を各々Ｓ１〜Ｓ５で表し、各位置Ｓ１〜Ｓ５における信号の状態を示すタイムチャートである。なお、上記スイッチ素子駆動信号のデューティの上限値が本発明の所定デューティ値に相当する。
【００６４】
まず、図４を参照して、ＰＷＭ信号ＰＷＭのデューティが３０％である場合について説明する。
【００６５】
ＰＷＭ信号ＰＷＭの周波数は２０ｋＨｚであるので、ＰＷＭ信号ＰＷＭの周期は５０μＳとなっている。
【００６６】
このようなＰＷＭ信号ＰＷＭを入力したパルス発生回路１４Ａでは、微分回路５０の出力信号（以下、微分回路出力信号という）として、ＰＷＭ信号ＰＷＭの立上り及び立下りに対応したワンショットパルスを発生する。このワンショットパルスのデューティはＰＷＭ信号ＰＷＭのデューティには殆ど依存することがなく、常に安定した信号として発生される。
【００６７】
この微分回路出力信号のうちのＰＷＭ信号ＰＷＭの立上りに対応して発生されたワンショットパルスは抵抗５６、抵抗５８、抵抗６０、及びトランジスタ５２によって構成された反転回路によって反転されてトリガー入力信号としてタイマー回路５４のトリガー端子に入力される。ここで、ワンショットパルスを反転するのは、トリガー入力信号の立下りで動作するタイマー回路５４をＰＷＭ信号ＰＷＭの立上りのタイミングに同期させるためである。
【００６８】
トリガー入力信号が入力されたタイマー回路５４は、抵抗６２の抵抗値及びコンデンサ６４の容量に基づいて決定されるパルス幅ｔ（本実施形態では３０μＳ）であるパルスを出力する。このパルスは次のトリガー入力信号のパルスが入力された時点で再度出力されるので、ＰＷＭ信号ＰＷＭが入力され続ける限りＰＷＭ信号ＰＷＭに同期し、かつデューティが６０％のパルス信号（以下、タイマー回路出力パルス信号という）を発生する。
【００６９】
従って、ＮＡＮＤ回路１４Ｂ’には、デューティが３０％のＰＷＭ信号ＰＷＭと、該ＰＷＭ信号ＰＷＭに同期し、かつデューティが６０％のタイマー回路出力パルス信号とが入力される。
【００７０】
ＮＡＮＤ回路１４Ｂ’は、入力されている信号が双方ともハイレベルのときにのみローレベルの信号を出力し、その他のときにはハイレベルの信号を出力する。従って、この場合は、ＮＡＮＤ回路１４Ｂ’は図４に示すようにＰＷＭ信号ＰＷＭを反転させた信号（以下、ＮＡＮＤ回路出力パルス信号という）を出力する。
【００７１】
すなわち、ＮＡＮＤ回路１４Ｂ’の特性上、ＰＷＭ信号ＰＷＭのデューティがタイマー回路出力パルス信号のデューティより小さなときはＰＷＭ信号ＰＷＭを反転させた信号が出力され、ＰＷＭ信号ＰＷＭのデューティがタイマー回路出力パルス信号のデューティより大きなときはタイマー回路出力パルス信号を反転させた信号が出力されることになる。
【００７２】
ＮＡＮＤ回路出力パルス信号は、抵抗７２、抵抗７６、及びトランジスタ７４によって構成された反転回路によって反転されて、スイッチ素子駆動信号としてスイッチ素子２０に供給される。この結果、ＰＷＭ信号ＰＷＭと同様のデューティ（３０％）であるスイッチ素子駆動信号によってスイッチ素子２０のＦＥＴ８８はスイッチングされる。
【００７３】
次に、図５を参照して、ＰＷＭ信号ＰＷＭのデューティが８０％である場合について説明する。なお、パルス発生回路１４ＡからＮＡＮＤ回路１４Ｂ’に対して出力されるタイマー回路出力パルス信号の発生までの動作は、上述したＰＷＭ信号ＰＷＭのデューティが３０％である場合と同様であるので、その説明を省略する。
【００７４】
ＮＡＮＤ回路１４Ｂ’には、デューティが８０％のＰＷＭ信号ＰＷＭと、該ＰＷＭ信号ＰＷＭに同期し、かつデューティが６０％のタイマー回路出力パルス信号とが入力される。
【００７５】
この場合、ＰＷＭ信号ＰＷＭのデューティ（８０％）がタイマー回路出力パルス信号のデューティ（６０％）より大きいので、図５に示すように、ＮＡＮＤ回路１４Ｂ’はＮＡＮＤ回路出力パルス信号としてタイマー回路出力パルス信号を反転させた信号を出力する。
【００７６】
ＮＡＮＤ回路出力パルス信号は、抵抗７２、抵抗７６、及びトランジスタ７４によって構成された反転回路によって反転されて、スイッチ素子駆動信号としてスイッチ素子２０に供給される。この結果、タイマー回路出力パルス信号と同様のデューティ（６０％）であるスイッチ素子駆動信号によってスイッチ素子２０のＦＥＴ８８はスイッチングされる。
【００７７】
次に、図６を参照して、ＰＷＭ信号ＰＷＭのデューティが１００％である場合について説明する。
【００７８】
同図に示すように、この場合はデューティが１００％のＰＷＭ信号ＰＷＭ、すなわち直流電圧が入力されるので、微分回路５０は微分回路出力信号としてＰＷＭ信号ＰＷＭの最初の立上り時のみにワンショットパルスを出力する。
【００７９】
この１つのみのワンショットパルスが抵抗５６、抵抗５８、抵抗６０、及びトランジスタ５２によって構成された反転回路によって反転されてトリガー入力信号としてタイマー回路５４のトリガー端子に入力される。
【００８０】
このトリガー入力信号が入力されたタイマー回路５４はタイマー回路出力パルス信号として、３０μＳの間ハイレベルとなり、その後ローレベルとなるパルスを１回のみ出力する。すなわち、この場合は、トリガーパルスが１回しか入力されないのでタイマー回路５４から出力されるパルスは１つのみとなる。
【００８１】
従って、ＮＡＮＤ回路１４Ｂ’には、デューティが１００％のＰＷＭ信号ＰＷＭ（直流電圧）と、上記のようなパルス幅が３０μＳの１パルスのみのタイマー回路出力パルス信号とが入力される。この場合はＰＷＭ信号ＰＷＭが常にハイレベルであるため、ＮＡＮＤ回路出力パルス信号は図６に示すようにタイマー回路出力パルス信号を反転させた信号となる。
【００８２】
このＮＡＮＤ回路出力パルス信号は、抵抗７２、抵抗７６、及びトランジスタ７４によって構成された反転回路によって反転されて、スイッチ素子駆動信号としてスイッチ素子２０に供給される。この結果、１回のみ６０％のデューティでスイッチ素子２０のＦＥＴ８８がスイッチングされるが、その後は完全にスイッチング動作が停止される。
【００８３】
以上の図４乃至図６を参照して示した高圧電源部１２のスイッチング動作をまとめると次の表１のようになる。
【００８４】
【表１】
すなわち、ＰＷＭ信号ＰＷＭと本第１実施形態に係るＰＷＭ信号変換回路１４によって生成されるスイッチ素子駆動信号との各々のデューティの関係は図７に示すようになる。
【００８６】
以上詳細に説明したように、本第１実施形態に係る高圧電源装置では、ＰＷＭ信号のデューティが所定デューティ値（本実施形態では６０％）を越えたとき、ＰＷＭ信号変換回路によってＰＷＭ信号のデューティを上記所定デューティ値に変換することによって得られたスイッチ素子駆動信号によってスイッチ素子をスイッチングしているので、ＰＷＭ信号に異常が発生しても装置を構成する部品や負荷の破損を確実に防止することができる。
【００８７】
また、本第１実施形態に係る高圧電源装置では、抵抗６２の抵抗値及びコンデンサ６４の容量によってスイッチ素子駆動信号のデューティの上限値を設定しているので、抵抗６２及びコンデンサ６４の精度を上げることによってスイッチ素子駆動信号のデューティの上限値を容易に精度よく任意に設定することができる。
【００８８】
また、本第１実施形態に係る高圧電源装置では、ＮＡＮＤ回路１４Ｂ’によってＰＷＭ信号とタイマー回路出力パルス信号とを比較しているので、ＰＷＭ信号の振幅が変動してもスイッチ素子駆動信号のデューティの上限値が変動することがなく、かつＰＷＭ信号の異常状態の発生に高速に対応することができる（応答性が良い）。
【００８９】
さらに、本第１実施形態に係る高圧電源装置では、ＰＷＭ信号のデューティが上限値を越えたときにスイッチ素子駆動信号のデューティは上記上限値を維持しているので、ＰＷＭ信号のデューティの異常に対してスイッチ素子の駆動を完全に停止することがなく、本高圧電源装置を画像形成装置に適用した場合における不要な白紙の出力を防止することができる。即ち、ファクシミリ、プリンタ、複写機等の画像形成装置では一般に、高圧電源装置は画像を形成する部分に用いられており、この場合、画像形成動作中に高圧電源装置の出力が停止すると白紙が出力される場合が多いが、本第１実施形態に係る高圧電源装置を上記のような画像形成装置の電源装置として用いた場合には、ＰＷＭ信号のデューティの異常に対してスイッチ素子の駆動を完全に停止することがないため、白紙の出力を防止することができる。
【００９０】
なお、本第１実施形態では、本発明を定電圧制御を行う装置に適用した場合について説明したが、本発明はこれに限定されるものではなく、本発明は定電流制御を行う装置に適用することもできる。この場合、図３における電圧検出回路２２を電流検出回路２４（図２も参照）に置き換える必要がある。
【００９１】
また、本第１実施形態では、パルス発生回路１４Ａをタイマー回路５４を用いた回路によって構成した場合について説明したが、本発明はこれに限定されるものではなく、パルス発生回路１４ＡはＰＷＭ信号に同期した所定のデューティであるパルス信号を発生できるものであれば如何なる構成としてもよい。
【００９２】
また、本第１実施形態において図３に示した高圧電源部１２を構成する整流平滑回路１８、スイッチ素子２０、及び電圧検出回路２２等の各回路構成は一例であり、上記各部の機能を実現することができる回路構成であれば如何なるものでも適用することができる。
【００９３】
〔第２実施形態〕
次に、本発明の第２実施形態について詳細に説明する。まず、図８を参照して、本第２実施形態に係る高圧電源装置１０’の構成について説明する。なお、図８における図２と同様の部分については同一の符号を付して、その説明を省略する。
【００９４】
図８に示すように、本第２実施形態に係る高圧電源装置１０’は、上述した第１実施形態に係る高圧電源装置１０に比較して、ＰＷＭ信号変換回路１４が積分回路１４Ｃ、増幅器１４Ｄ、及び比較器１４Ｅを含んで構成されたＰＷＭ信号変換回路１４’とされている点のみが相違している。
【００９５】
積分回路１４Ｃの出力端は増幅器１４Ｄの入力端に接続されており、増幅器１４Ｄの出力端は比較器１４Ｅの一方の入力端に接続されており、比較器１４Ｅの出力端はスイッチ素子２０の入力端に接続されている。
【００９６】
一方、積分回路１４Ｃの入力端及び比較器１４Ｅの他方の入力端はパルス発振器３４の出力端に接続されている。
【００９７】
図９は、図８に示した高圧電源部１２’の具体的な回路構成の一例を示したものである。なお、図９は定電圧制御を行う場合の回路構成例であり、図８における電流検出回路２４に相当する部分は含まれていない。また、図９における図３と同様の部分については同一の符号を付して、その説明を省略する。
【００９８】
図９に示すように、積分回路１４Ｃは抵抗１１４及びコンデンサ１１６を含んで構成されており、抵抗１１４の一方の端子はパルス発振器３４の出力端に接続されており、ＰＷＭ信号ＰＷＭが入力される。また、抵抗１１４の他方の端子はコンデンサ１１６の一方の端子に接続されており、コンデンサ１１６の他方の端子は接地されている。
【００９９】
また、増幅器１４Ｄはオペアンプ１１８を含んで構成されており、オペアンプ１１８の非反転入力端は抵抗１１４の他方の端子に接続されており、オペアンプ１１８の反転入力端は抵抗１２０を介してオペアンプ１１８の出力端に接続されていると共に、抵抗１２２を介して接地されている。
【０１００】
すなわち、本第２実施形態における増幅器１４Ｄはオペアンプ１１８を用いた非反転増幅回路として構成されており、このときの増幅率は抵抗１２０及び抵抗１２２の各抵抗値によって決定される。
【０１０１】
更に、比較器１４Ｅはコンパレータ１２４によって構成されており、コンパレータ１２４の非反転入力端は抵抗１２６を介してオペアンプ１１８の出力端に接続されており、コンパレータ１２４の反転入力端は抵抗１２８を介してパルス発振器３４の出力端に接続されており、更にコンパレータ１２４の出力端は、図３と同様に抵抗７２を介してトランジスタ７４のベース端子に接続されている。
【０１０２】
ＰＷＭ信号変換回路１４’が本発明の変換手段に、積分回路１４Ｃ及び増幅器１４Ｄが本発明の三角波生成手段に、比較器１４Ｅ及び抵抗７２、抵抗７６、トランジスタ７４により構成される反転回路が本発明の比較出力手段に、スイッチ素子２０が本発明のスイッチング手段に、各々相当する。
【０１０３】
以上のように構成された高圧電源装置１０’では、電圧検出回路２２から入力されている電圧モニタ信号Ｖｍｏｎに基づいてＣＰＵ３０により、上記第１実施形態に係る高圧電源装置１０と同様に、次のように定電圧制御を行う。
【０１０４】
すなわち、ＣＰＵ３０は、電圧検出回路２２からＡ／Ｄ変換器３６を介して入力されている電圧モニタ信号Ｖｍｏｎが示す出力電圧値が目標値と一致するようにＰＷＭ信号ＰＷＭのデューティを制御する。
【０１０５】
より具体的には、電圧モニタ値が上記目標値より小さな場合は出力電圧値が大きくなるように、又、電圧モニタ値が上記目標値より大きな場合は出力電圧値が小さくなるように、ＰＷＭ信号ＰＷＭのデューティを制御する。ここで、出力電圧値を大きくする場合はＰＷＭ信号ＰＷＭのデューティを大きくし、出力電圧値を小さくする場合にはＰＷＭ信号ＰＷＭのデューティを小さくすればよい。このＰＷＭ信号ＰＷＭはＰＷＭ信号変換回路１４’によって変換されてスイッチ素子駆動信号としてスイッチ素子２０に入力され、該入力されたスイッチ素子駆動信号のデューティに応じてスイッチ素子２０がオン／オフを繰り返すことによって出力電圧値が目標値と一致するように制御される。
【０１０６】
次に、図１０及び図１１を参照して、上記のような定電圧制御が行われている際の高圧電源部１２’の動作について詳細に説明する。なお、図１０及び図１１は、図９に示すように高圧電源部１２’の所定の４箇所の各位置を各々Ｔ１〜Ｔ４で表し、各位置Ｔ１〜Ｔ４における信号の観測結果を示す波形図である。
【０１０７】
パルス発振器３４から入力されたＰＷＭ信号ＰＷＭは、積分回路１４Ｃによって整流される。ここで、積分回路１４Ｃを構成する抵抗１１４の抵抗値及びコンデンサ１１６の容量値は、この積分回路１４Ｃによって整流された信号（以下、積分回路出力信号という）が三角波となるように、ＰＷＭ信号ＰＷＭの周波数との関係から設定されている（図１０（Ａ）参照）。このときの三角波の電圧は、ＰＷＭ信号ＰＷＭのデューティが大きくなるほど高くなることは言うまでもない。
【０１０８】
積分回路出力信号は増幅器１４Ｄによって増幅され、該増幅された信号（以下、増幅器出力信号という）は比較器１４Ｅのコンパレータ１２４の非反転入力端に入力される。なお、図１０（Ｂ）に同図に示す積分回路出力信号に対する増幅器出力信号の一例を示す。
【０１０９】
一方、コンパレータ１２４の反転入力端にはＰＷＭ信号ＰＷＭが入力されている。ここで、比較器１４Ｅは、入力されている２つの信号（増幅器出力信号及びＰＷＭ信号ＰＷＭ）の比較結果に基づいて、出力信号が次の状態となるように構成されている。
・ＰＷＭ信号の電圧値＞増幅器出力信号の電圧値→ローレベル
・ＰＷＭ信号の電圧値＜増幅器出力信号の電圧値→ハイレベル
従って、比較器１４Ｅの出力信号はＰＷＭ信号に対して次のようになる。
（ａ）ＰＷＭ信号のハイレベルの電圧値＞増幅器出力信号の頂点の電圧値である場合（図１０（Ｂ）に示す状態である場合）：
この場合は、ＰＷＭ信号がハイレベルであるときは常に［ＰＷＭ信号の電圧値＞増幅器出力信号の電圧値］の関係にあるので比較器１４Ｅの出力信号はローレベルとなり、逆にＰＷＭ信号がローレベルであるときは常に［ＰＷＭ信号の電圧値＜増幅器出力信号の電圧値］の関係にあるので比較器１４Ｅの出力信号はハイレベルとなる。
【０１１０】
従って比較器１４Ｅの出力信号はＰＷＭ信号ＰＷＭを反転させたものとなる。
（ｂ）ＰＷＭ信号のハイレベルの電圧値＜増幅器出力信号の頂点の電圧値である場合（図１０（Ｃ）に示す状態である場合）：
この場合は、ＰＷＭ信号がハイレベルであるときは増幅器出力信号がＰＷＭ信号のハイレベル電圧と交差する部分を境として、［ＰＷＭ信号の電圧値＞増幅器出力信号の電圧値］となる部分の比較器１４Ｅの出力信号はローレベルとなり、［ＰＷＭ信号の電圧値＜増幅器出力信号の電圧値］となる部分の比較器１４Ｅの出力信号はハイレベルとなる。
【０１１１】
一方、ＰＷＭ信号がローレベルであるときは常に［ＰＷＭ信号の電圧値＜増幅器出力信号の電圧値］の関係にあるので比較器１４Ｅの出力信号はハイレベルとなる。
【０１１２】
従って比較器１４Ｅの出力信号はＰＷＭ信号ＰＷＭのデューティを減少させて反転させたものとなる。
【０１１３】
その後、比較器１４Ｅの出力信号は、抵抗７２、抵抗７６、トランジスタ７４によって構成された反転回路によって反転されて、スイッチ素子駆動信号（図１０（Ｂ）及び図１０（Ｃ）参照）としてスイッチ素子２０に供給される。
【０１１４】
この結果、上記（ａ）の場合にはＰＷＭ信号ＰＷＭと同様のデューティであるスイッチ素子駆動信号によってスイッチ素子２０のＦＥＴ８８はスイッチングされ、上記（ｂ）の場合にはＰＷＭ信号ＰＷＭよりも小さなデューティであるスイッチ素子駆動信号によってスイッチ素子２０のＦＥＴ８８はスイッチングされる。
【０１１５】
図１１（Ａ）〜図１１（Ｇ）には、パルス発振器３４から入力されるＰＷＭ信号ＰＷＭのデューティが各々１０％、２０％、３０％、４０％、５０％、６０％、及び７０％である場合の増幅器出力信号、ＰＷＭ信号ＰＷＭ、及びスイッチ素子駆動信号の状態が示されている。なお、同図では、増幅器出力信号をＴ２、ＰＷＭ信号ＰＷＭをＴ３、スイッチ素子駆動信号をＴ４、というように図９に示す各位置に対応付けて表している。
【０１１６】
同図に示すように、ＰＷＭ信号ＰＷＭのハイレベルの電圧値が増幅器出力信号の頂点の電圧値より大きな場合のスイッチ素子駆動信号は、ＰＷＭ信号ＰＷＭと同様のデューティとなる。一方、ＰＷＭ信号のハイレベルの電圧値が増幅器出力信号の頂点の電圧値より小さな場合のスイッチ素子駆動信号は、ＰＷＭ信号ＰＷＭのデューティが増加するに従ってデューティが減少されたものとなる。
【０１１７】
すなわち、ＰＷＭ信号ＰＷＭのデューティが増加すると、増幅器出力信号の頂点の電圧が増加し、該頂点の電圧がＰＷＭ信号ＰＷＭのハイレベルの電圧に達するときのＰＷＭ信号ＰＷＭのデューティがスイッチ素子駆動信号のデューティの上限値となり、該上限値をＰＷＭ信号ＰＷＭのデューティが越えた場合に、ＰＷＭ信号ＰＷＭのデューティの増加に伴ってスイッチ素子駆動信号のデューティが減少される。なお、上記スイッチ素子駆動信号のデューティの上限値が本発明の所定デューティ値に相当する。
【０１１８】
従って、ＰＷＭ信号ＰＷＭと本第２実施形態に係るＰＷＭ信号変換回路１４’によって生成されるスイッチ素子駆動信号との各々のデューティの関係は図１２に示すようになる。
【０１１９】
以上詳細に説明したように、本第２実施形態に係る高圧電源装置では、ＰＷＭ信号のデューティが所定デューティ値を越えたとき、ＰＷＭ信号変換回路によって、ＰＷＭ信号のデューティが大きくなるに従ってデューティが小さくなるようにスイッチ素子駆動信号を生成してスイッチ素子をスイッチングしているので、ＰＷＭ信号に異常が発生しても装置を構成する部品や負荷の破損を確実に防止することができる。
【０１２０】
また、本第２実施形態に係る高圧電源装置では、抵抗１１４、１２０、１２２の各抵抗値及びコンデンサ１１６の容量によってスイッチ素子駆動信号のデューティの上限値を設定しているので、抵抗１１４、１２０、１２２とコンデンサ１１６の精度を上げることによってスイッチ素子駆動信号のデューティの上限値を容易に精度よく任意に設定することができる。
【０１２１】
また、本第２実施形態に係る高圧電源装置では、比較器１４Ｅによって比較する信号が共に主制御部２８から入力されたＰＷＭ信号に基づく信号であるので、ＰＷＭ信号の振幅が変動してもスイッチ素子駆動信号のデューティの上限値が変動することがない。
【０１２２】
さらに、本第２実施形態に係る高圧電源装置では、比較器１４Ｅによって比較対象とされる増幅器出力信号を三角波としているので、次のような効果を奏することができる。
・ＰＷＭ信号の異常状態の発生に高速に対応することができる（応答性が良い）。
・直流レベルに整流したときには基準値と整流値が同等となる付近でノイズ等に起因して高周波発振が発生する場合があるが、これを防止することができる。
・ＰＷＭ信号のデューティが上限値を越えたときにスイッチ素子駆動信号のデューティは上記上限値より小さくされているので、上記第１実施形態と同様に、ＰＷＭ信号のデューティの異常に対してスイッチ素子の駆動を完全に停止することがなく、本高圧電源装置を画像形成装置に適用した場合における不要な白紙の出力を防止することができる。
【０１２３】
なお、本第２実施形態では、本発明を定電圧制御を行う装置に適用した場合について説明したが、本発明はこれに限定されるものではなく、本発明は定電流制御を行う装置に適用することもできる。この場合、図９における電圧検出回路２２を電流検出回路２４（図８も参照）に置き換える必要がある。
【０１２４】
また、本第２実施形態において図９に示した高圧電源部１２’を構成する積分回路１４Ｃ、増幅器１４Ｄ、比較器１４Ｅ、整流平滑回路１８、スイッチ素子２０、電圧検出回路２２等の各回路構成は一例であり、上記各部の機能を実現することができる回路構成であれば如何なるものでも適用することができる。
【０１２５】
また、上記各実施形態では、本発明をデジタル制御方式の電源装置に適用した場合について説明したが、本発明はこれに限定されるものではなく、例えばアナログ制御方式の電源装置に適用する形態としてもよい。本発明を図１３（Ｂ）に示す従来のアナログ制御方式の電源装置に適用する場合は、図１３（Ｂ）における制御回路とスイッチ素子２０との間に上記各実施形態におけるＰＷＭ信号変換回路１４又は１４’又は各ＰＷＭ信号変換回路と同様に作用する回路を挿入すればよい。
【０１２６】
【発明の効果】
本発明によれば、スイッチング手段に入力されるパルス幅変調信号のデューティが所定デューティ値を越えたとき、該パルス幅変調信号のデューティが前記所定デューティ値以下となるように変換しているので、上記所定デューティ値を構成部品や負荷を破損することのない値とすることにより、当初のパルス幅変調信号に異常が発生しても構成部品や負荷の破損を確実に防止することができる、という効果が得られる。
【図面の簡単な説明】
【図１】本発明をデジタル制御方式の高圧電源装置に適用した場合の該高圧電源装置の基本的な構成を示すブロック図である。
【図２】第１実施形態に係る高圧電源装置の概略構成を示すブロック図である。
【図３】第１実施形態に係る高圧電源装置の高圧電源部の回路構成の一例を示す回路図である。
【図４】ＰＷＭ信号のデューティが３０％であるときの第１実施形態に係る高圧電源部の各位置における信号の波形の状態を示すタイミングチャートである。
【図５】ＰＷＭ信号のデューティが８０％であるときの第１実施形態に係る高圧電源部の各位置における信号の波形の状態を示すタイミングチャートである。
【図６】ＰＷＭ信号のデューティが１００％であるときの第１実施形態に係る高圧電源部の各位置における信号の波形の状態を示すタイミングチャートである。
【図７】第１実施形態に係る高圧電源装置のＰＷＭ信号のデューティとスイッチ素子駆動信号のデューティの関係を示すグラフである。
【図８】第２実施形態に係る高圧電源装置の概略構成を示すブロック図である。
【図９】第２実施形態に係る高圧電源装置の高圧電源部の回路構成の一例を示す回路図である。
【図１０】第２実施形態に係る高圧電源部の各位置における信号の波形の観測結果を示す波形図である。
【図１１】（Ａ）〜（Ｇ）は各々、ＰＷＭ信号のデューティを各々１０％から７０％まで１０％毎に変化させたときの第２実施形態に係る高圧電源部の各位置における信号の波形の観測結果を示す波形図である。
【図１２】第２実施形態に係る高圧電源装置のＰＷＭ信号のデューティとスイッチ素子駆動信号のデューティの関係を示すグラフである。
【図１３】従来の電源装置の概略構成を示す図であり、（Ａ）はデジタル制御方式の電源装置の構成例を、（Ｂ）はアナログ制御方式の電源装置の構成例を、各々示すブロック図である。
【符号の説明】
１０、１０’ 高圧電源装置
１２、１２’ 高圧電源部
１４、１４’ ＰＷＭ信号変換回路（変換手段）
１４Ａ パルス発生回路（パルス発生手段）
１４Ｂ ＡＮＤ回路（出力手段）
１４Ｃ 積分回路（三角波生成手段）
１４Ｄ 増幅器（三角波生成手段）
１４Ｅ 比較器（比較出力手段）
１６ 昇圧トランス
１８ 整流平滑回路
２０ スイッチ素子（スイッチング手段）
２２ 電圧検出回路
２４ 電流検出回路
２６ 直流電源
２８ 主制御部
３０ ＣＰＵ
３２ 演算器
３４ パルス発振器
３６ Ａ／Ｄ変換器
４０ 負荷
Claims (5)
- 入力されたパルス幅変調信号に基づいて電源入力をスイッチングして前記パルス幅変調信号に応じた大きさの電源出力を得るスイッチング手段と、
前記スイッチング手段に入力されるパルス幅変調信号のデューティが所定デューティ値を越えたとき、該パルス幅変調信号のデューティが前記所定デューティ値以下となるように変換する変換手段と、
を備えた電源装置。 - 前記変換手段が、
前記パルス幅変調信号に同期し、かつデューティが前記所定デューティ値のパルス信号を発生するパルス発生手段と、
変換後のパルス幅変調信号として、前記パルス信号及び前記パルス幅変調信号の双方がハイレベルであるときにのみハイレベルを出力する出力手段と、
を備えていることを特徴とする請求項１記載の電源装置。 - 前記変換手段が、
前記パルス幅変調信号に同期し、かつ前記パルス幅変調信号のデューティの大きさに応じて頂点部の値が大きくなる三角波を生成する三角波生成手段と、
変換後のパルス幅変調信号として、前記パルス幅変調信号と前記三角波とを比較して、前記パルス幅変調信号の大きさが前記三角波の大きさより大きなときはハイレベルを出力し、前記パルス幅変調信号の大きさが前記三角波の大きさより小さなときはローレベルを出力する比較出力手段と、
を備えていることを特徴とする請求項１記載の電源装置。 - 前記所定デューティ値を、構成部品や負荷を破損することのない値としたことを特徴とする請求項１乃至請求項３の何れか１項記載の電源装置。
- デジタル制御方式のものとしたことを特徴とする請求項１乃至請求項４の何れか１項記載の電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01480699A JP3610807B2 (ja) | 1999-01-22 | 1999-01-22 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01480699A JP3610807B2 (ja) | 1999-01-22 | 1999-01-22 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000217354A JP2000217354A (ja) | 2000-08-04 |
| JP3610807B2 true JP3610807B2 (ja) | 2005-01-19 |
Family
ID=11871298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01480699A Expired - Fee Related JP3610807B2 (ja) | 1999-01-22 | 1999-01-22 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3610807B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7421594B2 (en) | 2002-08-21 | 2008-09-02 | Fujitsu Limited | Bus power device and power-source control method |
| JP5948703B2 (ja) * | 2012-09-20 | 2016-07-06 | シャープ株式会社 | 光源制御装置および表示装置 |
| CN112952927B (zh) * | 2019-12-11 | 2024-02-13 | 台达电子工业股份有限公司 | 占空比限制电路、具有其的电源供应器及其操作方法 |
-
1999
- 1999-01-22 JP JP01480699A patent/JP3610807B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000217354A (ja) | 2000-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10630188B2 (en) | Switching power supply apparatus and semiconductor device | |
| EP3414821B1 (en) | Dc/dc resonant converters and power factor correction using resonant converters, and corresponding control methods | |
| US6903536B2 (en) | PFC-PWM controller having interleaved switching | |
| KR100704119B1 (ko) | 전류 제어 스위칭 모드 전력 공급기 | |
| EP3414824B1 (en) | Dc/dc resonant converters and power factor correction using resonant converters, and corresponding control methods | |
| US10630187B2 (en) | Switching power supply device and semiconductor device | |
| US7751208B2 (en) | Forward power converter controllers | |
| US20080112193A1 (en) | On-Time Control For Constant Current Mode In A Flyback Power Supply | |
| CN104242655B (zh) | 具有初级侧动态负载检测和初级侧反馈控制的开关功率变换器 | |
| KR20010036172A (ko) | 펄스폭 변조 신호 발생 장치 및 이를 이용한 스위칭 모드 파워 서플라이 | |
| JP3839737B2 (ja) | 直流電圧変換回路 | |
| JP2016158398A (ja) | 電源制御用半導体装置 | |
| US20190044433A1 (en) | Dc/dc resonant converters and power factor correction using resonant converters, and corresonding control methods | |
| JP6908849B2 (ja) | 同期整流回路及びスイッチング電源装置 | |
| JP2004364433A (ja) | 直流電圧変換回路 | |
| JP3610807B2 (ja) | 電源装置 | |
| JP5032447B2 (ja) | スイッチング電源装置 | |
| JPS6024669B2 (ja) | 断続型トランジスタ直流変換器 | |
| JP3629226B2 (ja) | スイッチング電源装置 | |
| JP2022120992A (ja) | 電源制御装置、およびフライバックコンバータ | |
| JP2988252B2 (ja) | スイッチング電源装置 | |
| KR100511069B1 (ko) | 전압 제어와 전류 제어가 복합된 펄스폭 변조 회로 | |
| JP3397996B2 (ja) | 電源回路 | |
| JP2000134946A (ja) | 高圧電源装置 | |
| JP2004229398A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040823 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040928 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041011 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071029 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |