JP5279136B2 - 電源装置と電源装置の電流検出方法 - Google Patents

Description

本発明は、電源装置と電源装置の電流検出方法とに関する。

カレントトランスを典型例とする絶縁型の電流センサは、検出期間毎に磁気をリセットするための一定の初期化処理を必要とする。このため、カレントトランスを用いて電流検出をする電源装置等においては、一定の初期化処理時間を含めた電流検出サイクルを設定している。

ＤＣ−ＤＣコンバータの一次側の電流を検出して制御部へ入力するための絶縁型の電流センサとして、カレントトランスを用いることが、例えば下記特許文献１に開示されている。

特開２００９−１４２０６１

同期整流型フルブリッジ回路および各部分の波形をそれぞれ図１と図２とに示す。図１に示すように、カレントトランス（ＣＴ：Ｃｕｒｒｅｎｔ Ｔｒａｎｓｆｏｒｍｅｒ）が入力電源ラインに配置される場合、カレントトランスの検出抵抗Ｒｓにかかる電圧は、図２に示すように、メインスイッチＱＢ、ＱＤのオン時間の期間のみ発生する。

この場合に、カレントトランスの巻線にはメインスイッチＱＢ、ＱＤがオンする期間に対応して、間欠的に電圧が発生する。このため、オン・オフサイクル期間を一定とする場合にメインスイッチＱＢ、ＱＤのオン時間が長いと、相対的にメインスイッチＱＢ、ＱＤのオフ時間が短くなる。

カレントトランスは、メインスイッチＱＢ、ＱＤのオフ時間にリセットするため、リセット時間が短くなると、リセット時間とリセット電圧との積で決定されるリセット電圧が、相対的に高くなる。

リセット電圧が高くなると、カレントトランスの２次側部品の耐圧を上げなければならないため、カレントトランスを構成する部品が大きくなるだけでなく、カレントトランスの実装面積が増大する等コスト的にデメリットが顕在化する。

図３は、上述したカレントトランスを計２個使用し、それらをメインスイッチＱＢ、ＱＤのドレイン部分に一個ずつ配置した電源回路である。図３においては、メインスイッチＱＢ、ＱＤがそれぞれオンの期間に、各カレントトランスに交互に電流が流れ、検出抵抗Ｒｓに電圧が発生する。この場合の各部分の波形は、図１と同様である。

図３に示すようにカレントトランスを計２個使用する場合も、カレントトランスの各巻線には、それぞれ対応するメインスイッチＱＢ、ＱＤのオン時間のみしか電圧が発生せず、やはりカレントトランスをリセットする時間が必要となる。しかし、各半周期の全てを各カレントトランスのリセット時間として利用可能であるため、カレントトランスの各巻線のリセット時間を比較的長くとることが可能である。このため、メインスイッチＱＢまたはＱＤのオン時間を比較的長く設定して有効利用した場合でも、リセット電圧を比較的低く維持したままで必要なリセット処理ができる。このため、カレントトランスの２次側部品の耐圧も増大させる必要はなく、比較的低くてよい。

一方、図３に示す電源装置においては、カレントトランスが２個必要となるため、部品点数の増加を招くとともに、実装面積の増大を招くこととなる。本発明は、上述した問題点に鑑み為されたものであり、電流検出に１つのカレントトランスを使用し、かつリセット電圧を比較的低くすることが可能な電源回路と電源回路の電流検出方法とを実現することを目的とする。

本発明にかかる電源装置は、１次側トランス巻線部に電流を供給する同期整流型フルブリッジ回路部と、１次側トランス巻線部に配置されたカレントトランスとを備えることを特徴とする。

また、本発明にかかる電源装置は、好ましくは同期整流型フルブリッジ回路部の二つのメインスイッチが共にオフの期間に、カレントトランスに生じる電圧が検知されないように遮断する波形整形回路を備えることを特徴とする。

また、本発明にかかる電源装置は、さらに好ましくはメインスイッチを制御する制御部を備え、波形整形回路は、同期整流型フルブリッジ回路部の二つのメインスイッチがオフの期間に、カレントトランスに生じる電圧が制御部に入力されないように遮断することを特徴とする。

また、本発明にかかる電源装置は、さらに好ましくはカレントトランスが検出した電流を、制御部はピーク電流制御方式で制御することを特徴とする。

また、本発明にかかる電源装置は、さらに好ましくはカレントトランスが、異なる向きの電流を検出可能なように、整流部を備えることを特徴とする。

また、本発明にかかる電源装置の電流検出方法は、同期整流型フルブリッジ回路部から１次側トランス巻線部に電流を供給する工程と、１次側トランス巻線部に配置されたカレントトランスが電流を検出する工程とを有することを特徴とする。

また、本発明にかかる電源装置の電流検出方法は、好ましくは同期整流型フルブリッジ回路部の二つのメインスイッチが共にオフの期間に、波形整形回路が、カレントトランスに生じる電圧が検知されないように遮断する工程を有することを特徴とする。

また、本発明にかかる電源装置の電流検出方法は、さらに好ましくは電源装置が、メインスイッチを制御する制御部を備え、波形整形回路が、同期整流型フルブリッジ回路部の二つのメインスイッチがオフの期間に、カレントトランスに生じる電圧が制御部に入力されないように遮断する工程を有することを特徴とする。

また、本発明にかかる電源装置の電流検出方法は、さらに好ましくはカレントトランスが検出した電流を、制御部がピーク電流制御方式で制御する工程を有することを特徴とする。

また、本発明にかかる電源装置の電流検出方法は、さらに好ましくはカレントトランスが、互いに異なる向きの電流を検出する工程を有することを特徴とする。

また、本発明にかかる電源装置は、好ましくは同期整流型フルブリッジ回路部に替えて、フェーズシフト方式の回路部を備えることを特徴とする。

また、本発明にかかる電源装置の電流検出方法は、好ましくは同期整流型フルブリッジ回路部に替えて、フェーズシフト方式の回路部を備えることを特徴とする

１個のカレントトランスのみで電流検出する電源装置等となるので、実装面積を低減しかつ部品点数を削減した電源装置を提供できる。また、ピーク電流制御時の不安定動作を回避した電源装置を提供できる。

カレントトランスを一つ備える電源装置の同期整流型フルブリッジ回路概念図である。 同期整流型フルブリッジ回路の各部分の波形を説明する図である。 カレントトランスを二つ備える電源装置の同期整流型フルブリッジ回路概念図である。 本考案回路のベースとなる第一の実施形態にかかる電源回路を説明する図である。 第一の実施形態にかかる電源回路の各部波形を説明する図である。 第二の実施形態にかかる電源装置を説明する概念図である。 他の波形整形回路の構成例を説明する図である。 電源装置の各部分の波形を説明する図である。 電源装置の各期間における電流等の状態を説明する図である。 電源装置の各期間における電流等の状態を説明する図である。 電源装置の各期間における電流等の状態を説明する図である。 電源装置の各期間における電流等の状態を説明する図である。

サーバ機器の小型化・大容量化にともない、サーバ機器に搭載される種々の電源機器にも小型化、大容量（大電流）化、高効率化が求められている。また、電源機器の高効率化のため、電流検出にはカレントトランスを使用する。さらに、電源機器の高効率化の一環として、カレントトランスの一次側に電流が流れるオン時間を比較的長くして有効利用する場合があり、この場合にはカレントトランスのトランスのリセット時間（オフ時間に対応）が相対的に短くなる。

カレントトランスのリセットは、リセット電圧とリセット時間との積で必要なリセット処理が決定されるので、短いリセット時間で充分なリセット効果を得ようとすれば、リセット電圧を高くする必要が生じる。しかし、リセット電圧を高くすれば、カレントトランスの特に二次側に用いる各部品の耐圧性能を向上させる必要があるので、カレントトランスを含めて電流検出部周辺の部品が比較的大型化・重量化し、また実装面積が増大するとともにコスト的なデメリットが生じることとなる。

また、カレントトランスを二つ使用する場合は、二つのカレントトランスに交互に電流が流れるので、各カレントトランスのリセット時間は比較的長く確保可能であるが、カレントトランス二つに対応して実装面積が増大し、かつコスト的なデメリットが生じる。本実施形態においては、電源トランスの一次側巻線部にカレントトランスを一つのみ配置することで、実装面積や部品数を削減するとともに、リセットも自動的に処理可能な電源装置について説明する。

（第一の実施形態）
図４は、本考案回路のベースとなる第一の実施形態にかかる電源回路を説明する図である。また、図５は、第一の実施形態にかかる電源回路の各部波形を説明する図である。

図４に示すように、カレントトランスを電源回路の一次側トランスの巻線部に配置することで、メインスイッチＱＢ、ＱＤがそれぞれオンである時に、カレントトランスには互いに異なる向きの電流が交互に流れる。

カレントトランスに流れる互いに異なる向きの電流により、カレントトランスには互いに逆向きの電圧が交互に発生するため、カレントトランスの磁気リセットが自動的に実行されることとなり、カレントトランスのリセット時間を別途に設ける必要がなくなる。

このため、メインスイッチＱＢ、ＱＤのオン時間を比較的長くすることが可能となり、メインスイッチＱＢ、ＱＤのオフ時間を比較的短くできるので、単位時間（典型的には１サイクル）あたりの供給電流を増大させて効率的に活用することが可能である。

特に、メインスイッチＱＢ、ＱＤのオフ時間には電源回路の一次側には電流が供給されず、電源トランスが活用されていない状態である。従って、メインスイッチＱＢ、ＱＤのオフ時間を可能な限り短くすることが、電源回路の効率的な利用の観点からは好ましいといえる。図４に説明する電源回路は、このような好ましい電源回路の構成を実現するものである。

また、この場合に、カレントトランスには交互に逆向きの電圧が発生することとなるので、自然にリセットされることとなる。このため、カレントトランスのトランスリセット処理を別途に実施する必要がなく、かつリセット時間も別途に設ける必要がない。このため、トランスのリセットにかかる処理装置（リセットプログラムやリセット回路を含む）と時間とを省略できるので、小型・軽量かつ簡易な電源装置とできるとともに、高効率な電源装置とできる。

（第二の実施形態）
第二の実施形態で説明する電源装置は、図５に示すような軽負荷時に、電流Ｉｐｒｉが流れることで、メインスイッチＱＢ、ＱＤのオフ期間中に、検出抵抗Ｒｓに一定の電圧が生じる点を改善した電源装置である。

電流検出信号を利用するピーク電流制御方式である電源装置（または制御ＩＣ）の場合には、メインスイッチＱＢ、ＱＤのオフ期間中に、検出抵抗Ｒｓに一定の電圧が生じると、メインスイッチＱＢ、ＱＤのオン時間が一義的に決定されずに不安定な動作をもたらす畏れがある。すなわち、メインスイッチＱＢ、ＱＤのオフ期間中に、図５に示す電圧波形のように、検出抵抗Ｒｓに一定の電圧が発生すれば、ピーク検出の検出精度に悪影響を与える懸念が生じる。

これを回避するために、図６に説明する電源装置６００には、波形整形回路６１０を設ける。図６は、第二の実施形態にかかる電源装置６００を説明する概念図である。電源装置６００は、メインスイッチＱＢ、ＱＤをオン・オフ制御する制御ＩＣ６２０とカレントトランス６３０と波形整形回路６１０とを備える。

カレントトランス６３０の電圧検知信号は、制御ＩＣ６２０のＣＳ（Ｃｕｒｒｅｎｔ Ｓｅｎｓｏｒ）端子に入力される。また、制御ＩＣ６２０は、電源装置６００の一次側ブリッジを構成する４つのスイッチＱＡ、ＱＢ、ＱＣ、ＱＤのオン・オフを制御するだけではなく、二次側の二つのスイッチＱＥ、ＱＦのオン・オフも制御する。

図６において、電源装置６００の波形整形回路６１０は、カレントトランス６３０に発生する検知電圧を、メインスイッチＱＢ、ＱＤがオンの期間のみ、制御ＩＣ６２０のＣＳ端子に入力するように制御処理する。

すなわち、電源装置６００は、メインスイッチＱＢ、ＱＤがオンの期間のみ、カレントトランス６３０に発生する検知電圧を一次側電流情報や制御信号として使用し、メインスイッチＱＢ、ＱＤがオフの期間には、カレントトランス６３０に発生する検知電圧を一次側電流情報や制御信号として使用しない。電源装置６００においては、メインスイッチＱＢ、ＱＤがオフの期間には、カレントトランス６３０の検出抵抗Ｒｓに発生する電圧が制御ＩＣ６２０のＣＳ端子に入力されないように、波形整形回路６１０がマスク処理する。

このような構成と処理とすることで、電源装置６００の制御ＩＣ６２０は、メインスイッチＱＢ、ＱＤがオフの期間にカレントトランス６３０に生じる一定電圧を検知しないので、制御ＩＣ６２０の動作が不安定になる懸念を払拭することができる。

電源装置６００は、第一の実施形態で説明した電源回路に比較して、波形整形回路６１０の分だけ部品増加となる。しかし、波形整形回路６１０は、信号レベルの処理をするので、信号レベルに対応する部品でよく大きな耐圧は必要ではないので、比較的小型・軽量な部品で構成することができる。このため、電源装置６００は、実装面積的にも最小限の増大分で対応可能であるので、例えばカレントトランスを二個備える電源回路等に比較して小型・軽量の回路とできる。

上述のように電源装置６００は、１個のカレントトランス６３０でメインスイッチＱＢ、ＱＤのオン時間を効率的に利用でき、かつ、安定して動作制御可能な回路となる。なお、カレントトランス６３０は、異なる向きの電流を検出可能なように、四つのダイオードから構成される整流部６３５を備える。

また、電源装置６００は、メインスイッチＱＢ、ＱＤのオン・オフ制御タイミングとしてフルブリッジ方式としているが、波形整形回路６１０を適宜変更することで、フェーズシフト方式等、他の方式でも適用可能である。図７は、他の波形整形回路６１０（２）の構成例を説明する図である。また、図８は、電源装置６００の各部分の波形を説明する図である。

図９〜図１２は、電源装置６００の各期間Ｔ１〜Ｔ４における電流等の状態を説明する図である。図９は、期間Ｔ１における電源装置６００の電流等を説明している。また、図１０は、期間Ｔ２における電源装置６００の電流等を説明している。また、図１１は、期間Ｔ３における電源装置６００の電流等を説明している。また、図１２は、期間Ｔ４における電源装置６００の電流等を説明している。図９〜図１２から明らかなように、電源装置６００は、二次側の整流方式がセンタータップ整流であることが好ましい。

上述した電源装置６００や波形整形回路６１０等は、各実施形態での説明に限定されることはなく、自明な範囲で構成を適宜変更してもよく、また自明な範囲で動作や処理を適宜変更してもよい。

本発明は、充放電装置、各種試験装置や電源装置等に幅広く利用できる。

６００・・電源装置、６１０・・波形整形回路、６２０・・制御ＩＣ、６３０・・カレントトランス。

Claims (10)

1. １次側トランス巻線部に電流を供給する同期整流型フルブリッジ回路部と、
   前記１次側トランス巻線部に配置されたカレントトランスと、
   前記同期整流型フルブリッジ回路部の二つのメインスイッチが共にオフの期間に、前記カレントトランスに生じる電圧が検知されないように遮断する波形整形回路と、を備える
   ことを特徴とする電源装置。
2. 請求項１に記載の電源装置において、
   前記メインスイッチを制御する制御部を備え、
   前記波形整形回路は、前記同期整流型フルブリッジ回路部の二つのメインスイッチがオフの期間に、前記カレントトランスに生じる電圧が前記制御部に入力されないように遮断する
   ことを特徴とする電源装置。
3. 請求項２に記載の電源装置において、
   前記カレントトランスが検出した電流を、前記制御部はピーク電流制御方式で制御する
   ことを特徴とする電源装置。
4. 請求項１乃至請求項３のいずれか一項に記載の電源装置において、
   前記カレントトランスは、異なる向きの電流を検出可能なように、整流部を備える
   ことを特徴とする電源装置。
5. 同期整流型フルブリッジ回路部から１次側トランス巻線部に電流を供給する工程と、
   前記１次側トランス巻線部に配置されたカレントトランスが前記電流を検出する工程と、を有し、
   前記同期整流型フルブリッジ回路部の二つのメインスイッチが共にオフの期間に、波形整形回路が、前記カレントトランスに生じる電圧が検知されないように遮断する工程を有する
   ことを特徴とする電源装置の電流検出方法。
6. 請求項５に記載の電源装置の電流検出方法において、
   前記電源装置は、前記メインスイッチを制御する制御部を備え、
   前記波形整形回路が、前記同期整流型フルブリッジ回路部の二つのメインスイッチがオフの期間に、前記カレントトランスに生じる電圧が前記制御部に入力されないように遮断する工程を有する
   ことを特徴とする電源装置の電流検出方法。
7. 請求項６に記載の電源装置の電流検出方法において、
   前記カレントトランスが検出した電流を、前記制御部がピーク電流制御方式で制御する工程を有する
   ことを特徴とする電源装置の電流検出方法。
8. 請求項５乃至請求項７のいずれか一項に記載の電源装置の電流検出方法において、
   前記カレントトランスが、互いに異なる向きの電流を検出する工程を有する
   ことを特徴とする電源装置の電流検出方法。
9. 請求項１乃至請求項４のいずれか一項に記載の電源装置において、
   前記同期整流型フルブリッジ回路部に替えて、フェーズシフト方式の回路部を備える
   ことを特徴とする電源装置。
10. 請求項５乃至請求項８のいずれか一項に記載の電源装置の電流検出方法において、
    前記同期整流型フルブリッジ回路部に替えて、フェーズシフト方式の回路部を備える
    ことを特徴とする電源装置の電流検出方法。

Images