JP6551337B2 - トランジスタ駆動回路 - Google Patents
トランジスタ駆動回路 Download PDFInfo
- Publication number
- JP6551337B2 JP6551337B2 JP2016160115A JP2016160115A JP6551337B2 JP 6551337 B2 JP6551337 B2 JP 6551337B2 JP 2016160115 A JP2016160115 A JP 2016160115A JP 2016160115 A JP2016160115 A JP 2016160115A JP 6551337 B2 JP6551337 B2 JP 6551337B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- time
- pwm signal
- carrier
- pwm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
中間時点(t+1)=(第2データ)+{(第2データ)−(第1データ)}
そして、推定した中間時点のデータをオン時間調整部8に入力する。キャリア中点推定回路17は、減算器及び加算器に相当する。尚、第1〜第3周期は相対的な名称であり、ある時点のPWM周期を「第1周期」とした際に、その次の周期が「第2周期」となり、更にその次の周期が「第3周期」となる。
パルス幅推定回路20は、図3に示すように、PWM信号の立上りタイミングと、キャリア中点推定部7より与えられた中間時点(t+1)とから、IGBT1に出力されるPWM信号のパルス幅を推定し、MOSパルス幅決定回路21に入力する。
IGBT1やFET2の駆動電圧については、個別の設計に応じて適宜変更すれば良い。
バイポーラ型トランジスタは、RC−IGBTに限ることはない。また、MOSFETもSiC−MOSFETに限ることはない。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
Claims (2)
- バイポーラ型トランジスタ(1)とMOSFET(2)とを並列に接続したものを駆動対象とし、
入力されるPWM信号のレベル変化に応じて、前記バイポーラ型トランジスタのゲートにターンオンレベル電圧とターンオフレベル電圧とを付与するバイポーラ駆動回路(10)と、
前記入力信号のレベル変化に応じて、前記MOSFETのゲートにターンオンレベル電圧とターンオフレベル電圧とを付与するMOS駆動回路(11)と、
入力されるPWM信号に基づいて、前記PWM信号を生成しているキャリアの周期の中間時点を推定するキャリア中点推定部(7)と、
前記中間時点に応じて、前記MOS駆動回路による前記MOSFETのオン時間を調整するオン時間調整部(8)とを備え、
前記キャリア中点推定部は、前記PWM信号の立上りから立下りまでの期間を計時するPWM幅カウンタ回路(12)と、
前記PWM幅カウンタ回路により計時されたタイマ値を2分するPWM幅中点推定回路(13)と、
クロック信号に基づいて現在時刻を示す値のカウント動作を行う時刻検出カウンタ回路(15)と、
連続する第1及び第2周期について、前記現在時刻を示す値に前記タイマ値を2分した値を加算した結果を、それぞれ第1及び第2データとして記憶するキャリア中点記憶回路(14,16)と、
前記第1データと前記第2データとの差分を求め、前記差分に前記第2データを加算するキャリア中点推定回路(17)とを備え、前記加算の結果を前記中間時点の推定値とし、
前記オン時間調整部は、前記第2周期に続く第3周期において、前記推定値を前記MOSFETをターンオンさせる際に使用し、
前記オン時間調整部は、前記PWM信号の立上りタイミングを遅延させるオン側遅延回路(18)と、
前記PWM信号の立上りタイミングを検出するパルス立上り検出回路(19)と、
前記PWM信号の立上りタイミングと、前記キャリア中点推定回路より入力される中間時点とから、前記バイポーラ型トランジスタに出力されるPWM信号のパルス幅を推定するパルス幅推定回路(20)と、
前記オン側遅延回路により遅延させた立上りタイミングから、前記推定したパルス幅より所定値を減じた結果を前記第3周期における前記MOSFETのオン時間に設定し、前記中間時点の前後に亘って前記MOSFETをオンさせるMOSパルス幅決定回路(21)とを備えるトランジスタ駆動回路。 - 入力端子の一方が前記オン時間調整部の出力端子に接続され、出力端子が前記MOS駆動回路の入力端子に接続されるANDゲート(22)と、
前記PWM信号の出力が開始されてからPWMキャリアの連続する2周期に相当する期間に、前記ANDゲートの入力端子の他方にローレベル信号を出力する初期DCアシスト停止回路(9)とを備える請求項1記載のトランジスタ駆動回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016160115A JP6551337B2 (ja) | 2016-08-17 | 2016-08-17 | トランジスタ駆動回路 |
DE112017004119.8T DE112017004119T5 (de) | 2016-08-17 | 2017-07-31 | Transistoransteuerungsschaltung und Motoransteuerungssteuerungsvorrichtung |
US16/326,638 US10644689B2 (en) | 2016-08-17 | 2017-07-31 | Transistor drive circuit and motor drive control apparatus |
CN201780050288.5A CN109804539B (zh) | 2016-08-17 | 2017-07-31 | 晶体管驱动电路和电动机驱动控制装置 |
PCT/JP2017/027691 WO2018034137A1 (ja) | 2016-08-17 | 2017-07-31 | トランジスタ駆動回路及びモータ駆動制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016160115A JP6551337B2 (ja) | 2016-08-17 | 2016-08-17 | トランジスタ駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018029434A JP2018029434A (ja) | 2018-02-22 |
JP6551337B2 true JP6551337B2 (ja) | 2019-07-31 |
Family
ID=61248616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016160115A Active JP6551337B2 (ja) | 2016-08-17 | 2016-08-17 | トランジスタ駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6551337B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7243156B2 (ja) * | 2018-12-04 | 2023-03-22 | 株式会社デンソー | スイッチング素子の駆動回路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04354156A (ja) * | 1991-05-31 | 1992-12-08 | Fuji Electric Co Ltd | 半導体スイッチング装置 |
JP2006317425A (ja) * | 2005-04-12 | 2006-11-24 | Fuji Electric Systems Co Ltd | 電力変換回路の交流電圧検出方式 |
JP6402591B2 (ja) * | 2014-10-31 | 2018-10-10 | 富士電機株式会社 | 半導体装置 |
-
2016
- 2016-08-17 JP JP2016160115A patent/JP6551337B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018029434A (ja) | 2018-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109804539B (zh) | 晶体管驱动电路和电动机驱动控制装置 | |
US8558585B2 (en) | Signal transmission circuit and switch driving device using the same | |
JP6623556B2 (ja) | 半導体装置 | |
EP3109990B1 (en) | Semiconductor devices and methods for dead time optimization | |
JP5831528B2 (ja) | 半導体装置 | |
US20110241633A1 (en) | Switching converter control circuit | |
CN109698684B (zh) | 用于开关的驱动电路 | |
US9419508B2 (en) | Driving apparatus for driving switching elements of power conversion circuit | |
US10637348B1 (en) | Dead-time control for half-bridge driver circuit | |
US10916643B2 (en) | Semiconductor device, method for controlling semiconductor device, and control circuit for semiconductor device | |
JP2017524300A (ja) | ハイサイドスイッチング素子のスルーレートを制御するための回路 | |
JP6544316B2 (ja) | トランジスタ駆動回路及びモータ駆動制御装置 | |
JP6662494B2 (ja) | ゲート駆動装置 | |
JP6551337B2 (ja) | トランジスタ駆動回路 | |
JP6544318B2 (ja) | トランジスタ駆動回路 | |
JP2018029259A (ja) | トランジスタ駆動回路 | |
JP2014217151A (ja) | 電力変換装置およびその過電流保護方法 | |
US10720921B2 (en) | Drive circuit for half-bridges, corresponding driver, device and method | |
JP2018153006A (ja) | ゲート駆動装置 | |
US20210288571A1 (en) | Power conversion device | |
JP5915232B2 (ja) | スイッチング素子の制御回路及びスイッチング素子の制御方法 | |
JP5780489B2 (ja) | ゲート駆動回路 | |
US20230291297A1 (en) | Microcontroller with slew-rate control circuit | |
JP3657486B2 (ja) | スイッチ素子駆動回路 | |
JP7095384B2 (ja) | ゲート駆動回路およびスイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190423 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190617 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6551337 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |