JP5915232B2 - スイッチング素子の制御回路及びスイッチング素子の制御方法 - Google Patents

Description

本発明は、スイッチング素子と逆並列に接続されるフリーホイールダイオードとが同一半導体基板に搭載される半導体デバイスで構成されたアームを有する電力変換回路に適用されるスイッチング素子の制御回路及び制御方法に関する。

インバータ回路を構成するパワー系半導体スイッチング素子として用いられるＩＧＢＴ（Insulated Gate Bipolar Transistor）のコレクタ−エミッタ間には、フリーホイールダイオードが並列に接続される。そして、ＩＧＢＴとフリーホイールダイオードとが同一の基板上に搭載されたダイオード内蔵型のＩＧＢＴモジュール，若しくはそれらをブリッジ接続してなるインバータモジュールが実用化されている。

上記ダイオード内蔵型ＩＧＢＴにおいては、フリーホイールダイオードに順方向電流が流れる際の電圧降下量が、ＩＧＢＴのゲートに電圧が印加されることで増大することが知られている。このため、インバータ回路についてＩＧＢＴのスイッチング制御を行うと、フリーホイールダイオードに順方向電流が流れる際に発生する電力損失が大きくなり、ひいてはＩＧＢＴモジュールの発熱量が増大するおそれがある。

このような問題に対処するため、例えば特許文献１には、フリーホイールダイオードに流れる順方向電流を分流させて検出し、順方向電流が流れたと判断するとＩＧＢＴを強制的にオフ状態にすることで、電力損失の増大を抑制する技術が開示されている。具体的には、外部抵抗９に流れる順方向電流をコンパレータ７ａにより参照電圧Ｖｓと比較して検出している。また、引用文献１の図３〜図５には、コンパレータ７ａにヒステリシス特性を付与する構成が開示されている。このように、ヒステリシス特性を付与する理由は制御応答におけるチャタリングの発生を防止するためである。

また、特許文献１に明確な記載はないが、ヒステリシス特性を付与する他の理由としては、特許文献２の図４に示すように、ＩＧＢＴのゲートに印加される電圧Ｖｇｅの高低に応じて、電流検出用のシャント抵抗に発生する電圧降下量が変化する点がある。順方向電流が検出されて（還流モード）ＩＧＢＴをオフすると、電圧降下量が低下して判定値を下回るため再度ＩＧＢＴがオンになる。すると再度還流モードと判定されてＩＧＢＴをオフする…といったシーケンスが繰り返される。このようなチャタリングの発生を防止するため、ヒステリシス幅はＩＧＢＴのオンオフ状態に応じたシャント抵抗における電圧降下量を考慮する必要がある。そして、ヒステリシス特性を付与することで判定値を上昇させると、それに伴い損失の発生も上昇する。

また、ヒステリシス特性の付与に伴う影響を軽減するため、ＩＧＢＴに付随する電流検出用素子の分流比を変更したり、シャント抵抗の抵抗値を高くすることも考えられる。しかし、ＩＧＢＴについては同様の構成により過電流検出も行っているので、上記のような調整を行うと過電流検出への影響が及ぶことになる。そこで、特許文献３では、ＩＧＢＴに流れる電流と、フリーホイールダイオードに還流電流が流れる場合とで検出経路を分離する構成を採用している。

特開２００８−７２８４８号公報 特開２０１０−２４６１７５号公報 特開２０１０−１８３７６５号公報

しかしながら、特許文献３の構成においても、電流経路を分けるために挿入しているダイオードが有する温度特性のばらつきによって、ＩＧＢＴ側に流れる電流の判定がばらついたり検出端子が増えることが問題となる。
本発明は、上記課題を解決するためになされたものであり、その目的は、ヒステリシス特性を付与することなく、簡単な構成で還流電流を検出できるスイッチング素子の制御回路及びスイッチング素子の制御方法を提供することにある。

請求項１記載のスイッチング素子の制御回路によれば、還流電流検出手段によって、スイッチング素子に逆並列に接続されるフリーホイールダイオードに還流電流が流れたことを検出する。そして、強制オフ設定手段は、スイッチング素子がオンされている期間に当該素子に接続されているフリーホイールダイオードに還流電流が流れたことが検出されると、前記スイッチング素子を前記検出の時点から所定時間以上オフ状態にして、前記所定時間が経過しても前記還流電流が検出されている期間は前記オフ状態を継続する。
このように構成すれば、スイッチング素子がオンオフを繰り返すチャタリングを防止するために、特許文献１のように還流電流を検出する判定値にヒステリシス特性を付与する必要がないので、判定値を低く設定することが可能となり損失の発生を抑制できる。また、特許文献３のように電流経路を分ける必要もないので、判定精度が低下することがなく、検出端子が増加することもない。

請求項４記載のスイッチング素子の制御回路によれば、半導体デバイスに、スイッチング素子及び当該素子に接続されているフリーホイールダイオードに流れる電流と相関を有するより少ない電流を出力する電流出力端子を備え、還流電流検出手段は、電流出力端子を介して流れる電流に応じた電圧の変化に基づいて検出を行う。したがって、還流電流検出手段を、より小さい電流容量の素子によって構成できる。

請求項５記載のスイッチング素子の制御回路によれば、還流電流検出手段は、スイッチング素子の導通端子間電圧に基づいて検出を行う。すなわち、フリーホイールダイオードに還流電流が流れると、導通端子間電圧は前記ダイオードのアノード側基準で順方向電圧だけ低下するので、その電圧低下を捉えることで還流電流を検出できる。

請求項６記載のスイッチング素子の制御回路によれば、還流電流検出手段は、コンパレータによって前記電圧の変化を基準電圧と比較する。したがって、前記基準電圧を単一の判定値として還流電流を検出できる。

請求項７記載のスイッチング素子の制御回路によれば、電流周期検出手段によりスイッチング素子を介して流れる電流の周期を検出し、強制オフ設定手段は、前記電流の周期の長さに応じて所定時間を長くするように変化させる。すなわち、上記電流の周期が短かければ電流の極性が反転する間隔が短くなることから、それに応じて所定時間を短くすることで、スイッチング素子をオフさせる最小期間を適切に設定して還流電流を確実に検出できるようになる。

請求項８記載のスイッチング素子の制御回路によれば、電流振幅検出手段によりスイッチング素子を介して流れる電流の振幅を検出し、強制オフ設定手段は、前記電流の振幅の大きさに応じて所定時間を短くするように変化させる。すなわち、上記電流の振幅が大きくなれば、時間当たりの電流変化が大きくなるので、それに応じて所定時間を短くすることで、スイッチング素子をオフさせる最小期間を適切に設定して還流電流を確実に検出できるようになる。

第１実施例であり、駆動制御回路の構成を示す図 各信号波形を示すタイミングチャート 第２実施例を示す図１相当図 第３実施例を示す図１相当図 第４実施例を示す図１相当図

（第１実施例）
以下、第１実施例について図１及び図２を参照して説明する。図１は、インバータ回路のような電力変換回路を構成するＩＧＢＴ（スイッチング素子）の１つを駆動する駆動回路に付随して設けられる駆動制御回路の構成を示す。ＩＧＢＴ１は、例えばモータに交流電源を出力するインバータ回路の下アームを構成しており、図示しない制御装置によってＩＧＢＴ駆動信号（ＩＮ）が与えられると、駆動回路２及びプリドライバ３を介して駆動される。

ＩＧＢＴ１のコレクタ，エミッタ間には、フリーホイールダイオード４が逆方向に接続されている。また、ＩＧＢＴ１には、電流検出用のセンスＩＧＢＴ５が併設されており（図１ではそのエミッタのみ図示する）、センスＩＧＢＴ５は、ＩＧＢＴ１を介して流れる電流を小さい電流比でエミッタ（電流出力端子）より出力する。そして、ＩＧＢＴ１，フリーホイールダイオード４及びセンスＩＧＢＴ５は同一の基板上に搭載されており、ＩＧＢＴモジュール６（半導体デバイス）を構成している。尚、ＩＧＢＴ１のコレクタは、図示しない上アーム側のＩＧＢＴのエミッタ，及びモータの巻線の一端に接続されている。

プリドライバ３は、ゲート駆動用電源とＩＧＢＴ１のエミッタ（以下、基準電位点）との間に接続されている２つのスイッチ７及び８の直列回路として図示されているが、スイッチ７及び８は実際にはＭＯＳＦＥＴ等で構成されている。そして、駆動回路２は、入力されるＩＧＢＴ駆動信号に応じて、スイッチ７及び８の一方を排他的にオンすることで、両者の共通接続点に接続されているＩＧＢＴ１のゲートをハイレベル，ローレベルにして駆動する。

センスＩＧＢＴ５のエミッタは、駆動回路２の入力端子に接続されていると共に抵抗素子９（還流電流検出手段）を介して基準電位点に接続され、更にコンパレータ１０（還流電流検出手段）の反転入力端子に接続されている。コンパレータ１０の非反転入力端子には基準電圧Ｖrefが与えられており、出力端子は、フィルタ１１を介してラッチ１２（強制オフ設定手段）の入力端子に接続されている。

フィルタ１１は、ノイズ除去用のローパスフィルタである。コンパレータ１０は、抵抗素子９の端子電圧ＶＳＥが基準電圧Ｖrefを下回ると出力信号をハイレベルにする。そして、ラッチ１２は、その信号の立ち上がりをラッチし、ラッチしたハイレベル信号をＩＧＢＴ強制オフ信号として駆動回路２に出力する。また、駆動回路２は、端子電圧ＶＳＥを監視してＩＧＢＴ１に過電流が流れたことを検出すると、ＩＧＢＴ１を強制的にオフする過電流保護動作を行う。なお、基準電圧Ｖrefは、後述するように端子電圧ＶＳＥが負極性を示すことを検出するための閾値であるから、基準電位点よりも僅かに高い電圧であれば良い。

タイマ１３（強制オフ設定手段）は、ラッチ１２よりハイレベル信号が与えられるとカウント動作を開始し、所定時間をカウントアップすると、ラッチ１２にリセット信号を出力する。前記所定時間は、例えばＰＷＭキャリア周期の２０％等に設定され、キャリア周波数が５ｋＨｚの場合は５０μｓとなる。以上の構成において、符号９〜１３からなる部分は駆動制御回路１４を構成している。

次に、本実施例の作用について図２を参照して説明する。図２は各信号波形を示すタイミングチャートである。下アーム側の例えばＵ相のＩＧＢＴ１は、同じ相の上アーム側ＩＧＢＴがオンしていればオフしており、他の相，例えばＷ相の下アーム側ＩＧＢＴがオンしていれば、Ｕ相には正極性電流が流れ、Ｗ相には負極性電流が流れる。この状態から、Ｕ相上アームＩＧＢＴがオフすると、下アーム側のＩＧＢＴ１はオンするが、Ｗ相電流はフリーホイールダイオード４を介して還流電流として流れる。

上記のように還流電流が流れる際には、図示しないセンスＩＧＢＴ５のフリーホイールダイオードにも電流が流れるので、抵抗素子９において電圧降下が発生し、端子電圧ＶＳＥの極性は基準電位点がグランド；０Ｖであれば負となる。すると、コンパレータ１０の出力信号レベルはローからハイに変化する。

駆動回路２は、ＩＧＢＴ駆動信号がローレベル（オン）を示す場合は、オン側のスイッチ７をオンすると共にオフ側のスイッチ８をオフすることでＩＧＢＴ１をオンさせる（（Ａ）参照）。逆に、ＩＧＢＴ駆動信号がハイレベル（オフ）を示す場合は、オン側のスイッチ７をオフすると共にオフ側のスイッチ８をオンすることでＩＧＢＴ１をオフさせる。ＩＧＢＴ１がオンしても、コレクタ電流が流れなければセンスＩＧＢＴ５にも電流が流れないので、端子電圧ＶＳＥは０Ｖとなる。

そして、フリーホイールダイオード４に還流電流が流れて端子電圧ＶＳＥの極性が負になると（（Ｂ）参照）、ラッチ１２よりＩＧＢＴ強制オフ信号が出力され（フィルタ１１による遅延がある）、ＩＧＢＴ駆動信号がローレベルを示す場合でもＩＧＢＴ１はオフされる（（Ｃ）参照）。ＩＧＢＴ強制オフ信号が出力されてからタイマ１３が所定時間をカウントするとラッチ１２にリセット信号が出力されるが（図２（ｄ）に破線矢印で示す。（Ｄ）参照）、この時点ではＩＧＢＴ駆動信号がハイレベルを示しているので実質的に影響はない。

次に、ＩＧＢＴ駆動信号が立ち下がったタイミングでＩＧＢＴ１をオンした際にも、端子電圧ＶＳＥの極性が負になり（（Ｅ）参照）、フィルタ１１による遅延後にＩＧＢＴ強制オフ信号が出力されてＩＧＢＴ１はオフされる（（Ｆ）参照）。ここで、端子電圧ＶＳＥの極性が負になる期間（図２（ｂ）における（Ｇ）まで）が、タイマ１３がカウントする所定時間よりも長ければ、ラッチ１２にリセット信号が出力されてもＩＧＢＴ強制オフ信号が出力され続ける。

その次に、ＩＧＢＴ駆動信号が立ち下がったタイミングでＩＧＢＴ１をオンした際に、端子電圧ＶＳＥの極性が僅かな期間（すなわち、所定期間よりも短い期間）だけ負になると（（Ｈ）参照）、ＩＧＢＴ強制オフ信号が出力された後、タイマ１３が所定時間をカウントしてリセット信号を出力した時点でＩＧＢＴ強制オフ信号はインアクティブとなる（（Ｉ）参照）。したがって、以降はＩＧＢＴ駆動信号に従った駆動状態になる。
尚、図２（ｂ）〜（ｄ）について一点鎖線で示すのは、タイマ１３によりラッチ１２がリセットされなかった場合の信号状態であり、ＩＧＢＴ強制オフ信号がアクティブ状態を維持する結果、ＩＧＢＴ１をオンすべき期間にオンすることができなくなる。

以上のように本実施例によれば、抵抗素子９及びコンパレータ１０によって、ＩＧＢＴ１に逆並列に接続されるフリーホイールダイオード４に還流電流が流れたことを検出する。そして、ラッチ１２は、ＩＧＢＴ１がオンされている期間にフリーホイールダイオード４に還流電流が流れたことが検出されると、ＩＧＢＴ１を前記検出の時点から、少なくともタイマ１３によりカウントされる所定時間以上強制的にオフ状態にする。

したがって、ＩＧＢＴ１がオンオフを繰り返すチャタリングを防止するために、特許文献１のように還流電流を検出する判定値にヒステリシス特性を付与する必要がないので、コンパレータ１０に与える判定値；基準電圧Ｖrefを低く設定でき，損失の発生を抑制できる。また、駆動回路２が過電流保護動作を行うために電流検出を行う経路と同じ経路を用い、特許文献３のように経路を分けないので、判定精度が低下することがなく検出端子が増加することもない。更に、ＩＧＢＴモジュール６にセンスＩＧＢＴ５を備え、そのエミッタを介して流れる電流に応じた電圧の変化に基づいて検出を行うので、抵抗素子９をより小さい電流容量の素子によって構成できる。

（第２実施例）
図３は第２実施例であり、第１実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。第２実施例の駆動制御回路２１は、第１実施例の駆動制御回路１４に周期検出部２２（強制オフ設定手段）を加え、タイマ１３をタイマ２３（強制オフ設定手段）に置き換えたものである。周期検出部２２の入力端子は、フィルタ１１の出力端子に接続されており、周期検出部２２は、フィルタ１１を介してコンパレータ１０が出力する信号のエッジ間隔をカウントすることで、ＩＧＢＴ１を介して流れる電流の周期を検出する。例えば図２では、時点（Ｃ）〜（Ｆ）の間隔をカウントする。

また、周期検出部２２は比較値が格納されるレジスタやコンパレータ等も内蔵しており、自身のカウント値が上記比較値以上になると、タイマ２３にタイマ値切り替え信号をハイレベルにする。タイマ２３は、所定時間としてカウントするカウント値を変更可能に構成されており、上記のタイマ値切り替え信号がハイレベルになると、カウント値を高い値に切り替え、同信号がローレベルになるとカウント値を低い値に切り替えるようになっている。

すなわち、ＩＧＢＴ１を介して流れる電流の周期が短かければ電流の極性が反転する間隔が短くなることから、それに応じてタイマ２３がカウントする所定時間を短くし、電流の周期が長ければそれに応じてタイマ２３がカウントする所定時間を短くする。これにより、ＩＧＢＴ１をオフさせる最小期間（所定時間）を適切に設定して還流電流を確実に検出できるようになる。

（第３実施例）
図４は第３実施例であり、第２実施例と異なる部分のみ説明する。第３実施例の駆動制御回路３１は、第２実施例の駆動制御回路２１の周期検出部２２に替えて、コンパレータ３２（強制オフ設定手段）を配置したものである。コンパレータ３２の反転入力端子は、コンパレータ１０の反転入力端子と共通に抵抗素子９の一端に接続されており、非反転入力端子には、基準電圧Ｖref2が与えられている。そして、コンパレータ３２の出力端子は、タイマ２３にタイマ値切り替え信号を出力する。尚、基準電圧Ｖref2は、基準電圧Ｖrefよりも高い電圧に設定されている。

すなわち、コンパレータ３２は、端子電圧ＶＳＥが基準電圧Ｖref2よりも大きくなるとタイマ値切り替え信号をローレベルにする。これによりタイマ２３は、所定時間に相当するカウント値を低い値に切り替える。すなわち、ＩＧＢＴ１を介して流れる電流の振幅が大きくなれば時間当たりの電流変化が大きくなるので、それに応じて所定時間を短くすることで、ＩＧＢＴ１をオフさせる最小期間を適切に設定して還流電流を確実に検出できるようになる。

（第４実施例）
図５は第４実施例であり、第１実施例と異なる部分について説明する。第４実施例では、ＩＧＢＴモジュール６に替えて、センスＩＧＢＴ５が内蔵されていないＩＧＢＴモジュール４２（半導体デバイス）を用いる。そして、抵抗素子９は削除されており、コンパレータ１０の反転入力端子はダイオード４３（還流電流検出手段）を介してＩＧＢＴ１のコレクタに接続されている。また、コンパレータ４４の反転入力端子は、上記ダイオード４３のアノードに接続されており、非反転入力端子には、基準電圧Ｖref2（但し、第３実施例の基準電圧Ｖref2とは異なる値）が与えられている。コンパレータ４４の出力端子は駆動回路２Ａの入力端子に接続されており、コンパレータ４４は、過電流検出信号を駆動回路２Ａに出力する。

次に、第４実施例の作用について説明する。ダイオード４３のカソード，アノードの電位をそれぞれＶ１，Ｖ２とする。ＩＧＢＴ１がオンして電流が流れている場合、電圧Ｖ１（ＩＧＢＴ１の導通端子間電圧）はエミッタ基準でＩＧＢＴ１のオン電圧Ｖonとなるから、ダイオード４３の順方向電圧をＶD1とすると、コンパレータ４４の反転入力端子の電圧Ｖ２は、
Ｖ２＝Ｖon＋ＶD1
になる。ＩＧＢＴ１に過電流が流れると、オン電圧Ｖonは通常よりも高い電圧となる。したがって、基準電圧Ｖref2を、
Ｖref2＞Ｖon（通常時の電圧）＋ＶD1
に設定しておくことで、コンパレータ４４は、過電流を検出した際に出力信号レベルをハイからローに変化させることになる。

また、フリーホイールダイオード４に還流電流が流れると、電圧Ｖ１は、エミッタ基準で同ダイオード４の順方向電圧ＶD2だけ低下する。このとき、電圧Ｖ２は、
Ｖ２＝ＶD1−ＶD2
となるから、基準電圧Ｖrefを、
Ｖon（最小値）＋ＶD1＞Ｖref＞ＶD1−ＶD2
の範囲に設定しておくことで、コンパレータ１０により還流電流が流れたことを検出できる。

以上のように第４実施例によれば、コンパレータ１０及びダイオード４３を用いて、ＩＧＢＴ１のコレクタ，エミッタ間電圧Ｖ１に基づいて検出を行う。すなわち、フリーホイールダイオード４に還流電流が流れた際に、電圧Ｖ１がフリーホイールダイオード４３のアノード側電圧Ｖ２基準で順方向電圧ＶD1だけ低下したことを捉えて、第１実施例と同様に還流電流を検出できる。

本発明は上記した、又は図面に記載した実施例に限定されるものではなく、以下のような変形又は拡張が可能である。
第１〜第３実施例に、第４実施例のＩＧＢＴモジュールを用い、センスＭＯＳ５に替えてＩＧＢＴのエミッタに抵抗素子９を挿入して還流電流を検出しても良い。
第４実施例に、第２，第３実施例のようにタイマ２３の所定時間を変更する構成を組み合わせて実施しても良い。
タイマはダウンカウント動作を行っても良い。

タイマの所定時間を３段階以上に変更しても良い。
ＰＷＭキャリア周波数は、個別の設計に応じて適宜変更すれば良い。
ブリッジ回路の上アーム側に配置されるスイッチング素子に適用しても良い。
スイッチング素子は、ＩＧＢＴに限ることなくＭＯＳＦＥＴやバイポーラトランジスタ等でも良い。

図面中、１はＩＧＢＴ（スイッチング素子）、４はフリーホイールダイオード、５はセンスＩＧＢＴ（電流出力端子）、６はＩＧＢＴモジュール（半導体デバイス）、９は抵抗素子（還流電流検出手段）、１０はコンパレータ（還流電流検出手段）、１２はラッチ（強制オフ設定手段）、１３はタイマ（強制オフ設定手段）、１４，２１は駆動制御回路、２２は周期検出部（強制オフ設定手段）、２３はタイマ（強制オフ設定手段）、３１は駆動制御回路、３２はコンパレータ（強制オフ設定手段）、４１は駆動制御回路、４２はＩＧＢＴモジュール（半導体デバイス）、４３はダイオード（還流電流検出手段）を示す。

Claims (9)

1. スイッチング素子と、このスイッチング素子に逆並列に接続されるフリーホイールダイオードとが同一半導体基板に搭載される半導体デバイスで構成されたアームを有する電力変換回路に適用されるもので、
   前記フリーホイールダイオードに還流電流が流れたことを検出する還流電流検出手段と、
   前記スイッチング素子がオンされている期間に当該素子に接続されているフリーホイールダイオードに還流電流が流れたことが検出されると、前記スイッチング素子を前記検出の時点から所定時間以上オフ状態にして、前記所定時間が経過しても前記還流電流が検出されている期間は前記オフ状態を継続する強制オフ設定手段とを備えることを特徴とするスイッチング素子の制御回路。
2. 前記強制オフ設定手段は、還流電流が流れたことが検出された状態を保持するラッチと、
   このラッチが前記状態を保持した時点から一定時間が経過すると、前記ラッチにリセット信号を出力するタイマとを備え、
   前記一定時間が経過しても前記還流電流が検出されている際には、前記オフ状態を継続することを特徴とする請求項１記載のスイッチング素子の制御回路。
3. 前記強制オフ設定手段は、前記還流電流が検出されなくなった時点で、前記オフ状態を解除することを特徴とする請求項２記載のスイッチング素子の制御回路。
4. 前記半導体デバイスは、前記スイッチング素子及び当該素子に接続されているフリーホイールダイオードに流れる電流と相関を有するより少ない電流を出力する電流出力端子を備え、
   前記還流電流検出手段は、前記電流出力端子を介して流れる電流に応じた電圧の変化に基づいて前記検出を行うことを特徴とする請求項１から３の何れか一項に記載のスイッチング素子の制御回路。
5. 前記還流電流検出手段は、前記スイッチング素子の導通端子間電圧に基づいて前記検出を行うことを特徴とする請求項１から３の何れか一項に記載のスイッチング素子の制御回路。
6. 前記還流電流検出手段は、前記電圧の変化を基準電圧と比較するコンパレータを備えることを特徴とする請求項４または５記載のスイッチング素子の制御回路。
7. 前記スイッチング素子を介して流れる電流の周期を検出する電流周期検出手段を備え、
   前記強制オフ設定手段は、前記電流の周期の長さに応じて前記所定時間を長くするように変化させることを特徴とする請求項１ないし６の何れか一項に記載のスイッチング素子の制御回路。
8. 前記スイッチング素子を介して流れる電流の振幅を検出する電流振幅検出手段を備え、
   前記強制オフ設定手段は、前記電流の振幅の大きさに応じて前記所定時間を短くするように変化させることを特徴とする請求項１ないし６の何れか一項に記載のスイッチング素子の制御回路。
9. スイッチング素子と、このスイッチング素子に逆並列に接続されるフリーホイールダイオードとが同一半導体基板に搭載される半導体デバイスで構成されたアームを有する電力変換回路に適用されるもので、
   前記スイッチング素子がオンされている期間に当該素子に接続されているフリーホイールダイオードに還流電流が流れたことを検出すると、前記スイッチング素子を、前記検出の時点から所定時間以上オフ状態にして、前記所定時間が経過しても前記還流電流が検出されている期間は前記オフ状態を継続することを特徴とするスイッチング素子の制御方法。

Images