JP2001265667A - 通信バスの異常検出装置とマイクロコンピュータ - Google Patents
通信バスの異常検出装置とマイクロコンピュータInfo
- Publication number
- JP2001265667A JP2001265667A JP2000077016A JP2000077016A JP2001265667A JP 2001265667 A JP2001265667 A JP 2001265667A JP 2000077016 A JP2000077016 A JP 2000077016A JP 2000077016 A JP2000077016 A JP 2000077016A JP 2001265667 A JP2001265667 A JP 2001265667A
- Authority
- JP
- Japan
- Prior art keywords
- communication bus
- abnormality detection
- abnormality
- transmission time
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3027—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/245—Testing correct operation by using the properties of transmission codes
- H04L1/246—Testing correct operation by using the properties of transmission codes two-level transmission codes, e.g. binary
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 通信バスを介した通信の信頼性を高めるため
の通信バスの異常検出装置と、該通信バスに接続された
マイクロコンピュータとを提供する。 【解決手段】 通信バス４の異常を検出する異常検出装
置であって、通信バス４に接続され、第一の論理レベル
を有する信号が通信バス４において伝送される時間を計
測するタイマカウンタ３７，４３と、タイマカウンタ３
７，４３で計測された時間がしきい値を超えた場合に
は、通信バス４の異常を示すタイムアウト検出信号を出
力する比較器４１，４７とを備えたことを特徴とする通
信バスの異常検出装置１３を提供する。
の通信バスの異常検出装置と、該通信バスに接続された
マイクロコンピュータとを提供する。 【解決手段】 通信バス４の異常を検出する異常検出装
置であって、通信バス４に接続され、第一の論理レベル
を有する信号が通信バス４において伝送される時間を計
測するタイマカウンタ３７，４３と、タイマカウンタ３
７，４３で計測された時間がしきい値を超えた場合に
は、通信バス４の異常を示すタイムアウト検出信号を出
力する比較器４１，４７とを備えたことを特徴とする通
信バスの異常検出装置１３を提供する。
Description
【０００１】
【発明の属する技術分野】本発明は、通信バスを介した
通信の異常を検出する通信バスの異常検出装置と、該通
信バスに接続されたマイクロコンピュータ（マイコン）
に関するものである。
通信の異常を検出する通信バスの異常検出装置と、該通
信バスに接続されたマイクロコンピュータ（マイコン）
に関するものである。
【０００２】
【従来の技術】近年、様々な通信プロトコルを有する半
導体装置が開発されていると共に、複数の半導体装置を
通信バスにより相互に接続し、そのうちのある一つの半
導体装置がマスタとして動作する時には、他の半導体装
置を該マスタとして動作する半導体装置に対してスレイ
ブとして、すなわち従属的に動作させるようなシステム
が開発されている。ここで、上記システムにおける該通
信バスは「マルチマスタ通信バス」と呼ばれている。
導体装置が開発されていると共に、複数の半導体装置を
通信バスにより相互に接続し、そのうちのある一つの半
導体装置がマスタとして動作する時には、他の半導体装
置を該マスタとして動作する半導体装置に対してスレイ
ブとして、すなわち従属的に動作させるようなシステム
が開発されている。ここで、上記システムにおける該通
信バスは「マルチマスタ通信バス」と呼ばれている。
【０００３】そして、上記のようなシステムにおける通
信状態を監視するための回路は、該通信ひいてはシステ
ムの信頼性を確保する上で重要な要素となってきている
が、監視方法としては、従来よりタイムアウト検出とい
う手法が採用されている。ここで、「タイムアウト検
出」とは、一定時間内に次の情報が受信されない場合に
は、通信回線に障害等の異常状態が発生したものとみな
す手法をいう。
信状態を監視するための回路は、該通信ひいてはシステ
ムの信頼性を確保する上で重要な要素となってきている
が、監視方法としては、従来よりタイムアウト検出とい
う手法が採用されている。ここで、「タイムアウト検
出」とは、一定時間内に次の情報が受信されない場合に
は、通信回線に障害等の異常状態が発生したものとみな
す手法をいう。
【０００４】しかしながら、従来のタイムアウト検出で
は、半導体装置からの応答時間や、通信バスの混雑状態
のみを監視することとしていた。また、従来のタイムア
ウト検出は、簡易的にソフトウェアにより実現されてい
たため、通信の信頼性は最低限確保されているに過ぎな
かった。
は、半導体装置からの応答時間や、通信バスの混雑状態
のみを監視することとしていた。また、従来のタイムア
ウト検出は、簡易的にソフトウェアにより実現されてい
たため、通信の信頼性は最低限確保されているに過ぎな
かった。
【０００５】ところが近年、より複雑化してきている上
記システムにおける通信バスにおいては、予期せぬ通信
異常や通信の遅延などが生じた場合、システム全体にそ
の影響が及んでしまう可能性がでてきているため、該通
信についてより高い信頼性の確保が望まれる。
記システムにおける通信バスにおいては、予期せぬ通信
異常や通信の遅延などが生じた場合、システム全体にそ
の影響が及んでしまう可能性がでてきているため、該通
信についてより高い信頼性の確保が望まれる。
【０００６】なお、従来においては、かかる信頼性を向
上させるため、例えば該通信バスの監視頻度を上げるよ
うなプログラムを作成し、ＣＰＵを有するデバイス上で
該プログラムを実行するといった対策が施されていた
が、該プログラムを含むソフトウェアへの負荷が大きく
なってしまうという問題があり、またシステムの処理能
力によって通信バスの状態を確認（監視）する頻度が制
限されることから、タイムアウト検出の精度が悪くなっ
てしまうなどの問題があった。
上させるため、例えば該通信バスの監視頻度を上げるよ
うなプログラムを作成し、ＣＰＵを有するデバイス上で
該プログラムを実行するといった対策が施されていた
が、該プログラムを含むソフトウェアへの負荷が大きく
なってしまうという問題があり、またシステムの処理能
力によって通信バスの状態を確認（監視）する頻度が制
限されることから、タイムアウト検出の精度が悪くなっ
てしまうなどの問題があった。
【０００７】
【発明が解決しようとする課題】本発明は、上述の問題
を解消するためになされたもので、通信バスを介した通
信の信頼性を高めるための通信バスの異常検出装置と、
該通信バスに接続されたマイクロコンピュータとを提供
することを目的とする。
を解消するためになされたもので、通信バスを介した通
信の信頼性を高めるための通信バスの異常検出装置と、
該通信バスに接続されたマイクロコンピュータとを提供
することを目的とする。
【０００８】
【課題を解決するための手段】上記の目的は、通信バス
の異常を検出する異常検出装置であって、通信バスに接
続され、第一の論理レベルを有する信号が通信バスにお
いて伝送される時間を計測する伝送時間計測手段と、伝
送時間計測手段で計測された時間がしきい値を超えた場
合には、通信バスの異常を示す異常検出信号を出力する
異常検出手段とを備えたことを特徴とする通信バスの異
常検出装置を提供することにより達成される。このよう
な手段によれば、通信バスを介した通信の状態を伝送時
間計測手段により常に監視することができる。
の異常を検出する異常検出装置であって、通信バスに接
続され、第一の論理レベルを有する信号が通信バスにお
いて伝送される時間を計測する伝送時間計測手段と、伝
送時間計測手段で計測された時間がしきい値を超えた場
合には、通信バスの異常を示す異常検出信号を出力する
異常検出手段とを備えたことを特徴とする通信バスの異
常検出装置を提供することにより達成される。このよう
な手段によれば、通信バスを介した通信の状態を伝送時
間計測手段により常に監視することができる。
【０００９】また、伝送時間計測手段は、供給されるイ
ベント信号に応じて定められた間隔で初期化されること
とすれば、上記イベント信号を選択的に供給することに
より上記異常検出の方法を任意に設定することができ
る。
ベント信号に応じて定められた間隔で初期化されること
とすれば、上記イベント信号を選択的に供給することに
より上記異常検出の方法を任意に設定することができ
る。
【００１０】また、伝送時間計測手段と異常検出手段と
からなるユニットを少なくとも二つ備え、伝送時間計測
手段は、それぞれ異なる間隔で初期化されるものとすれ
ば、異なる方法によった異常検出を並列的に実行でき
る。また、複数のしきい値を記憶する記憶手段と、記憶
手段に記憶された複数のしきい値の中から、供給される
選択信号に応じてしきい値を選択して異常検出手段に供
給するしきい値選択手段とをさらに備えることにより、
異なる異常検出方法の選択的実行を容易に実現すること
ができる。
からなるユニットを少なくとも二つ備え、伝送時間計測
手段は、それぞれ異なる間隔で初期化されるものとすれ
ば、異なる方法によった異常検出を並列的に実行でき
る。また、複数のしきい値を記憶する記憶手段と、記憶
手段に記憶された複数のしきい値の中から、供給される
選択信号に応じてしきい値を選択して異常検出手段に供
給するしきい値選択手段とをさらに備えることにより、
異なる異常検出方法の選択的実行を容易に実現すること
ができる。
【００１１】また、伝送時間計測手段を少なくとも二つ
備え、少なくとも一つの伝送時間計測手段で計測された
時間を、所定の間隔で累積加算する累積加算手段と、累
積加算手段で累積加算されることによって得られた累積
時間が第二のしきい値を超えた場合には、通信バスの異
常を示す異常検出信号を出力する第二の異常検出手段と
をさらに備えたものとすることができる。このような手
段によれば、上記累積時間を尺度とした異常検出を容易
に実現することができる。ここで、累積加算手段は、少
なくとも一つの伝送時間計測手段に上記累積時間を供給
し、該累積時間が供給された伝送時間計測手段は、該累
積時間を初期値として計測を行うものとすれば、伝送時
間計測手段において多様な方法による計測を行うことが
できる。
備え、少なくとも一つの伝送時間計測手段で計測された
時間を、所定の間隔で累積加算する累積加算手段と、累
積加算手段で累積加算されることによって得られた累積
時間が第二のしきい値を超えた場合には、通信バスの異
常を示す異常検出信号を出力する第二の異常検出手段と
をさらに備えたものとすることができる。このような手
段によれば、上記累積時間を尺度とした異常検出を容易
に実現することができる。ここで、累積加算手段は、少
なくとも一つの伝送時間計測手段に上記累積時間を供給
し、該累積時間が供給された伝送時間計測手段は、該累
積時間を初期値として計測を行うものとすれば、伝送時
間計測手段において多様な方法による計測を行うことが
できる。
【００１２】また、本発明の目的は、通信バスに接続さ
れたマイクロコンピュータであって、通信バスに接続さ
れ、第一の論理レベルを有する信号が通信バスにおいて
伝送される時間を計測する伝送時間計測手段と、伝送時
間計測手段で計測された時間がしきい値を超えた場合に
は、通信バスの異常を示す異常検出信号を出力する異常
検出手段とを備えたことを特徴とするマイクロコンピュ
ータを提供することにより達成される。このような手段
によれば、マイクロコンピュータによる通信バスを介し
た通信の状態を伝送時間計測手段により常に監視するこ
とができる。
れたマイクロコンピュータであって、通信バスに接続さ
れ、第一の論理レベルを有する信号が通信バスにおいて
伝送される時間を計測する伝送時間計測手段と、伝送時
間計測手段で計測された時間がしきい値を超えた場合に
は、通信バスの異常を示す異常検出信号を出力する異常
検出手段とを備えたことを特徴とするマイクロコンピュ
ータを提供することにより達成される。このような手段
によれば、マイクロコンピュータによる通信バスを介し
た通信の状態を伝送時間計測手段により常に監視するこ
とができる。
【００１３】
【発明の実施の形態】以下において、本発明の実施の形
態を図面を参照して詳しく説明する。なお、図中同一符
号は同一又は相当部分を示す。 ［実施の形態１］図１は、本発明の実施の形態１に係る
通信バスの異常検出装置１３を備えたマイコン３の構成
を示す図である。図１に示されるように、マイコン３は
第一システム１に含まれ、第一システム１は通信バス２
に接続される。なお、通信バス２には、通信集積回路
（通信ＩＣ）２５や、第二システム２１に含まれる通信
ＩＣ２３、第三システム３１に含まれる通信ＩＣ３３、
第ｎシステム２７（ｎは整数）に含まれる通信ＩＣ２９
が接続される。
態を図面を参照して詳しく説明する。なお、図中同一符
号は同一又は相当部分を示す。 ［実施の形態１］図１は、本発明の実施の形態１に係る
通信バスの異常検出装置１３を備えたマイコン３の構成
を示す図である。図１に示されるように、マイコン３は
第一システム１に含まれ、第一システム１は通信バス２
に接続される。なお、通信バス２には、通信集積回路
（通信ＩＣ）２５や、第二システム２１に含まれる通信
ＩＣ２３、第三システム３１に含まれる通信ＩＣ３３、
第ｎシステム２７（ｎは整数）に含まれる通信ＩＣ２９
が接続される。
【００１４】そして、上記マイコン３は、タイムアウト
検出バスライン４と、中央演算処理装置（ＣＰＵ）５
と、外部制御マクロ７，９と、通信マクロ１１と、異常
検出装置１３とを含む。ここで、外部制御マクロ７，９
と通信マクロ１１とはＣＰＵ５に接続され、タイムアウ
ト検出バスライン４は通信マクロ１１と通信バス２とを
接続する。また、異常検出装置１３は、通信マクロ１１
及びタイムアウト検出バスライン４に接続される。なお
さらに、外部制御マクロ７はマイコン３の外部に配設さ
れた集積回路（ＩＣ）１５，１７に接続され、外部制御
マクロ９は同じくマイコン３の外部に配設されたメモリ
１９や、第二システム２１に接続される。
検出バスライン４と、中央演算処理装置（ＣＰＵ）５
と、外部制御マクロ７，９と、通信マクロ１１と、異常
検出装置１３とを含む。ここで、外部制御マクロ７，９
と通信マクロ１１とはＣＰＵ５に接続され、タイムアウ
ト検出バスライン４は通信マクロ１１と通信バス２とを
接続する。また、異常検出装置１３は、通信マクロ１１
及びタイムアウト検出バスライン４に接続される。なお
さらに、外部制御マクロ７はマイコン３の外部に配設さ
れた集積回路（ＩＣ）１５，１７に接続され、外部制御
マクロ９は同じくマイコン３の外部に配設されたメモリ
１９や、第二システム２１に接続される。
【００１５】上記のような構成を有するマイコン３にお
いて、通信マクロ１１は、マイコン３と外部システム、
すなわち例えば第二システム２１や第三システム３１な
ど、との間の通信をＣＰＵ５による命令に応じて制御す
る。また、外部制御マクロ７は、ＣＰＵ５による命令に
応じてＩＣ１５，１７を制御する。さらに、外部制御マ
クロ９は、ＣＰＵ５による命令に応じてメモリ１９に対
するデータの読み書きを実行し、あるいは第二システム
２１へアクセスする。
いて、通信マクロ１１は、マイコン３と外部システム、
すなわち例えば第二システム２１や第三システム３１な
ど、との間の通信をＣＰＵ５による命令に応じて制御す
る。また、外部制御マクロ７は、ＣＰＵ５による命令に
応じてＩＣ１５，１７を制御する。さらに、外部制御マ
クロ９は、ＣＰＵ５による命令に応じてメモリ１９に対
するデータの読み書きを実行し、あるいは第二システム
２１へアクセスする。
【００１６】図２は、図１に示された異常検出装置１３
の基本的な構成を示す図である。図２に示されるよう
に、異常検出装置１３はバス状態監視回路３５と、タイ
マカウンタ３７，４３と、第一レジスタ３９及び第二レ
ジスタ４５と、比較器４１，４７と、選択回路４９とを
含む。ここで、バス状態監視回路３５はタイムアウト検
出バスライン４に接続され、マイコン３の外部から供給
されるソースクロックが入力される。また、選択回路４
９には通信マクロ１１から通信ステータス信号が供給さ
れ、かつ、通信マクロ１１またはタイムアウト検出バス
ライン４より第一イベント信号から第ｎイベント信号ま
での信号が供給される。
の基本的な構成を示す図である。図２に示されるよう
に、異常検出装置１３はバス状態監視回路３５と、タイ
マカウンタ３７，４３と、第一レジスタ３９及び第二レ
ジスタ４５と、比較器４１，４７と、選択回路４９とを
含む。ここで、バス状態監視回路３５はタイムアウト検
出バスライン４に接続され、マイコン３の外部から供給
されるソースクロックが入力される。また、選択回路４
９には通信マクロ１１から通信ステータス信号が供給さ
れ、かつ、通信マクロ１１またはタイムアウト検出バス
ライン４より第一イベント信号から第ｎイベント信号ま
での信号が供給される。
【００１７】なお、上記通信ステータス信号は、他のシ
ステムに対する相対的な動作の種類に応じて、通信状態
を監視する方法を選択するための信号である。また上記
イベント信号は、タイマカウンタ３７，４３を初期化す
るタイミングを決定するための信号であり、例えば第一
イベント信号はタイムアウト検出バスライン４を伝送す
る信号がロウ（Ｌ）レベルからハイ（Ｈ）レベルへ遷移
するタイミング毎に活性化される信号であり、第二イベ
ント信号はタイムアウト検出バスライン４を伝送するデ
ータが１バイトとなる度に活性化される信号であるとさ
れる。
ステムに対する相対的な動作の種類に応じて、通信状態
を監視する方法を選択するための信号である。また上記
イベント信号は、タイマカウンタ３７，４３を初期化す
るタイミングを決定するための信号であり、例えば第一
イベント信号はタイムアウト検出バスライン４を伝送す
る信号がロウ（Ｌ）レベルからハイ（Ｈ）レベルへ遷移
するタイミング毎に活性化される信号であり、第二イベ
ント信号はタイムアウト検出バスライン４を伝送するデ
ータが１バイトとなる度に活性化される信号であるとさ
れる。
【００１８】また、タイマカウンタ３７は、バス状態監
視回路３５及び選択回路４９に接続され、比較器４１が
タイマカウンタ３７及び第一レジスタ３９に接続され
る。またさらに、タイマカウンタ４３は、タイマカウン
タ３７と同様にバス状態監視回路３５及び選択回路４９
に接続され、比較器４７がタイマカウンタ４３及び第二
レジスタ４５に接続される。
視回路３５及び選択回路４９に接続され、比較器４１が
タイマカウンタ３７及び第一レジスタ３９に接続され
る。またさらに、タイマカウンタ４３は、タイマカウン
タ３７と同様にバス状態監視回路３５及び選択回路４９
に接続され、比較器４７がタイマカウンタ４３及び第二
レジスタ４５に接続される。
【００１９】次に、図２に示された異常検出装置１３の
動作を説明する。バス状態監視回路３５は、タイムアウ
ト検出バスライン４においてタイムアウトが検出される
か否かを常に監視し、タイムアウトを自動検出する。ま
たこの際の検出頻度は、供給されるソースクロックの周
波数に応じて決定され、該周波数を調整することにより
タイムアウトの検出誤差を低減することができる。
動作を説明する。バス状態監視回路３５は、タイムアウ
ト検出バスライン４においてタイムアウトが検出される
か否かを常に監視し、タイムアウトを自動検出する。ま
たこの際の検出頻度は、供給されるソースクロックの周
波数に応じて決定され、該周波数を調整することにより
タイムアウトの検出誤差を低減することができる。
【００２０】また、タイマカウンタ３７，４３は、バス
状態監視回路３５によりタイムアウトが検出された場合
においてのみカウント動作を行い、タイムアウトが検出
された累積時間をカウントする。そしてこのとき、タイ
マカウンタ３７，４３はそれぞれ、通信ステータス信号
に応じて選択回路４９から選択的に供給されるイベント
信号により初期化される。これより、タイマカウンタ３
７，４３によって通信ステータス信号に応じた方法で累
積時間のカウントがなされ、他の回路やソフトウェア等
によらずタイムアウト検出を実現できる。
状態監視回路３５によりタイムアウトが検出された場合
においてのみカウント動作を行い、タイムアウトが検出
された累積時間をカウントする。そしてこのとき、タイ
マカウンタ３７，４３はそれぞれ、通信ステータス信号
に応じて選択回路４９から選択的に供給されるイベント
信号により初期化される。これより、タイマカウンタ３
７，４３によって通信ステータス信号に応じた方法で累
積時間のカウントがなされ、他の回路やソフトウェア等
によらずタイムアウト検出を実現できる。
【００２１】すなわち例えば、選択回路４９において通
信ステータス信号により第一イベント信号が選択され、
タイマカウンタ３７へ供給されたときには、タイマカウ
ンタ３７はタイムアウト検出バスライン４を伝送する信
号がロウ（Ｌ）レベルからハイ（Ｈ）レベルへ遷移する
タイミング毎に初期化される。従って、このような場合
には、伝送する信号がロウレベルとなる一期間の長さが
カウントされる。
信ステータス信号により第一イベント信号が選択され、
タイマカウンタ３７へ供給されたときには、タイマカウ
ンタ３７はタイムアウト検出バスライン４を伝送する信
号がロウ（Ｌ）レベルからハイ（Ｈ）レベルへ遷移する
タイミング毎に初期化される。従って、このような場合
には、伝送する信号がロウレベルとなる一期間の長さが
カウントされる。
【００２２】また、同様に選択回路４９において通信ス
テータス信号により第二イベント信号が選択され、タイ
マカウンタ４３へ供給されたときには、タイマカウンタ
４３はタイムアウト検出バスライン４を１バイトのデー
タが伝送する度に初期化される。従って、このような場
合には、１バイトのデータが伝送される間に信号がロウ
レベルとなった期間の長さが累積的にカウントされる。
テータス信号により第二イベント信号が選択され、タイ
マカウンタ４３へ供給されたときには、タイマカウンタ
４３はタイムアウト検出バスライン４を１バイトのデー
タが伝送する度に初期化される。従って、このような場
合には、１バイトのデータが伝送される間に信号がロウ
レベルとなった期間の長さが累積的にカウントされる。
【００２３】またさらに、第一レジスタ３９及び第二レ
ジスタ４５にはそれぞれ、予め所定値が格納される。そ
して比較器４１，４７は、タイマカウンタ３７，４３か
ら供給されたカウント値と該所定値とを比較し、該カウ
ント値が該所定値に達した場合にタイムアウト検出信号
をタイムアウト検出バスライン４へ出力する。これよ
り、任意の値を上記タイマカウンタ３７，４３へ格納す
ることにより、所望のタイムアウト検出時間を設定する
ことができる。
ジスタ４５にはそれぞれ、予め所定値が格納される。そ
して比較器４１，４７は、タイマカウンタ３７，４３か
ら供給されたカウント値と該所定値とを比較し、該カウ
ント値が該所定値に達した場合にタイムアウト検出信号
をタイムアウト検出バスライン４へ出力する。これよ
り、任意の値を上記タイマカウンタ３７，４３へ格納す
ることにより、所望のタイムアウト検出時間を設定する
ことができる。
【００２４】また上記のように、異常検出装置１３内に
タイマカウンタとレジスタ及び比較器からなるユニット
が複数設けられることにより、伝送する信号がロウレベ
ルとなる期間を並列的に異なる方法でカウントすること
ができる。従って、他の通信回路との通信ラインの競合
により通信ステータスが確定していない場合には、伝送
する信号がロウレベルとなる期間を並列的に異なる方法
で暫定的にカウントしておき、通信ステータスが確定し
た時点でいずれかのカウントを採用することによって、
最終的に、動作状態に応じた最適なタイムアウト検出を
実現することもできる。
タイマカウンタとレジスタ及び比較器からなるユニット
が複数設けられることにより、伝送する信号がロウレベ
ルとなる期間を並列的に異なる方法でカウントすること
ができる。従って、他の通信回路との通信ラインの競合
により通信ステータスが確定していない場合には、伝送
する信号がロウレベルとなる期間を並列的に異なる方法
で暫定的にカウントしておき、通信ステータスが確定し
た時点でいずれかのカウントを採用することによって、
最終的に、動作状態に応じた最適なタイムアウト検出を
実現することもできる。
【００２５】次に、図２に示された異常検出装置１３の
より具体的な例を、図３を参照しつつ説明する。図３に
示されるように、異常検出装置１３はタイマカウンタ３
７，４３，６７と、第一レジスタ３９と、第二レジスタ
４５と、第三レジスタ６９と、比較器４１，４７，７１
と、選択回路４９と、ハイ（Ｈ）検出回路５１と、入力
部５２と、第一イベント発生回路５３と、第二イベント
発生回路５５と、第三イベント発生回路５７と、分周器
５９と、ロウ検出回路６０と、１０分周器６２と、２０
分周器６３とを備え、ロウ検出部６０はロウ検出回路６
１と１０分周器６２とを含む。なお、上記分周器５９は
異常検出装置１３の外部に配設されるようにしてもよ
い。
より具体的な例を、図３を参照しつつ説明する。図３に
示されるように、異常検出装置１３はタイマカウンタ３
７，４３，６７と、第一レジスタ３９と、第二レジスタ
４５と、第三レジスタ６９と、比較器４１，４７，７１
と、選択回路４９と、ハイ（Ｈ）検出回路５１と、入力
部５２と、第一イベント発生回路５３と、第二イベント
発生回路５５と、第三イベント発生回路５７と、分周器
５９と、ロウ検出回路６０と、１０分周器６２と、２０
分周器６３とを備え、ロウ検出部６０はロウ検出回路６
１と１０分周器６２とを含む。なお、上記分周器５９は
異常検出装置１３の外部に配設されるようにしてもよ
い。
【００２６】以下において、図３に示された異常検出装
置１３の動作を説明する。まず、分周器５９は１分周か
ら６分周まで行い得るが、通信マクロ１１から供給され
る切替信号により該分周率が選択される。そして分周器
５９は、選択された該分周率によって入力されるソース
クロックを分周し、ロウ検出回路６１へ出力する。
置１３の動作を説明する。まず、分周器５９は１分周か
ら６分周まで行い得るが、通信マクロ１１から供給され
る切替信号により該分周率が選択される。そして分周器
５９は、選択された該分周率によって入力されるソース
クロックを分周し、ロウ検出回路６１へ出力する。
【００２７】ロウ検出回路６１は、タイムアウト検出バ
スライン４の状態を監視するが、具体的には、タイムア
ウト検出バスライン４を伝送するデータがロウレベルと
なったときに分周器５９から供給されたクロック信号に
応じてカウントアップパルスを発生する。次に、このカ
ウントアップパルスは１０分周器６２において１０分周
されると共に、上記ソースクロックを１０分周したとき
のロウレベルの幅以下の幅を有するロウレベルの信号が
除去される。そして、このようなフィルタリングにより
所定の分解能が選択され、ノイズなどによる誤動作が回
避される。
スライン４の状態を監視するが、具体的には、タイムア
ウト検出バスライン４を伝送するデータがロウレベルと
なったときに分周器５９から供給されたクロック信号に
応じてカウントアップパルスを発生する。次に、このカ
ウントアップパルスは１０分周器６２において１０分周
されると共に、上記ソースクロックを１０分周したとき
のロウレベルの幅以下の幅を有するロウレベルの信号が
除去される。そして、このようなフィルタリングにより
所定の分解能が選択され、ノイズなどによる誤動作が回
避される。
【００２８】また、１０分周器６２から出力されたクロ
ック信号は、２０分周器６３及び１０分周器６２へ供給
され、それぞれ２０分周あるいは１０分周される。ここ
で、タイマカウンタ３７は２０分周器６３から供給され
た信号に応じてカウントアップし、カウントされた値と
第一レジスタ３９に予め格納された設定値とが比較器４
１により比較される。そして、この比較において該カウ
ント値が該設定値に一致するものと判定されたときに
は、比較器４１は第一タイムアウト検出信号をタイムア
ウト検出バスライン４へ出力する。なお、この第一タイ
ムアウト検出信号は、各システムの通信マクロ１１や、
場合によっては通信ＩＣ２３，２５，２９，３３により
認知され、通信が中断される。
ック信号は、２０分周器６３及び１０分周器６２へ供給
され、それぞれ２０分周あるいは１０分周される。ここ
で、タイマカウンタ３７は２０分周器６３から供給され
た信号に応じてカウントアップし、カウントされた値と
第一レジスタ３９に予め格納された設定値とが比較器４
１により比較される。そして、この比較において該カウ
ント値が該設定値に一致するものと判定されたときに
は、比較器４１は第一タイムアウト検出信号をタイムア
ウト検出バスライン４へ出力する。なお、この第一タイ
ムアウト検出信号は、各システムの通信マクロ１１や、
場合によっては通信ＩＣ２３，２５，２９，３３により
認知され、通信が中断される。
【００２９】また、同様にタイマカウンタ４３は１０分
周器６２から供給された信号に応じてカウントアップ
し、カウントされた値と第二レジスタ４５に予め格納さ
れた設定値とが比較器４７により比較される。そして、
この比較において該カウント値が該設定値に一致するも
のと判定されたときには、比較器４７は第二タイムアウ
ト検出信号をタイムアウト検出バスライン４へ出力す
る。
周器６２から供給された信号に応じてカウントアップ
し、カウントされた値と第二レジスタ４５に予め格納さ
れた設定値とが比較器４７により比較される。そして、
この比較において該カウント値が該設定値に一致するも
のと判定されたときには、比較器４７は第二タイムアウ
ト検出信号をタイムアウト検出バスライン４へ出力す
る。
【００３０】そして、タイマカウンタ６７は２０分周器
６３から供給された信号に応じてカウントアップし、カ
ウントされた値と第三レジスタ６９に予め格納された設
定値とが比較器７１により比較される。そして、この比
較において該カウント値が該設定値に一致するものと判
定されたときには、比較器７１は第三タイムアウト検出
信号をタイムアウト検出バスライン４へ出力する。
６３から供給された信号に応じてカウントアップし、カ
ウントされた値と第三レジスタ６９に予め格納された設
定値とが比較器７１により比較される。そして、この比
較において該カウント値が該設定値に一致するものと判
定されたときには、比較器７１は第三タイムアウト検出
信号をタイムアウト検出バスライン４へ出力する。
【００３１】一方、ハイ検出回路５１は、タイムアウト
検出バスライン４にハイレベルのデータが伝送されたこ
とを検出して、ハイ検出信号を生成する。また、入力部
５２には通信マクロ１１またはタイムアウト検出バスラ
イン４からスタート検出信号とストップ検出信号及びア
クノリッジ検出信号が供給される。そして、上記ハイ検
出信号と、スタート検出信号、ストップ検出信号及びア
クノリッジ検出信号に応じて、第一イベント発生回路５
３と第二イベント発生回路５５及び第三イベント発生回
路５７によって第一から第三のイベント信号が生成され
る。
検出バスライン４にハイレベルのデータが伝送されたこ
とを検出して、ハイ検出信号を生成する。また、入力部
５２には通信マクロ１１またはタイムアウト検出バスラ
イン４からスタート検出信号とストップ検出信号及びア
クノリッジ検出信号が供給される。そして、上記ハイ検
出信号と、スタート検出信号、ストップ検出信号及びア
クノリッジ検出信号に応じて、第一イベント発生回路５
３と第二イベント発生回路５５及び第三イベント発生回
路５７によって第一から第三のイベント信号が生成され
る。
【００３２】具体的には、第一イベント発生回路５３に
おいては、スタート検出信号が入力された時点からスト
ップ検出信号が入力される時点までの間においてタイム
アウト検出バスライン４を伝送する信号がロウ（Ｌ）レ
ベルからハイ（Ｈ）レベルへ遷移するタイミング毎に活
性化される第一イベント信号が生成される。また、第二
イベント発生回路５５においては、スタート検出信号が
入力された時点からストップ検出信号が入力される時点
までの間においてタイムアウト検出バスライン４を伝送
するデータが１バイトとなる度に活性化される第二イベ
ント信号が生成される。さらに、第三イベント発生回路
５７においては、スタート検出信号が入力された時点及
びストップ検出信号が入力された時点のみにおいて活性
化される第三イベント信号が生成される。
おいては、スタート検出信号が入力された時点からスト
ップ検出信号が入力される時点までの間においてタイム
アウト検出バスライン４を伝送する信号がロウ（Ｌ）レ
ベルからハイ（Ｈ）レベルへ遷移するタイミング毎に活
性化される第一イベント信号が生成される。また、第二
イベント発生回路５５においては、スタート検出信号が
入力された時点からストップ検出信号が入力される時点
までの間においてタイムアウト検出バスライン４を伝送
するデータが１バイトとなる度に活性化される第二イベ
ント信号が生成される。さらに、第三イベント発生回路
５７においては、スタート検出信号が入力された時点及
びストップ検出信号が入力された時点のみにおいて活性
化される第三イベント信号が生成される。
【００３３】さらに、選択回路４９は通信マクロ１１か
ら供給される通信ステータス信号に応じて、上記第一か
ら第三までのイベント信号の中から選択されたイベント
信号を各タイマカウンタ３７，４３，６７と１０分周器
６２及び２０分周器６３へ供給する。そして、活性化さ
れたこれらのイベント信号により、該タイマカウンタ３
７，４３，６７と１０分周器６２及び２０分周器６３が
それぞれ初期化（リセット）される。
ら供給される通信ステータス信号に応じて、上記第一か
ら第三までのイベント信号の中から選択されたイベント
信号を各タイマカウンタ３７，４３，６７と１０分周器
６２及び２０分周器６３へ供給する。そして、活性化さ
れたこれらのイベント信号により、該タイマカウンタ３
７，４３，６７と１０分周器６２及び２０分周器６３が
それぞれ初期化（リセット）される。
【００３４】なお、上記通信ステータス信号は、該マイ
コン３が他のシステムに対してマスタとして主導的に動
作するか、あるいはスレーブとして従属的に動作するか
を示す信号であり、該信号がマスタを示す場合には第二
イベント信号がタイマカウンタ４３及び１０分周器６２
へ供給され、スレーブを示す場合には第三イベント信号
がタイマカウンタ６７及び２０分周器６３へ供給され
る。
コン３が他のシステムに対してマスタとして主導的に動
作するか、あるいはスレーブとして従属的に動作するか
を示す信号であり、該信号がマスタを示す場合には第二
イベント信号がタイマカウンタ４３及び１０分周器６２
へ供給され、スレーブを示す場合には第三イベント信号
がタイマカウンタ６７及び２０分周器６３へ供給され
る。
【００３５】以上より、図３に示された異常検出装置１
３によれば、タイムアウト検出バスライン４を伝送する
信号がロウ（Ｌ）レベルとなる時間がタイマカウンタ３
７，４３，６７で並列的にカウントされると共に、第一
から第三のイベント信号によってそれぞれ異なるタイミ
ングで初期化（リセット）が実行されるため、マイコン
３の動作状態に応じたタイムアウト検出がハード的構成
により実現される。
３によれば、タイムアウト検出バスライン４を伝送する
信号がロウ（Ｌ）レベルとなる時間がタイマカウンタ３
７，４３，６７で並列的にカウントされると共に、第一
から第三のイベント信号によってそれぞれ異なるタイミ
ングで初期化（リセット）が実行されるため、マイコン
３の動作状態に応じたタイムアウト検出がハード的構成
により実現される。
【００３６】従って上記のように、タイムアウト検出が
ハード的構成により実現されるため、タイムアウト検出
バスライン４の異常を検出するプログラムを簡略化する
ことができ、ソフトウェアにおける負担を軽減して第一
システム１全体の動作の高速化を図ることができる。
ハード的構成により実現されるため、タイムアウト検出
バスライン４の異常を検出するプログラムを簡略化する
ことができ、ソフトウェアにおける負担を軽減して第一
システム１全体の動作の高速化を図ることができる。
【００３７】なお、図３に示された異常検出装置１３
は、図４に示されるように簡略化することもできる。す
なわち、タイマカウンタ３７を一つだけ備え、バス状態
監視回路３５から供給される信号によって所定のカウン
ト値までカウントアップされた時点でタイマカウンタ３
７は、タイムアウト検出信号を出力するような構成にし
てもよい。そして、この場合においても選択回路７３か
ら供給されるイベント信号の種類に応じたタイミング
で、タイマカウンタ３７が初期化される。このような構
成によれば、図２に示された異常検出回路１３に比して
第一レジスタ３９や比較器４１が不要とされ、異常検出
装置１３の回路規模を低減することができる。
は、図４に示されるように簡略化することもできる。す
なわち、タイマカウンタ３７を一つだけ備え、バス状態
監視回路３５から供給される信号によって所定のカウン
ト値までカウントアップされた時点でタイマカウンタ３
７は、タイムアウト検出信号を出力するような構成にし
てもよい。そして、この場合においても選択回路７３か
ら供給されるイベント信号の種類に応じたタイミング
で、タイマカウンタ３７が初期化される。このような構
成によれば、図２に示された異常検出回路１３に比して
第一レジスタ３９や比較器４１が不要とされ、異常検出
装置１３の回路規模を低減することができる。
【００３８】またさらには、図５に示されるように、イ
ベント信号が直接タイマカウンタへ供給されるような構
成を有する異常検出装置７７とすることもできる。すな
わち例えば、第一イベント信号が選択回路を介さず直接
タイマカウンタ３７に供給され、同様に第ｎイベント信
号が直接タイマカウンタ４３へ供給されるような構成と
することができる。このような構成によれば、選択回路
が不用とされ、さらに異常検出装置７７の回路規模を低
減することができる。なお、図５に示された異常検出装
置７７においては、タイマカウンタ３７は第一イベント
信号に応じてのみ初期化され、タイマカウンタ４３は第
ｎイベント信号に応じてのみ初期化される。
ベント信号が直接タイマカウンタへ供給されるような構
成を有する異常検出装置７７とすることもできる。すな
わち例えば、第一イベント信号が選択回路を介さず直接
タイマカウンタ３７に供給され、同様に第ｎイベント信
号が直接タイマカウンタ４３へ供給されるような構成と
することができる。このような構成によれば、選択回路
が不用とされ、さらに異常検出装置７７の回路規模を低
減することができる。なお、図５に示された異常検出装
置７７においては、タイマカウンタ３７は第一イベント
信号に応じてのみ初期化され、タイマカウンタ４３は第
ｎイベント信号に応じてのみ初期化される。
【００３９】また、図６に示されるように、図５に示さ
れたタイマカウンタ３７に対して第一コンペアレジスタ
３９が並設され、かつタイマカウンタ３７及び第一コン
ペアレジスタ３９に接続される比較器４１が配設される
と共に、タイマカウンタ４３の代わりにリロードタイマ
７９が備えられた異常検出装置８５とすることができ
る。ここで、リロードタイマ７９は、リロードレジスタ
８１と、リロードレジスタ８１に接続されたダウンカウ
ンタ８３とを含む。
れたタイマカウンタ３７に対して第一コンペアレジスタ
３９が並設され、かつタイマカウンタ３７及び第一コン
ペアレジスタ３９に接続される比較器４１が配設される
と共に、タイマカウンタ４３の代わりにリロードタイマ
７９が備えられた異常検出装置８５とすることができ
る。ここで、リロードタイマ７９は、リロードレジスタ
８１と、リロードレジスタ８１に接続されたダウンカウ
ンタ８３とを含む。
【００４０】そして、上記リロードタイマ７９は、供給
される第ｎイベント信号に応じて初期化された上で起動
され、リロードレジスタ８１に格納された設定値がダウ
ンカウンタ８３にロードされる。そして、ダウンカウン
タ８３により該設定値からカウントダウンされる。そし
て、該カウントダウンの結果としてカウント値が０以下
となるアンダーフロー状態となった時に、ダウンカウン
タ８３は第ｎタイムアウト検出信号を出力する。このよ
うに、リロードタイマを用いた構成によっても、所望の
タイムアウト検出を実現することができる。
される第ｎイベント信号に応じて初期化された上で起動
され、リロードレジスタ８１に格納された設定値がダウ
ンカウンタ８３にロードされる。そして、ダウンカウン
タ８３により該設定値からカウントダウンされる。そし
て、該カウントダウンの結果としてカウント値が０以下
となるアンダーフロー状態となった時に、ダウンカウン
タ８３は第ｎタイムアウト検出信号を出力する。このよ
うに、リロードタイマを用いた構成によっても、所望の
タイムアウト検出を実現することができる。
【００４１】ここでさらには、図７に示されるように、
タイムアウト検出バスライン４を伝送する信号が第一イ
ベント信号及び第ｎイベント信号として、タイマカウン
タ３７及びダウンカウンタ８３へ供給されるような構成
を有する異常検出装置８７とすることもできる。このよ
うな構成においては、タイムアウト検出バスライン４を
伝送するデータがハイレベルからロウレベルとなるいわ
ゆる立ち下がりのタイミングにおいて、タイマカウンタ
３７及びダウンカウンタ８３が起動される。
タイムアウト検出バスライン４を伝送する信号が第一イ
ベント信号及び第ｎイベント信号として、タイマカウン
タ３７及びダウンカウンタ８３へ供給されるような構成
を有する異常検出装置８７とすることもできる。このよ
うな構成においては、タイムアウト検出バスライン４を
伝送するデータがハイレベルからロウレベルとなるいわ
ゆる立ち下がりのタイミングにおいて、タイマカウンタ
３７及びダウンカウンタ８３が起動される。
【００４２】そして、タイマカウンタ３７は初期化信号
のみで初期化され、第一レジスタ３９に予め設定された
Ｌ幅累積時間のしきい値とタイマカウンタ３７によるカ
ウント値とが比較器４１により比較される。そして、該
カウント値が該しきい値に到達した時に、比較器４１か
ら第一タイムアウト検出信号が出力されることにより、
累積カウントを実現している。
のみで初期化され、第一レジスタ３９に予め設定された
Ｌ幅累積時間のしきい値とタイマカウンタ３７によるカ
ウント値とが比較器４１により比較される。そして、該
カウント値が該しきい値に到達した時に、比較器４１か
ら第一タイムアウト検出信号が出力されることにより、
累積カウントを実現している。
【００４３】また、リロードタイマ７９では、リロード
レジスタ８１に予め設定された１ビット毎のＬ幅しきい
値が、その起動時にダウンカウンタ８３へロードされる
と共に初期化され、上記アンダフロー状態が検出された
場合に、ダウンカウンタ８３から第二タイムアウト検出
信号が出力される。なお、タイムアウト検出バスライン
４を伝送するデータがロウレベルからハイレベルとなる
いわゆる立ち上がりのタイミングにおいて、タイマカウ
ンタ３７及びダウンカウンタ８３の動作が停止される。
このように、図７に示された構成を有する異常検出装置
８７によれば、異なる方法によるタイムアウト検出を簡
易な構成により並列的に行うことができる。 ［実施の形態２］図８は、本発明の実施の形態２に係る
異常検出装置９５の構成を示す図である。図８に示され
るように、本実施の形態２に係る異常検出装置９５は、
図２に示された実施の形態１に係る異常検出装置１３と
同様な構成を有するが、比較器４１に接続される参照値
供給部９３を備える点で相違するものである。
レジスタ８１に予め設定された１ビット毎のＬ幅しきい
値が、その起動時にダウンカウンタ８３へロードされる
と共に初期化され、上記アンダフロー状態が検出された
場合に、ダウンカウンタ８３から第二タイムアウト検出
信号が出力される。なお、タイムアウト検出バスライン
４を伝送するデータがロウレベルからハイレベルとなる
いわゆる立ち上がりのタイミングにおいて、タイマカウ
ンタ３７及びダウンカウンタ８３の動作が停止される。
このように、図７に示された構成を有する異常検出装置
８７によれば、異なる方法によるタイムアウト検出を簡
易な構成により並列的に行うことができる。 ［実施の形態２］図８は、本発明の実施の形態２に係る
異常検出装置９５の構成を示す図である。図８に示され
るように、本実施の形態２に係る異常検出装置９５は、
図２に示された実施の形態１に係る異常検出装置１３と
同様な構成を有するが、比較器４１に接続される参照値
供給部９３を備える点で相違するものである。
【００４４】ここで、参照値供給部９３は、それぞれ異
なる設定値が格納された複数のコンペアレジスタ８９
と、該コンペアレジスタ８９に接続されたセレクタ９１
とを含む。そして、該セレクタ９１には通信ステータス
信号が供給されると共に、比較器４１に接続される。な
お、上記コンペアレジスタ８９は、ランダムアクセスメ
モリ（ＲＡＭ）であっても良い。
なる設定値が格納された複数のコンペアレジスタ８９
と、該コンペアレジスタ８９に接続されたセレクタ９１
とを含む。そして、該セレクタ９１には通信ステータス
信号が供給されると共に、比較器４１に接続される。な
お、上記コンペアレジスタ８９は、ランダムアクセスメ
モリ（ＲＡＭ）であっても良い。
【００４５】上記のような構成を有する本実施の形態２
に係る異常検出装置９５は、上記実施の形態１に係る異
常検出装置１３と同様に動作するが、セレクタ９１は複
数のコンペアレジスタ８９に格納された異なる設定値の
中から、供給される通信ステータス信号に応じていずれ
か一つの設定値を選択し、該選択した設定値を比較器４
１へ供給する点で相違する。
に係る異常検出装置９５は、上記実施の形態１に係る異
常検出装置１３と同様に動作するが、セレクタ９１は複
数のコンペアレジスタ８９に格納された異なる設定値の
中から、供給される通信ステータス信号に応じていずれ
か一つの設定値を選択し、該選択した設定値を比較器４
１へ供給する点で相違する。
【００４６】従って、本実施の形態２に係る異常検出装
置９５によれば、上記実施の形態１に係る異常検出装置
１３と同様な効果を得ることができると共に、複数のコ
ンペアレジスタ８９に異なる設定値を任意に設定できる
ため、タイムアウトとして検出する際におけるしきい値
（タイムアウト時間）の設定の自由度を高めることがで
きる。さらにまた、通信ステータス信号を切り替えるこ
とによって、上記タイムアウト時間を容易に調整するこ
とができる。
置９５によれば、上記実施の形態１に係る異常検出装置
１３と同様な効果を得ることができると共に、複数のコ
ンペアレジスタ８９に異なる設定値を任意に設定できる
ため、タイムアウトとして検出する際におけるしきい値
（タイムアウト時間）の設定の自由度を高めることがで
きる。さらにまた、通信ステータス信号を切り替えるこ
とによって、上記タイムアウト時間を容易に調整するこ
とができる。
【００４７】ここで、図９に示されるように、セレクタ
９１から出力された信号が直接タイマカウンタ３８へ供
給されるような構成を有する異常検出装置９７も同様に
考えられる。すなわち、図９に示された異常検出装置９
７は、図８に示された異常検出装置９５と同様に動作す
るが、タイマカウンタ３８はバス状態監視回路３５から
供給される信号によってカウントアップすると共に、該
カウント値がオーバーフローした時点においてタイムア
ウト検出信号を出力する。なおタイマカウンタ３８は、
セレクタ９１から供給される設定値を選択回路４９から
選択的に供給されるイベント信号に応じてロードする。
９１から出力された信号が直接タイマカウンタ３８へ供
給されるような構成を有する異常検出装置９７も同様に
考えられる。すなわち、図９に示された異常検出装置９
７は、図８に示された異常検出装置９５と同様に動作す
るが、タイマカウンタ３８はバス状態監視回路３５から
供給される信号によってカウントアップすると共に、該
カウント値がオーバーフローした時点においてタイムア
ウト検出信号を出力する。なおタイマカウンタ３８は、
セレクタ９１から供給される設定値を選択回路４９から
選択的に供給されるイベント信号に応じてロードする。
【００４８】このような構成を有する異常検出装置９７
によれば、図８に示された異常検出装置９５に対して比
較器４１が不用とされるため、回路規模を低減すること
ができる。 ［実施の形態３］図１０は、本発明の実施の形態３に係
る異常検出装置１０３の構成を示す図である。図１０に
示されるように、本実施の形態３に係る異常検出装置１
０３は、図８に示された実施の形態２に係る異常検出装
置９５と同様な構成を有するが、コンペアレジスタ８９
の代わりにＲＡＭ９９が備えられる他、コンペアレジス
タ１０１がさらに備えられる点で相違するものである。
ここで、コンペアレジスタ１０１は、セレクタ９１及び
比較器４１に接続され、かつ通信ステータス信号が供給
される。
によれば、図８に示された異常検出装置９５に対して比
較器４１が不用とされるため、回路規模を低減すること
ができる。 ［実施の形態３］図１０は、本発明の実施の形態３に係
る異常検出装置１０３の構成を示す図である。図１０に
示されるように、本実施の形態３に係る異常検出装置１
０３は、図８に示された実施の形態２に係る異常検出装
置９５と同様な構成を有するが、コンペアレジスタ８９
の代わりにＲＡＭ９９が備えられる他、コンペアレジス
タ１０１がさらに備えられる点で相違するものである。
ここで、コンペアレジスタ１０１は、セレクタ９１及び
比較器４１に接続され、かつ通信ステータス信号が供給
される。
【００４９】このような構成を有する異常検出装置１０
３は、図８に示された実施の形態２に係る異常検出装置
９５と同様に動作するが、セレクタ９１から出力される
設定値（しきい値）はコンペアレジスタ１０１へ供給さ
れ、コンペアレジスタ１０１により通信ステータス信号
に応じて該設定値がロードされる。そして、比較器４１
は、タイマカウンタ３７によるカウント値とコンペアレ
ジスタ１０１にロードされた該設定値とを比較し、上記
カウント値が該設定値に一致したときタイムアウト検出
信号を出力する。
３は、図８に示された実施の形態２に係る異常検出装置
９５と同様に動作するが、セレクタ９１から出力される
設定値（しきい値）はコンペアレジスタ１０１へ供給さ
れ、コンペアレジスタ１０１により通信ステータス信号
に応じて該設定値がロードされる。そして、比較器４１
は、タイマカウンタ３７によるカウント値とコンペアレ
ジスタ１０１にロードされた該設定値とを比較し、上記
カウント値が該設定値に一致したときタイムアウト検出
信号を出力する。
【００５０】以上より本実施の形態３に係る異常検出装
置１０３によれば、ＲＡＭ９９に種々の設定値（しきい
値）を予め記憶させておくことによってタイムアウト検
出時間の調整が容易にできるため、簡易な構成によりマ
イコン３の動作状態に合致したタイムアウト検出を実現
することができる。 ［実施の形態４］図１１は、本発明の実施の形態４に係
る異常検出装置１１１の構成を示す図である。図１１に
示されるように、本実施の形態４に係る異常検出装置１
１１は、図２に示された実施の形態１に係る異常検出装
置１３と同様な構成を有するが、加算器１０９を備える
点で相違する。すなわち、図２に示されたタイマカウン
タ４３の代わりに、加算演算を実行するレジスタ１０７
が備えられる。ここで、レジスタ１０７は選択回路４９
とタイマカウンタ１０５及び比較器４７に接続される。
置１０３によれば、ＲＡＭ９９に種々の設定値（しきい
値）を予め記憶させておくことによってタイムアウト検
出時間の調整が容易にできるため、簡易な構成によりマ
イコン３の動作状態に合致したタイムアウト検出を実現
することができる。 ［実施の形態４］図１１は、本発明の実施の形態４に係
る異常検出装置１１１の構成を示す図である。図１１に
示されるように、本実施の形態４に係る異常検出装置１
１１は、図２に示された実施の形態１に係る異常検出装
置１３と同様な構成を有するが、加算器１０９を備える
点で相違する。すなわち、図２に示されたタイマカウン
タ４３の代わりに、加算演算を実行するレジスタ１０７
が備えられる。ここで、レジスタ１０７は選択回路４９
とタイマカウンタ１０５及び比較器４７に接続される。
【００５１】上記のような構成を有する異常検出装置１
１１は、図２に示された実施の形態１に係る異常検出装
置１３と同様に動作するが、以下の点で相違する。
１１は、図２に示された実施の形態１に係る異常検出装
置１３と同様に動作するが、以下の点で相違する。
【００５２】タイマカウンタ１０５は、選択回路４９か
ら供給されるイベント信号に応じてタイマカウンタ１０
５におけるカウント値をレジスタ１０７へ出力し、レジ
スタ１０７は供給された該カウント値を順次加算する。
なおレジスタ１０７は、選択回路４９から供給されるイ
ベント信号に応じて初期化される。
ら供給されるイベント信号に応じてタイマカウンタ１０
５におけるカウント値をレジスタ１０７へ出力し、レジ
スタ１０７は供給された該カウント値を順次加算する。
なおレジスタ１０７は、選択回路４９から供給されるイ
ベント信号に応じて初期化される。
【００５３】そして、該加算されたカウント値が第二レ
ジスタ４５に予め格納された設定値（しきい値）に一致
するとき、比較器４７はタイムアウト検出信号を出力す
る。
ジスタ４５に予め格納された設定値（しきい値）に一致
するとき、比較器４７はタイムアウト検出信号を出力す
る。
【００５４】また、レジスタ１０７は、選択回路４９か
ら供給される上記イベント信号に応じて上記の加算され
たカウント値をタイマカウンタ１０５へロードするが、
この場合には、タイマカウンタ１０５は該ロードされた
カウント値を初期値としてカウントアップすることとな
る。
ら供給される上記イベント信号に応じて上記の加算され
たカウント値をタイマカウンタ１０５へロードするが、
この場合には、タイマカウンタ１０５は該ロードされた
カウント値を初期値としてカウントアップすることとな
る。
【００５５】以上より、本実施の形態４に係る異常検出
装置１１１によれば、実施の形態１に係る異常検出装置
１３と同様な効果を得ることができると共に、加算器１
０９においてはタイマカウンタ１０５によるカウント値
が加算されると共に、タイマカウンタ１０５におけるカ
ウント方法もレジスタ１０７からの加算値のロードによ
り容易に変更できるため、タイムアウト検出時間の選択
における自由度を高めることができる。
装置１１１によれば、実施の形態１に係る異常検出装置
１３と同様な効果を得ることができると共に、加算器１
０９においてはタイマカウンタ１０５によるカウント値
が加算されると共に、タイマカウンタ１０５におけるカ
ウント方法もレジスタ１０７からの加算値のロードによ
り容易に変更できるため、タイムアウト検出時間の選択
における自由度を高めることができる。
【００５６】
【発明の効果】上述の如く、通信バスに接続され、第一
の論理レベルを有する信号が通信バスにおいて伝送され
る時間を計測する伝送時間計測手段と、伝送時間計測手
段で計測された時間がしきい値を超えた場合には、通信
バスの異常を示す異常検出信号を出力する異常検出手段
とを備えた通信バスの異常検出装置によれば、通信バス
を介した通信の状態を伝送時間計測手段により常に監視
することができるため、該通信の信頼性を高めることが
できる。
の論理レベルを有する信号が通信バスにおいて伝送され
る時間を計測する伝送時間計測手段と、伝送時間計測手
段で計測された時間がしきい値を超えた場合には、通信
バスの異常を示す異常検出信号を出力する異常検出手段
とを備えた通信バスの異常検出装置によれば、通信バス
を介した通信の状態を伝送時間計測手段により常に監視
することができるため、該通信の信頼性を高めることが
できる。
【００５７】また、伝送時間計測手段は、供給されるイ
ベント信号に応じて定められた間隔で初期化されること
とすれば、上記イベント信号を選択的に供給することに
より上記異常検出の方法を任意に設定することができる
ため、所望の異常検出方法を容易に実現することができ
る。
ベント信号に応じて定められた間隔で初期化されること
とすれば、上記イベント信号を選択的に供給することに
より上記異常検出の方法を任意に設定することができる
ため、所望の異常検出方法を容易に実現することができ
る。
【００５８】また、伝送時間計測手段と異常検出手段と
からなるユニットを少なくとも二つ備え、伝送時間計測
手段は、それぞれ異なる間隔で初期化されるものとすれ
ば、異なる方法によった異常検出を並列的に実行できる
ため、該計測が開始された後に必要とされる異常検出方
法が判明するような場合においても、所望の異常検出方
法を確実に遂行することができる。
からなるユニットを少なくとも二つ備え、伝送時間計測
手段は、それぞれ異なる間隔で初期化されるものとすれ
ば、異なる方法によった異常検出を並列的に実行できる
ため、該計測が開始された後に必要とされる異常検出方
法が判明するような場合においても、所望の異常検出方
法を確実に遂行することができる。
【００５９】また、複数のしきい値を記憶する記憶手段
と、記憶手段に記憶された複数のしきい値の中から、供
給される選択信号に応じてしきい値を選択して異常検出
手段に供給するしきい値選択手段とをさらに備えること
により、異なる異常検出方法の選択的実行を容易に実現
することができるため、汎用性を高めることができる。
と、記憶手段に記憶された複数のしきい値の中から、供
給される選択信号に応じてしきい値を選択して異常検出
手段に供給するしきい値選択手段とをさらに備えること
により、異なる異常検出方法の選択的実行を容易に実現
することができるため、汎用性を高めることができる。
【００６０】また、伝送時間計測手段を少なくとも二つ
備え、少なくとも一つの伝送時間計測手段で計測された
時間を、所定の間隔で累積加算する累積加算手段と、累
積加算手段で累積加算されることによって得られた累積
時間が第二のしきい値を超えた場合には、通信バスの異
常を示す異常検出信号を出力する第二の異常検出手段と
をさらに備えたものとすれば、上記累積時間を尺度とし
た異常検出を容易に実現することができる。ここで、累
積加算手段は、少なくとも一つの伝送時間計測手段に上
記累積時間を供給し、該累積時間が供給された伝送時間
計測手段は、該累積時間を初期値として計測を行うもの
とすれば、伝送時間計測手段において多様な方法による
計測を行うことができるため、汎用性を高めることがで
きる。
備え、少なくとも一つの伝送時間計測手段で計測された
時間を、所定の間隔で累積加算する累積加算手段と、累
積加算手段で累積加算されることによって得られた累積
時間が第二のしきい値を超えた場合には、通信バスの異
常を示す異常検出信号を出力する第二の異常検出手段と
をさらに備えたものとすれば、上記累積時間を尺度とし
た異常検出を容易に実現することができる。ここで、累
積加算手段は、少なくとも一つの伝送時間計測手段に上
記累積時間を供給し、該累積時間が供給された伝送時間
計測手段は、該累積時間を初期値として計測を行うもの
とすれば、伝送時間計測手段において多様な方法による
計測を行うことができるため、汎用性を高めることがで
きる。
【００６１】また、通信バスに接続され、上記伝送時間
計測手段と上記異常検出手段とを備えたマイクロコンピ
ュータによれば、該マイクロコンピュータによる通信バ
スを介した通信の状態が伝送時間計測手段により常に監
視されるため、該通信バスを介した通信の信頼性が向上
されたマイクロコンピュータを得ることができる。
計測手段と上記異常検出手段とを備えたマイクロコンピ
ュータによれば、該マイクロコンピュータによる通信バ
スを介した通信の状態が伝送時間計測手段により常に監
視されるため、該通信バスを介した通信の信頼性が向上
されたマイクロコンピュータを得ることができる。
【図１】本発明の実施の形態１に係る異常検出装置を備
えたマイクロコンピュータの全体構成を示す図である。
えたマイクロコンピュータの全体構成を示す図である。
【図２】図１に示された異常検出装置の構成を示す図で
ある。
ある。
【図３】図２に示された異常検出装置の構成についての
一具体例を示す図である。
一具体例を示す図である。
【図４】本発明の実施の形態１に係る異常検出装置の他
の構成を示す図である。
の構成を示す図である。
【図５】本発明の実施の形態１に係る異常検出装置のさ
らに他の構成を示す図である。
らに他の構成を示す図である。
【図６】本発明の実施の形態１に係る異常検出装置のさ
らに他の構成を示す図である。
らに他の構成を示す図である。
【図７】本発明の実施の形態１に係る異常検出装置のさ
らに他の構成を示す図である。
らに他の構成を示す図である。
【図８】本発明の実施の形態２に係る異常検出装置の構
成を示す図である。
成を示す図である。
【図９】本発明の実施の形態２に係る異常検出装置の他
の構成を示す図である。
の構成を示す図である。
【図１０】本発明の実施の形態３に係る異常検出装置の
構成を示す図である。
構成を示す図である。
【図１１】本発明の実施の形態４に係る異常検出装置の
構成を示す図である。
構成を示す図である。
１ 第一システム ２ 通信バス ３ マイコン ４ タイムアウト検出バスライン ５ 中央演算処理装置（ＣＰＵ） ７，９ 外部制御マクロ １１ 通信マクロ １３，７５，７７，８５，８７，９５，９７，１０３，
１１１ 異常検出装置 １５，１７ 集積回路（ＩＣ） １９ メモリ ２１ 第二システム ２３，２５，２９，３３ 通信ＩＣ ２７ 第ｎシステム ３１ 第３システム ３５ バス状態監視回路 ３７，３８，４３，６７，１０５ タイマカウンタ ３９ 第一レジスタ ４１，４７，７１ 比較器 ４５ 第二レジスタ ４９，７３ 選択回路 ５１ ハイ（Ｈ）検出部 ５２ 入力部 ５３ 第一イベント発生回路 ５５ 第二イベント発生回路 ５７ 第三イベント発生回路 ５９ 分周器 ６０ ロウ（Ｌ）検出部 ６１ ロウ（Ｌ）検出回路 ６２ １０分周器 ６３ ２０分周器 ６９ 第三レジスタ ７９ リロードタイマ ８１ リロードレジスタ ８３ ダウンカウンタ ８９，１０１ コンペアレジスタ ９１ セレクタ ９３ 参照値供給部 ９９ ランダムアクセスメモリ（ＲＡＭ） １０７ レジスタ １０９ 加算器
１１１ 異常検出装置 １５，１７ 集積回路（ＩＣ） １９ メモリ ２１ 第二システム ２３，２５，２９，３３ 通信ＩＣ ２７ 第ｎシステム ３１ 第３システム ３５ バス状態監視回路 ３７，３８，４３，６７，１０５ タイマカウンタ ３９ 第一レジスタ ４１，４７，７１ 比較器 ４５ 第二レジスタ ４９，７３ 選択回路 ５１ ハイ（Ｈ）検出部 ５２ 入力部 ５３ 第一イベント発生回路 ５５ 第二イベント発生回路 ５７ 第三イベント発生回路 ５９ 分周器 ６０ ロウ（Ｌ）検出部 ６１ ロウ（Ｌ）検出回路 ６２ １０分周器 ６３ ２０分周器 ６９ 第三レジスタ ７９ リロードタイマ ８１ リロードレジスタ ８３ ダウンカウンタ ８９，１０１ コンペアレジスタ ９１ セレクタ ９３ 参照値供給部 ９９ ランダムアクセスメモリ（ＲＡＭ） １０７ レジスタ １０９ 加算器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田子 治 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 小沢 幸浩 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5B083 AA05 BB01 CC09 CE01 DD01 DD13 EE11 GG04
Claims (7)
- 【請求項１】 通信バスの異常を検出する異常検出装置
であって、 前記通信バスに接続され、第一の論理レベルを有する信
号が前記通信バスにおいて伝送される時間を計測する伝
送時間計測手段と、 前記伝送時間計測手段で計測された前記時間がしきい値
を超えた場合には、前記通信バスの異常を示す異常検出
信号を出力する異常検出手段とを備えたことを特徴とす
る通信バスの異常検出装置。 - 【請求項２】 前記伝送時間計測手段は、供給されるイ
ベント信号に応じて定められた間隔で初期化される請求
項１に記載の通信バスの異常検出装置。 - 【請求項３】 前記伝送時間計測手段と前記異常検出手
段とからなるユニットを少なくとも二つ備え、 前記伝送時間計測手段は、それぞれ異なる前記間隔で初
期化される請求項２に記載の通信バスの異常検出装置。 - 【請求項４】 複数の前記しきい値を記憶する記憶手段
と、 前記記憶手段に記憶された前記複数のしきい値の中か
ら、供給される選択信号に応じて前記しきい値を選択し
て前記異常検出手段に供給するしきい値選択手段とをさ
らに備えた請求項１に記載の通信バスの異常検出装置。 - 【請求項５】 前記伝送時間計測手段を少なくとも二つ
備え、 少なくとも一つの前記伝送時間計測手段で計測された前
記時間を、所定の間隔で累積加算する累積加算手段と、 前記累積加算手段で累積加算されることによって得られ
た累積時間が第二のしきい値を超えた場合には、前記通
信バスの異常を示す異常検出信号を出力する第二の異常
検出手段とをさらに備えた請求項１に記載の通信バスの
異常検出装置。 - 【請求項６】 前記累積加算手段は、少なくとも一つの
前記伝送時間計測手段に前記累積時間を供給し、 前記累積時間が供給された前記伝送時間計測手段は、前
記累積時間を初期値として前記計測を行う請求項５に記
載の通信バスの異常検出装置。 - 【請求項７】 通信バスに接続されたマイクロコンピュ
ータであって、 前記通信バスに接続され、第一の論理レベルを有する信
号が前記通信バスにおいて伝送される時間を計測する伝
送時間計測手段と、 前記伝送時間計測手段で計測された前記時間がしきい値
を超えた場合には、前記通信バスの異常を示す異常検出
信号を出力する異常検出手段とを備えたことを特徴とす
るマイクロコンピュータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000077016A JP4454772B2 (ja) | 2000-03-17 | 2000-03-17 | 通信バスの異常検出装置とマイクロコンピュータ |
| US09/778,837 US7424383B2 (en) | 2000-03-17 | 2001-02-08 | Abnormality detection device for detecting an abnormality in a communication bus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000077016A JP4454772B2 (ja) | 2000-03-17 | 2000-03-17 | 通信バスの異常検出装置とマイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001265667A true JP2001265667A (ja) | 2001-09-28 |
| JP4454772B2 JP4454772B2 (ja) | 2010-04-21 |
Family
ID=18594661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000077016A Expired - Fee Related JP4454772B2 (ja) | 2000-03-17 | 2000-03-17 | 通信バスの異常検出装置とマイクロコンピュータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7424383B2 (ja) |
| JP (1) | JP4454772B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007128436A (ja) * | 2005-11-07 | 2007-05-24 | Yokogawa Electric Corp | フィールド通信システム |
| JP2017129378A (ja) * | 2016-01-18 | 2017-07-27 | 株式会社デンソー | 伝送路の劣化検出装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7016996B1 (en) * | 2002-04-15 | 2006-03-21 | Schober Richard L | Method and apparatus to detect a timeout condition for a data item within a process |
| JP4784333B2 (ja) * | 2006-02-22 | 2011-10-05 | 横河電機株式会社 | 時刻同期異常検出装置および時刻同期異常検出方法 |
| US20090193299A1 (en) * | 2008-01-29 | 2009-07-30 | Kiyoshi Sekiguchi | Medical support control system |
| US8819258B2 (en) * | 2009-05-07 | 2014-08-26 | International Business Machines Corporation | Architecture for building multi-media streaming applications |
| US9372744B2 (en) * | 2011-11-15 | 2016-06-21 | Anywire Corporation | Method for detecting failure and slave station for use in same |
| TWI464597B (zh) * | 2012-07-19 | 2014-12-11 | Wistron Corp | 改善資料傳輸之方法及其相關電腦系統 |
| US9244753B2 (en) * | 2013-03-15 | 2016-01-26 | Siemens Schweiz Ag | Redundant bus fault detection |
| JP6263880B2 (ja) * | 2013-07-09 | 2018-01-24 | 富士通株式会社 | ストレージ制御装置、制御装置および制御プログラム |
| CN104734696B (zh) * | 2013-12-24 | 2017-11-03 | 上海东软载波微电子有限公司 | 锁相环频率校准电路及方法 |
| WO2022109142A2 (en) * | 2020-11-20 | 2022-05-27 | Micron Technology, Inc. | Transmission link testing |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4613858A (en) * | 1983-10-28 | 1986-09-23 | Sperry Corporation | Error isolator for bi-directional communications buses |
| US4747115A (en) * | 1985-07-26 | 1988-05-24 | Kabushiki Kaisha Toshiba | Bus-redundancy type apparatus for a transmitting system |
| US4736366A (en) * | 1986-02-13 | 1988-04-05 | International Business Machines Corporation | Bus acquisition system |
| US5204954A (en) * | 1987-11-18 | 1993-04-20 | International Business Machines Corporation | Remote storage management mechanism and method |
| JPH01224852A (ja) * | 1988-03-04 | 1989-09-07 | Fujitsu Ltd | バス障害検出方式 |
| JPH0223735A (ja) * | 1988-07-13 | 1990-01-25 | Oki Electric Ind Co Ltd | 通信システムのバスラインチェック方法 |
| JP2599971B2 (ja) * | 1988-08-02 | 1997-04-16 | 富士通株式会社 | 通信プロセッサのバス異常検出処理方式 |
| JPH05224964A (ja) * | 1992-02-13 | 1993-09-03 | Fujitsu Ltd | バス異常通知方式 |
| JP3430579B2 (ja) * | 1993-10-05 | 2003-07-28 | 株式会社デンソー | 車両用通信システムの異常検出装置 |
| US5511092A (en) * | 1993-11-17 | 1996-04-23 | At&T Corp. | Data recovery technique which avoids a false convergence state |
| JP3279813B2 (ja) * | 1994-05-30 | 2002-04-30 | 株式会社 沖マイクロデザイン | 二線式バスの異常検出方法 |
| JPH0816422A (ja) * | 1994-07-04 | 1996-01-19 | Fujitsu Ltd | バス通信方法及びバス通信システム |
| JP3156987B2 (ja) * | 1994-09-02 | 2001-04-16 | 日本電信電話株式会社 | バス故障診断方式 |
| JP2687927B2 (ja) * | 1995-05-24 | 1997-12-08 | 日本電気株式会社 | 外部バスの障害検出方法 |
| US6367028B1 (en) * | 1999-03-04 | 2002-04-02 | Caterpillar Inc. | Self diagnosing communications bus and method of operating same |
| JP3480820B2 (ja) * | 1999-07-12 | 2003-12-22 | 富士通株式会社 | 符号誤り監視装置 |
| US6553512B1 (en) * | 2000-02-16 | 2003-04-22 | Hewlett Packard Development Company, L.P. | Method and apparatus for resolving CPU deadlocks |
-
2000
- 2000-03-17 JP JP2000077016A patent/JP4454772B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-08 US US09/778,837 patent/US7424383B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007128436A (ja) * | 2005-11-07 | 2007-05-24 | Yokogawa Electric Corp | フィールド通信システム |
| JP2017129378A (ja) * | 2016-01-18 | 2017-07-27 | 株式会社デンソー | 伝送路の劣化検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010023392A1 (en) | 2001-09-20 |
| JP4454772B2 (ja) | 2010-04-21 |
| US7424383B2 (en) | 2008-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5581745A (en) | Apparatus for suspending the bus cycle of a microprocessor by inserting wait states | |
| KR100819720B1 (ko) | 온 칩 백그라운드 디버그 시스템 및 그 방법을 갖는데이터 처리 시스템 | |
| JP2001265667A (ja) | 通信バスの異常検出装置とマイクロコンピュータ | |
| US7805650B2 (en) | Semiconductor integrated circuit and debug mode determination method | |
| CN110908488A (zh) | 电压下降监测电路及片上系统 | |
| EP3343373B1 (en) | Semiconductor device comprising watchdog timer | |
| US6963992B1 (en) | Method and apparatus to generate clock and control signals for over-clocking recovery in a PLL | |
| JP4852770B2 (ja) | 遅延回路のための方法および装置 | |
| US5870404A (en) | Self-timed circuit having critical path timing detection | |
| US9910757B2 (en) | Semiconductor device, log acquisition method and electronic apparatus | |
| US7904771B2 (en) | Self-diagnostic circuit and self-diagnostic method for detecting errors | |
| EP2011006A2 (en) | Automated hardware parity and parity error generation technique for high availability integrated circuits | |
| EP1516341B1 (en) | Self-calibrating sense amplifier strobe | |
| US8762792B2 (en) | Event monitor having switch matrix, separate counter, and compare circuitry | |
| KR100532973B1 (ko) | 메모리 장치의 데이타 출력 드라이버 제어 장치 | |
| TWI625618B (zh) | 可程式化接腳位準的控制電路 | |
| US5578953A (en) | Self-resetting status register | |
| US7055051B2 (en) | Clock switch device and microcontroller for selecting one of a plurality of clocks based on signal levels | |
| JP3465889B2 (ja) | シリアルデータ転送装置、その制御方法、及び、通信装置 | |
| JPH1093426A (ja) | 試験自在のハイ・カウント・カウンタ | |
| US20240005980A1 (en) | Synchronous Input Buffer Control Using a Write Shifter | |
| GB2456656A (en) | Controlling timeouts of an error recovery procedure in a digital circuit | |
| US20240071436A1 (en) | Synchronous Input Buffer Control Using a State Machine | |
| JP3039631B2 (ja) | 信号線監視装置 | |
| US20180238963A1 (en) | Overriding a signal in a semiconductor chip |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070119 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100203 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140212 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |