TWI464597B - 改善資料傳輸之方法及其相關電腦系統 - Google Patents

改善資料傳輸之方法及其相關電腦系統 Download PDF

Info

Publication number
TWI464597B
TWI464597B TW101126013A TW101126013A TWI464597B TW I464597 B TWI464597 B TW I464597B TW 101126013 A TW101126013 A TW 101126013A TW 101126013 A TW101126013 A TW 101126013A TW I464597 B TWI464597 B TW I464597B
Authority
TW
Taiwan
Prior art keywords
data transmission
basic input
computer system
flag
output system
Prior art date
Application number
TW101126013A
Other languages
English (en)
Other versions
TW201405320A (zh
Inventor
Margaret Peyi Lin
Original Assignee
Wistron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wistron Corp filed Critical Wistron Corp
Priority to TW101126013A priority Critical patent/TWI464597B/zh
Priority to CN201210276268.9A priority patent/CN103577362B/zh
Priority to US13/688,224 priority patent/US20140026001A1/en
Publication of TW201405320A publication Critical patent/TW201405320A/zh
Application granted granted Critical
Publication of TWI464597B publication Critical patent/TWI464597B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1443—Transmit or communication errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Debugging And Monitoring (AREA)
  • Information Transfer Systems (AREA)

Description

改善資料傳輸之方法及其相關電腦系統
本發明係指一種改善資料傳輸之方法及其相關電腦系統，尤指可避免資料傳輸失敗之方法及其相關電腦系統。
通用序列匯流排(Universal Serial Bus，USB)用來存取電腦週邊裝置以及個人電腦之一大眾介面標準。近年來，通用序列匯流排之應用已被延伸至廣大的消費性電子產品以及行動裝置。而遵循通用序列匯流排2.0版本(以下簡稱USB2.0)規範之介面已被廣泛地應用，因為USB2.0可達到最高480Mb/s的傳輸率以及電源供應之相容性，使得USB2.0介面在目前個人電腦廣為盛行。隨著資料儲存能力以及網路速度進入十億位元組(Gigabyte)時代，電腦與週邊裝置之間的資料連結需要更高速傳輸率，而USB2.0卻無法滿足存取速率持續成長之需求。
因此，為了符合更高速的資料傳輸需求，一通用序列匯流排3.0版本(以下簡稱USB3.0)以於2008年11月初次嶄露頭角。USB3.0允許了4.8Gbps”超高速”資料傳輸且USB3.0的淨資料傳輸率可達4Gbps。當USB3.0操作於超高速資料傳輸時，USB3.0對於兩對差動資料線對採用全雙工(full duplex)方式傳送訊號，有別於非超高速差動資料線對。因此，USB3.0傳輸線包含有一條電源線、一條接地線、兩條非超高速資料線以及四條超高速資料線。相較之下，USB2.0傳輸線僅包含一傳輸線對(即，兩條資料線)，用以傳輸資 料。此外，在”直達主控制器”(host-directed)的通訊協定下，超高速資料傳輸可透過通訊渠道建立於主控制器與每個週邊裝置間，而USB2.0則以廣播的方式對所有的週邊裝置送封包。當然，USB3.0具備其他許多與USB2.0不同的特徵，應為本領域具通常知識者所熟知，因此於此不再贅述。
然而，USB3.0電路上的硬體設計問題(例如：折線問題或者連接器問題)，可能導致在USB3.0資料傳輸期間傳輸失敗或造成資料傳輸不完整。
因此，本發明之主要目的即在於提供一種用於一電腦系統之一韌體中改善資料傳輸之方法以及相關電腦系統，以避免傳輸失敗。
本發明揭露一種用於一電腦系統之一韌體中改善資料傳輸之方法。該方法包含有於一資料傳輸透過一高速匯流排執行時，監控該資料傳輸之一逾時次數、一重寫次數以及一錯誤旗標；以及根據該逾時次數、該重寫次數以及該錯誤旗標判斷是否傳送一中斷命令至一基本輸入輸出系統(Basic Input/Output System，BIOS)。
本發明另揭露一種用於一電腦系統之一基本輸入輸出系統中改善資料傳輸之方法。該方法包含有於一資料傳輸起始前，檢查一低速旗標；以及根據該低速旗標判斷是否調整一解加強準位(de-emphasis level)，其中該解加強準位相關於該資料傳輸之一傳輸率。
本發明另揭露一電腦系統，用來改善資料傳輸。該電腦系統包含有一韌體以及一基本輸入輸出系統。該韌體，用來監控一資料傳輸 之一逾時次數、一重寫次數以及一錯誤旗標以及根據該逾時次數、該重寫次數以及該錯誤旗標判斷是否傳送一中斷命令。該基本輸入輸出系統，用來根據該中斷命令設定一低速旗標以及根據該低速旗標判斷是否調整一解加強準位。
請參考第1A圖以及第1B圖，第1A圖以及第1B圖為本發明實施例一流程10之示意圖。流程10用於一電腦系統中，用來改善該電腦系統中一匯流排之資料傳輸，以避免傳輸失敗或資料傳輸不完整。該電腦系統包含有一韌體以及一基本輸入輸出系統(Basic Input/Output System，BIOS)。電腦系統之匯流排包含有通用序列(Universal Serial Bus，USB)、週邊元件互連介面(peripheral component interconnect express，PCIe)、串列進階技術連接(Serial Advanced Technology Attachment，SATA)等等，而不限於此。該流程10包含下列步驟：
步驟100：開始。
步驟102：基本輸入輸出系統於一資料傳輸起始前，檢查一低速旗標。
步驟104：基本輸入輸出系統根據低速旗標判斷是否調整一解加強準位(de-emphasis level)？若低速旗標為“0”，執行步驟108；若低速旗標為“1”，執行步驟106。
步驟106：基本輸入輸出系統降低解加強準位以降低資料傳輸之傳輸率。
步驟108：基本輸入輸出系統透過一高速匯流排開始執行資料傳 輸。
步驟110：韌體於高速匯流排執行資料傳輸時，監控資料傳輸之一逾時次數、一重寫次數以及一錯誤旗標。
步驟112：韌體判斷逾時次數或重寫次數是否大於一數值X？若是，執行步驟116；若否，執行步驟110。
步驟114：韌體判斷錯誤旗標是否為“1”？若是，執行步驟116；若否，執行步驟110。
步驟116：韌體傳送一中斷命令至基本輸入輸出系統。
步驟118：基本輸入輸出系統於接收到中斷命令時降低解加強準位並設定低速旗標為“1”。
步驟120：基本輸入輸出系統判斷電腦系統是否重設或重新開機？若是，執行步驟122；若否，執行步驟124。
步驟122：基本輸入輸出系統將低速旗標重設為“0”。
步驟124：基本輸入輸出系統將低速旗標維持為“1”。
步驟126：結束。
根據流程10，電腦系統之基本輸入輸出系統於資料傳輸起始前，檢查低速旗標是否設定為“0”。當低速旗標設定為“0”時，基本輸入輸出系統透過高速匯流排(例如：USB3.0)開始執行資料傳輸。當低速旗標設定為“1”時，基本輸入輸出系統降低解加強準位，並透過一低速匯流排(例如：USB2.0)開始執行資料傳輸。其中，解加強準位相關於資料傳輸之傳輸率，解加強準位高代表高傳輸率，解加強準位低代表低傳輸率，例如：解加強準位可從6dB(5GT/s)降至3.5dB(2.5GT/s)。若基本輸入輸出系統透過高速匯 流排(例如：USB3.0)開始執行資料傳輸，韌體監控資料傳輸之逾時次數、重寫次數以及錯誤旗標，以判斷資料傳輸是否有錯誤發生。此外，當在資料傳輸上之一致命錯誤、一無法更正錯誤以及一訊號系統錯誤其中至少一者發生時，錯誤旗標會被設定為“1”。當逾時次數或重寫次數大於數值X，韌體傳送中斷命令至基本輸入輸出系統。較佳地，數值X為一預設數值，例如：逾時次數或重寫次數大於100次。或者，當錯誤旗標為“1”時，韌體傳送中斷命令至基本輸入輸出系統。當基本輸入輸出系統於接收到中斷命令時，基本輸入輸出系統得知資料傳輸有錯誤發生，必須降低資料傳輸之傳輸率。因此，基本輸入輸出系統根據中斷命令降低解加強準位，並設定低速旗標為“1”。在此情形下，基本輸入輸出系統判斷該電腦系統是否重設或重新開機。當該電腦系統重設或重新開機時，該基本輸入輸出系統將該低速旗標重設為“0”。當該電腦系統沒有重設或重新開機時，該基本輸入輸出系統將該低速旗標維持為“1”。
簡言之，在資料傳輸起始前，基本輸入輸出系統根據低速旗標判斷是否透過調整解加強準位執行高速匯流排(例如：USB3.0)或低速匯流排(例如：USB2.0)之資料傳輸。於高速匯流排之資料傳輸期間，韌體監控逾時次數或重寫次數以及錯誤旗標，以判斷是否有傳輸錯誤發生。若逾時次數或重寫次數超過數值X或錯誤旗標被設定為“1”時，韌體傳送中斷命令至基本輸入輸出系統，以告知基本輸入輸出系統資料傳輸有錯誤發生，必須降低資料傳輸之傳輸率以避免傳輸失敗或造成資料傳輸不完整。基本輸入輸出系統根據中斷命令設定低速旗標為“1”，以降低解加強準位，並執行低匯流排之 資料傳輸直到電腦系統重設或重新開機。當電腦系統重設或重新開機時，基本輸入輸出系統重設低速旗標為“0”。因此，本發明可利用基本輸入輸出系統以及韌體，監控高速匯流排之資料傳輸期間是否有傳輸錯誤發生，進一步調整解加強準位，以避免傳輸失敗或造成資料傳輸不完整。
關於流程20之實現方式，請參考第2圖。第2圖為本發明實施例一電腦系統20之示意圖。電腦系統20包含有一基本輸入輸出系統200、一韌體220以及一匯流排240。匯流排240包含有通用序列(Universal Serial Bus，USB)、週邊元件互連介面(peripheral component interconnect express，以下簡稱PCIe)、串列進階技術連接(Serial Advanced Technology Attachment，SATA)等等，而不限於此。韌體220用來監控匯流排240之資料傳輸之一逾時次數、一重寫次數以及一錯誤旗標，並根據逾時次數、重寫次數以及錯誤旗標判斷是否傳送一中斷命令至基本輸入輸出系統200。基本輸入輸出系統200，用來根據中斷命令設定一低速旗標以及根據低速旗標判斷是否調整一解加強準位。
第2圖之電腦系統20係用來實現流程10，相關變化方式可參考前述說明，於此不贅述。
綜上所述，本發明在資料傳輸起始前，基本輸入輸出系統根據低速旗標調整解加強準位。於高速匯流排執行資料傳輸期間，韌體監控逾時次數或重寫次數以及錯誤旗標。若逾時次數或重寫次數超過數值X或錯誤旗標被設定為“1”時，韌體傳送中斷命令至基本輸入輸出系統。基本輸入輸出系統根據中斷命令設定低速旗標為 “1”，以降低解加強準位，進一步地降低資料傳輸之傳輸率。當電腦系統重設或重新開機時，基本輸入輸出系統重設低速旗標為“0”。因此，本發明可利用基本輸入輸出系統以及韌體，監控高速匯流排執行資料傳輸期間是否有傳輸錯誤發生，進一步調整解加強準位，以避免傳輸失敗或造成資料傳輸不完整。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10‧‧‧流程
100、102、104、106‧‧‧步驟
108、110、112、114‧‧‧步驟
116、118、120、122‧‧‧步驟
124、126‧‧‧步驟
20‧‧‧電腦系統
200‧‧‧基本輸入輸出系統
220‧‧‧韌體
240‧‧‧匯流排
第1A圖以及第1B圖為本發明實施例一流程之示意圖。
第2圖為本發明實施例一電腦系統之示意圖。
10‧‧‧流程
100、102、104、106‧‧‧步驟
108、110、112、114‧‧‧步驟
116、118、120、122‧‧‧步驟
124、126‧‧‧步驟

Claims (23)

  1. 一種改善資料傳輸之方法，用於一電腦系統之一韌體中，該方法包含有：於一資料傳輸透過一高速匯流排執行時，監控該資料傳輸之一逾時次數、一重寫次數以及一錯誤旗標；以及根據該逾時次數、該重寫次數以及該錯誤旗標判斷是否傳送一中斷命令至一基本輸入輸出系統(Basic Input/Output System，BIOS)。
  2. 如請求項1所述之方法，其中根據該逾時次數、該重寫次數判斷是否傳送該中斷命令至該基本輸入輸出系統，包含有於該逾時次數或該重寫次數大於一門檻值時，傳送該中斷命令至該基本輸入輸出系統。
  3. 如請求項1所述之方法，其中根據該錯誤旗標判斷是否傳送該中斷命令至該基本輸入輸出系統，包含有於該錯誤旗標設定為“1”時，傳送該中斷命令至該基本輸入輸出系統。
  4. 如請求項3所述之方法，其另包含於一致命錯誤、一無法更正錯誤以及一訊號系統錯誤其中至少一者發生時，將該錯誤旗標設定為“1”。
  5. 一種改善資料傳輸之方法，用於一電腦系統之一基本輸入輸出系統中，該方法包含有：於一資料傳輸起始前，檢查一低速旗標；以及根據該低速旗標判斷是否調整一解加強準位(de-emphasis level)，其中該解加強準位相關於該資料傳輸之一傳輸率。
  6. 如請求項5所述之方法，其中根據該低速旗標判斷是否調整該解加強準位，包含有於該低速旗標設定為“0”時透過一高速匯流排開始執行該資料傳輸以及於該低速旗標設定為“1”時降低該解加強準位以降低該資料傳輸之該傳輸率。
  7. 如請求項6所述之方法，其中降低該資料傳輸之該傳輸率，包含有透過一低速匯流排開始執行該資料傳輸。
  8. 如請求項5所述之方法，其另包含於接收到一中斷命令時，降低該該解加強準位並設定該低速旗標為“1”，其中該中斷命令相關於該資料傳輸之一傳輸錯誤。
  9. 如請求項8所述之方法，其中該資料傳輸之該傳輸錯誤包含有該資料傳輸之一逾時次數或一重寫次數大於一門檻值、一致命錯誤發生、一無法更正錯誤發生以及一訊號系統錯誤發生其中至少一者。
  10. 如請求項8所述之方法，其另包含於該低速旗標設定為“1”時，判斷該電腦系統是否重設或重新開機。
  11. 如請求項10所述之方法，其另包含於判斷該電腦系統重設或重新開機時，將該低速旗標重設為“0”。
  12. 如請求項10所述之方法，其另包含於判斷該電腦系統無重設或重新開機時，將該低速旗標維持為“1”。
  13. 一電腦系統，用來改善資料傳輸，該電腦系統包含有：一韌體，用來監控一資料傳輸之一逾時次數、一重寫次數以及一錯誤旗標以及根據該逾時次數、該重寫次數以及該錯誤旗 標判斷是否傳送一中斷命令；以及一基本輸入輸出系統，用來根據該中斷命令設定一低速旗標以及根據該低速旗標判斷是否調整一解加強準位。
  14. 如請求項13述之電腦系統，其中該韌體根據該逾時次數、該重寫次數判斷是否傳送該中斷命令至該基本輸入輸出系統，包含有於該逾時次數或該重寫次數大於一門檻值時，該韌體傳送該中斷命令至該基本輸入輸出系統。
  15. 如請求項13述之電腦系統，其中該韌體根據該錯誤旗標判斷是否傳送該中斷命令至該基本輸入輸出系統，包含有於該錯誤旗標設定為“1”時，該韌體傳送該中斷命令至該基本輸入輸出系統。
  16. 如請求項13所述之方法，其中該韌體另用來於一致命錯誤、一無法更正錯誤以及一訊號系統錯誤其中至少一者發生時，將該錯誤旗標設定為“1”。
  17. 如請求項13所述之電腦系統，其中該基本輸入輸出系統另用來於一資料傳輸起始前，檢查該低速旗標。
  18. 如請求項13所述之電腦系統，其中該基本輸入輸出系統根據該低速旗標判斷是否調整該解加強準位，包含有於該低速旗標設定為“0”時透過一高速匯流排開始執行該資料傳輸以及於該低速旗標設定為“1”時降低該解加強準位以降低該資料傳輸之該傳輸率。
  19. 如請求項18所述之電腦系統，其中該基本輸入輸出系統降低該資料傳輸之該傳輸率，包含有該基本輸入輸出系統透過一低速匯流排開始執行該資料傳輸。
  20. 如請求項13所述之電腦系統，其中該基本輸入輸出系統根據該中斷命令設定該低速旗標，包含有該基本輸入輸出系統於接收到該中斷命令時，降低該解加強準位並設定該低速旗標為“1”。
  21. 如請求項20所述之電腦系統，其中該基本輸入輸出系統另用來於該低速旗標設定為“1”時，判斷該電腦系統是否重設或重新開機。
  22. 如請求項21所述之電腦系統，其中該基本輸入輸出系統另用來於判斷該電腦系統重設或重新開機時，將該低速旗標重設為“0”。
  23. 如請求項21所述之電腦系統，其中該基本輸入輸出系統另用來於判斷該電腦系統無重設或重新開機時，將該低速旗標維持為“1”。
TW101126013A 2012-07-19 2012-07-19 改善資料傳輸之方法及其相關電腦系統 TWI464597B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101126013A TWI464597B (zh) 2012-07-19 2012-07-19 改善資料傳輸之方法及其相關電腦系統
CN201210276268.9A CN103577362B (zh) 2012-07-19 2012-08-06 改善数据传输的方法及其相关计算机系统
US13/688,224 US20140026001A1 (en) 2012-07-19 2012-11-29 Method of Improving Data Transmission and Related Computer System

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101126013A TWI464597B (zh) 2012-07-19 2012-07-19 改善資料傳輸之方法及其相關電腦系統

Publications (2)

Publication Number Publication Date
TW201405320A TW201405320A (zh) 2014-02-01
TWI464597B true TWI464597B (zh) 2014-12-11

Family

ID=49947606

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101126013A TWI464597B (zh) 2012-07-19 2012-07-19 改善資料傳輸之方法及其相關電腦系統

Country Status (3)

Country Link
US (1) US20140026001A1 (zh)
CN (1) CN103577362B (zh)
TW (1) TWI464597B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI623836B (zh) 2014-01-27 2018-05-11 新唐科技股份有限公司 連接裝置及其控制晶片及控制方法
US20170314275A1 (en) * 2016-04-27 2017-11-02 United States Gypsum Company Formable corner finishing and trim strip
CN109213623B (zh) * 2017-06-30 2022-02-22 慧荣科技股份有限公司 降低快闪储存介面中传收数据错误方法及装置
CN109426644A (zh) * 2017-08-31 2019-03-05 西安中兴新软件有限责任公司 一种usb数据传输的速率调整方法及装置、设备
US10891179B2 (en) * 2018-10-22 2021-01-12 Western Digital Technologies, Inc. Data storage device with deadlock recovery capabilities
CN110795284B (zh) * 2019-10-25 2022-03-22 浪潮电子信息产业股份有限公司 一种数据恢复方法、装置、设备及可读存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805882A (en) * 1996-07-19 1998-09-08 Compaq Computer Corporation Computer system and method for replacing obsolete or corrupt boot code contained within reprogrammable memory with new boot code supplied from an external source through a data port
TW200502749A (en) * 2003-07-09 2005-01-16 Foquest Advanced Inc Processing system with time monitoring and method thereof
TW200828009A (en) * 2006-12-18 2008-07-01 Inventec Corp Computer peripheral device automatic failure diagnostic method and system
CN101583933A (zh) * 2006-10-31 2009-11-18 先进微装置公司 包含双模式存储器互连的存储器控制器
TW201015301A (en) * 2008-10-03 2010-04-16 Fujitsu Ltd Computer apparatus and processor diagnostic method
CN101699419A (zh) * 2009-11-13 2010-04-28 威盛电子股份有限公司 数据传输方法以及使用该方法的通用串行总线主机控制器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8184677B1 (en) * 1998-02-27 2012-05-22 Globalfoundries Inc. Arrangement in a network repeater for monitoring link integrity and automatically down shifting link speed
JP4454772B2 (ja) * 2000-03-17 2010-04-21 富士通マイクロエレクトロニクス株式会社 通信バスの異常検出装置とマイクロコンピュータ
US6671831B1 (en) * 2000-06-13 2003-12-30 Cypress Semiconductor Corp. Fault tolerant USB method and apparatus
CN1281189A (zh) * 2000-08-23 2001-01-24 深圳市宏网实业有限公司 一种网络安全服务器及其智能防护方法
KR100370368B1 (ko) * 2001-01-31 2003-02-05 삼성전자 주식회사 내부 온도가 기준 온도를 초과할 때 슬립 모드로 진입하는 에이씨피아이를 채용한 컴퓨터 시스템 및 그 방법
TW569095B (en) * 2002-05-29 2004-01-01 Via Tech Inc Method for detecting the transmission rate of a host controller by USB device
US6738834B1 (en) * 2002-07-15 2004-05-18 Cypress Microsystems System for reconfiguring a peripheral device using configuration residing on the peripheral device by electronically simulating a physical disconnection and reconnection to a host device
US7072989B1 (en) * 2002-09-27 2006-07-04 Cypress Semiconductor, Inc. USB peripheral device storing an indication of an operating power mode when a host went into hibernate and restarting at the power mode accordingly
US7512720B2 (en) * 2005-04-29 2009-03-31 Sigmatel, Inc. System and method for accessing universal serial bus networks
US7493422B2 (en) * 2005-11-14 2009-02-17 Ncr Corporation Loss of universal serial bus communication
US8301813B2 (en) * 2009-12-24 2012-10-30 Ati Technologies Ulc Method and device for disabling a higher version of a computer bus and interconnection protocol for interoperability with a device compliant to a lower version of the computer bus and interconnection protocol
CN101833528A (zh) * 2010-04-06 2010-09-15 四川和芯微电子股份有限公司 电子设备传输速度的调整方法
JP5917069B2 (ja) * 2010-10-20 2016-05-11 キヤノン株式会社 通信制御装置およびその制御方法
US8510607B2 (en) * 2011-01-17 2013-08-13 Avago Technologies General Ip (Singapore) Pte. Ltd. EFTB unit, USB device with the EFTB unit and method for resetting and reenumerating the USB device
US8769343B2 (en) * 2011-06-10 2014-07-01 Nxp B.V. Compliance mode detection from limited information
US8996747B2 (en) * 2011-09-29 2015-03-31 Cypress Semiconductor Corporation Methods and physical computer-readable storage media for initiating re-enumeration of USB 3.0 compatible devices
US8654890B2 (en) * 2011-12-14 2014-02-18 Texas Instruments Incorporated Adaptive real-time control of de-emphasis level in a USB 3.0 signal conditioner based on incoming signal frequency range

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805882A (en) * 1996-07-19 1998-09-08 Compaq Computer Corporation Computer system and method for replacing obsolete or corrupt boot code contained within reprogrammable memory with new boot code supplied from an external source through a data port
TW200502749A (en) * 2003-07-09 2005-01-16 Foquest Advanced Inc Processing system with time monitoring and method thereof
CN101583933A (zh) * 2006-10-31 2009-11-18 先进微装置公司 包含双模式存储器互连的存储器控制器
TW200828009A (en) * 2006-12-18 2008-07-01 Inventec Corp Computer peripheral device automatic failure diagnostic method and system
TW201015301A (en) * 2008-10-03 2010-04-16 Fujitsu Ltd Computer apparatus and processor diagnostic method
CN101699419A (zh) * 2009-11-13 2010-04-28 威盛电子股份有限公司 数据传输方法以及使用该方法的通用串行总线主机控制器

Also Published As

Publication number Publication date
TW201405320A (zh) 2014-02-01
CN103577362B (zh) 2016-06-01
US20140026001A1 (en) 2014-01-23
CN103577362A (zh) 2014-02-12

Similar Documents

Publication Publication Date Title
TWI464597B (zh) 改善資料傳輸之方法及其相關電腦系統
US11789892B2 (en) Recalibration of PHY circuitry for the PCI express (PIPE) interface based on using a message bus interface
US11567895B2 (en) Method, apparatus and system for dynamic control of clock signaling on a bus
US9696777B2 (en) Computer port control
US8799532B2 (en) High speed USB hub with full speed to high speed transaction translator
US10831700B2 (en) Methods and apparatus for reducing power consumption within embedded systems
WO2016099627A1 (en) DATA TRANSMISSION USING PCIe PROTOCOL VIA USB PORT
US8990470B1 (en) Virtual hubs for communication interface
US20090063717A1 (en) Rate Adaptation for Support of Full-Speed USB Transactions Over a High-Speed USB Interface
US10853289B2 (en) System, apparatus and method for hardware-based bi-directional communication via reliable high performance half-duplex link
US9043528B2 (en) Bridge between a peripheral component interconnect express interface and a universal serial bus 3.0 device
WO2021073480A1 (zh) 一种接口电路及其接口通信的方法、装置
US10140221B2 (en) Method to handle host, device, and link's latency tolerant requirements over USB Type-C power delivery using vendor defined messaging for all alternate modes
US11232060B2 (en) Method, apparatus and system for power supply policy exchange on a bus
CN108632577A (zh) 一种图像传输系统
JP2009048444A (ja) Ｕｓｂデバイスの制御方法、コントローラ及び電子機器
US20230418703A1 (en) Autonomic troubleshooting of a system of devices
US20140317320A1 (en) Universal serial bus devices supporting super speed and non-super speed connections for communication with a host device and methods using the same
US8688875B2 (en) Host electronic device and host determination method
US10152444B1 (en) Synchronous link training
CN112131157B (zh) 一种使用usb接口实现ipmi功能的方法、usb接口和服务器
US11726870B2 (en) Peripheral component interconnect express interface device and system including the same
JP2009130614A (ja) 通信制御装置、通信制御方法および通信制御プログラム
TWI645298B (zh) 降低快閃儲存介面中傳收資料錯誤方法以及使用該方法的裝置
JP2012088971A (ja) 通信制御装置およびその制御方法