JP2009130614A - 通信制御装置、通信制御方法および通信制御プログラム - Google Patents
通信制御装置、通信制御方法および通信制御プログラム Download PDFInfo
- Publication number
- JP2009130614A JP2009130614A JP2007303291A JP2007303291A JP2009130614A JP 2009130614 A JP2009130614 A JP 2009130614A JP 2007303291 A JP2007303291 A JP 2007303291A JP 2007303291 A JP2007303291 A JP 2007303291A JP 2009130614 A JP2009130614 A JP 2009130614A
- Authority
- JP
- Japan
- Prior art keywords
- setting
- communication control
- data
- control device
- transmission circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L2001/0092—Error control systems characterised by the topology of the transmission link
- H04L2001/0094—Bus
Abstract
【解決手段】通信システム1のデバイス10は、フレーム送信要求(X_RDY)をホスト20に送信した後に、フレーム転送を行う。続いて、送信許可を受信したデバイス10は、SOFからEOFまでフレーム転送を行い、その後、転送終了した後に、WTERMプリミティブを出力しながら、ホストからの受信結果を待つ。そして、ホスト20は、受信の間、受信中を示すR_IPプリミティブを出力し、受信フレームに問題が無ければ、R_OKをデバイス10に送信する。一方、ホスト20は、受信フレームに問題がある場合には、受信エラー(R_ERR)をデバイス10に対して送信する。その後、デバイス10は、ホスト20から受信エラーの返信があった場合には、送信回路の設定を変更する。
【選択図】 図1
Description
まず最初に、図1を用いて、実施例1に係る通信システムの概要および特徴を説明する。図1は、実施例1に係る通信システムの概要および特徴を説明するための図である。
次に、図2を用いて、図1に示した通信システム1におけるSerialATAの通信階層を説明する。図2は、実施例1に係る通信システム1のSerialATAの通信階層を示すブロック図である。
次に、図5を用いて、図1に示したデバイス10の構成を説明する。図5は、実施例1に係るデバイス10の構成を示すブロック図である。同図に示すように、このデバイス10は、通信I/F11、制御部12、記憶部13を備え、SATAケーブルを介してホスト20と接続される。以下にこれらの各部の処理を説明する。
次に、図7を用いて、実施例1に係るデバイス10による処理を説明する。図7は、実施例1に係るデバイス10の処理動作を示すフローチャートである。
上述してきたように、通信システム1は、受信エラー受信時に送信回路の設定を変更するので、データの規格を拡張することなく、また、伝送系の品質に寄らずに安定した通信が行えるとともに、システムの信頼性を向上することが可能である。
上記の実施例1では、設定用レジスタとして、リトライを繰り返す毎にTX振幅の値が大きくなるように設定値を設定する場合を説明したが、本発明はこれに限定されるものではなく、図11に例示するように、初期値を基準として、TX振幅の値が大きくなる設定値と、小さくなる設定値とが交互になるように設定してもよい。
また、上記の実施例1では、リトライで変更するパラメータとして、TX出力信号の振幅パラメータを変更する場合を説明したが、本発明は変更する変更するようにしてもよい。
また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。例えば、受信部12bと設定変更部12cを統合してもよい。さらに、各装置にて行なわれる各処理機能は、その全部または任意の一部が、CPUおよび当該CPUにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。
ところで、上記の実施例で説明した各種の処理は、あらかじめ用意されたプログラムをコンピュータで実行することによって実現することができる。そこで、以下では、図12を用いて、上記の実施例と同様の機能を有するプログラムを実行するコンピュータの一例を説明する。図12は、通信制御プログラムを実行するコンピュータを示す図である。
前記他の通信制御装置からデータを正常に受信できなかった旨の通知である受信エラーを受信した場合には、送信回路の設定を変更する設定変更手段を備えることを特徴とする通信制御装置。
前記設定変更手段は、前記受信エラーを受信した場合には、前記所定の記憶部に記憶された前記各レジスタの順番に従って、送信回路の設定を変更することを特徴とする付記1〜3のいずれか一つに記載の通信制御装置。
前記他の通信制御装置からデータを正常に受信できなかった旨の通知である受信エラーを受信した場合には、送信回路の設定を変更する設定変更ステップを含んだことを特徴とする通信制御方法。
前記他の通信制御装置からデータを正常に受信できなかった旨の通知である受信エラーを受信した場合には、送信回路の設定を変更する設定変更手順をコンピュータに実行させることを特徴とする通信制御プログラム。
前記他の通信制御装置からデータを正常に受信できなかった場合には、受信回路の設定を変更する設定変更手段を備えることを特徴とする通信制御装置。
11 通信I/F
12 制御部
12a 送信部
12b 受信部
12c 設定変更部
13 記憶部
13a 振幅設定用レジスタ
20 ホスト
Claims (7)
- 他の通信制御装置にデータを送信し、当該他の通信制御装置から正常にデータを受信できたか否かの通知を受信する通信制御装置であって、
前記他の通信制御装置からデータを正常に受信できなかった旨の通知である受信エラーを受信した場合には、送信回路の設定を変更する設定変更手段を備えることを特徴とする通信制御装置。 - 前記設定変更手段は、前記送信回路の設定として、振幅、プリエンファシス量、スルーレート量のいずれか一つまたは複数を変更することを特徴とする請求項1に記載の通信制御装置。
- 前記設定変更手段は、他の通信制御装置との位相修正を行うためのデータを送信するタイミングで、前記送信回路の設定を変更することを特徴とする請求項1または2に記載の通信制御装置。
- 送信回路の設定を制御する複数のレジスタそれぞれに、送信回路の設定用の値を対応付けるとともに、各レジスタが送信回路の設定を制御する順番を所定の記憶部に記憶する設定値記憶手段と、
前記設定変更手段は、前記受信エラーを受信した場合には、前記所定の記憶部に記憶された前記各レジスタの順番に従って、送信回路の設定を変更することを特徴とする請求項1〜3のいずれか一つに記載の通信制御装置。 - 前記受信エラーを受信した場合には、送信回路の設定を制御するレジスタの設定値をファームウェアによって書き換えるように制御して、送信回路の設定を変更することを特徴とする請求項1〜3のいずれか一つに記載の通信制御装置。
- 他の通信制御装置にデータを送信し、当該他の通信制御装置から正常にデータを受信できたか否かの通知を受信する通信制御方法であって、
前記他の通信制御装置からデータを正常に受信できなかった旨の通知である受信エラーを受信した場合には、送信回路の設定を変更する設定変更ステップを含んだことを特徴とする通信制御方法。 - 他の通信制御装置にデータを送信し、当該他の通信制御装置から正常にデータを受信できたか否かの通知を受信する通信制御方法をコンピュータに実行させる通信制御プログラムであって、
前記他の通信制御装置からデータを正常に受信できなかった旨の通知である受信エラーを受信した場合には、送信回路の設定を変更する設定変更手順をコンピュータに実行させることを特徴とする通信制御プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007303291A JP2009130614A (ja) | 2007-11-22 | 2007-11-22 | 通信制御装置、通信制御方法および通信制御プログラム |
US12/247,011 US20090138786A1 (en) | 2007-11-22 | 2008-10-07 | Communication control apparatus, communication control method, and communication control program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007303291A JP2009130614A (ja) | 2007-11-22 | 2007-11-22 | 通信制御装置、通信制御方法および通信制御プログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009130614A true JP2009130614A (ja) | 2009-06-11 |
Family
ID=40670799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007303291A Pending JP2009130614A (ja) | 2007-11-22 | 2007-11-22 | 通信制御装置、通信制御方法および通信制御プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090138786A1 (ja) |
JP (1) | JP2009130614A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011130008A (ja) * | 2009-12-15 | 2011-06-30 | Hitachi-Lg Data Storage Inc | データ入出力装置 |
US8645590B2 (en) | 2012-01-18 | 2014-02-04 | Lsi Corporation | Application of alternate align primitives during SAS rate matching to improve continuous adaptation |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06268634A (ja) * | 1993-03-16 | 1994-09-22 | Seiko Instr Inc | 無線通信方式 |
JP2003078509A (ja) * | 2001-09-05 | 2003-03-14 | Hitachi Kokusai Electric Inc | 自動再送要求通信方法 |
JP2005050257A (ja) * | 2003-07-31 | 2005-02-24 | Toshiba Corp | シリアルataインタフェース持つ電子機器及び信号振幅自動調整方法 |
JP2005286393A (ja) * | 2004-03-26 | 2005-10-13 | Nec Corp | 通信装置及び方法 |
JP2006018712A (ja) * | 2004-07-05 | 2006-01-19 | Ricoh Co Ltd | デジタル・アナログ混載型半導体集積回路 |
JP2007267392A (ja) * | 2006-03-09 | 2007-10-11 | Silicon Image Inc | 集積回路間のポイントツーポイント通信のための物理インタフェースでのエラー検出 |
-
2007
- 2007-11-22 JP JP2007303291A patent/JP2009130614A/ja active Pending
-
2008
- 2008-10-07 US US12/247,011 patent/US20090138786A1/en not_active Abandoned
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06268634A (ja) * | 1993-03-16 | 1994-09-22 | Seiko Instr Inc | 無線通信方式 |
JP2003078509A (ja) * | 2001-09-05 | 2003-03-14 | Hitachi Kokusai Electric Inc | 自動再送要求通信方法 |
JP2005050257A (ja) * | 2003-07-31 | 2005-02-24 | Toshiba Corp | シリアルataインタフェース持つ電子機器及び信号振幅自動調整方法 |
JP2005286393A (ja) * | 2004-03-26 | 2005-10-13 | Nec Corp | 通信装置及び方法 |
JP2006018712A (ja) * | 2004-07-05 | 2006-01-19 | Ricoh Co Ltd | デジタル・アナログ混載型半導体集積回路 |
JP2007267392A (ja) * | 2006-03-09 | 2007-10-11 | Silicon Image Inc | 集積回路間のポイントツーポイント通信のための物理インタフェースでのエラー検出 |
Also Published As
Publication number | Publication date |
---|---|
US20090138786A1 (en) | 2009-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7765348B2 (en) | Configurable two-wire interface module | |
US8719475B2 (en) | Method and system for utilizing low power superspeed inter-chip (LP-SSIC) communications | |
US8225024B2 (en) | Use of a first two-wire interface communication to support the construction of a second two-wire interface communication | |
US9129064B2 (en) | USB 3.0 link layer timer adjustment to extend distance | |
US11467909B1 (en) | Peripheral component interconnect express interface device and operating method thereof | |
US20060200641A1 (en) | Protecting data transactions on an integrated circuit bus | |
EP4116836A1 (en) | Equalization time configuration method, chip, and communications system | |
US20120327950A1 (en) | Method for Transmitting Data Packets | |
JP5407230B2 (ja) | Pciカード、マザーボード、pciバスシステム、制御方法、及びプログラム | |
KR102535563B1 (ko) | Can 버스를 이용한 다중 uart 통신 방법, 이를 수행하기 위한 기록 매체 및 장치 | |
JP2009130614A (ja) | 通信制御装置、通信制御方法および通信制御プログラム | |
CN106664231A (zh) | 具有检验功能的传输单元 | |
JP4643499B2 (ja) | 情報処理装置 | |
EP3726813B1 (en) | Control of ethernet link-partner gpio using oam | |
KR100935000B1 (ko) | 상이한 버스 프로토콜을 표현하기 위한 적응적 접근법 | |
KR20050118754A (ko) | 데이터 헤더 오류 체크를 통한 버스 사용 효율 향상 방법 | |
CN108241586A (zh) | 控制器电路与估计延迟补偿方法 | |
WO2012071925A1 (zh) | 单板通信系统及其通信方法 | |
TW201810059A (zh) | 主控元件以及資料傳輸方法 | |
JP6241256B2 (ja) | 電子機器、制御装置および通信方法 | |
US11960367B2 (en) | Peripheral component interconnect express device and operating method thereof | |
JP6299302B2 (ja) | 通信装置および通信システム | |
US20230315672A1 (en) | Interface device and computing system including the same | |
CN115378756B (zh) | 监控控制器域网络(can)xl节点 | |
JP2013105450A (ja) | Usb3.0装置及び制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091022 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110920 |