JP6241256B2 - 電子機器、制御装置および通信方法 - Google Patents

Description

本発明は、電子機器、制御装置および通信方法に関する。

図９は、従来の電子機器１の構成を示している。電子機器１は、機器内における主たる制御を行なうメインコントローラー（主たるＣＰＵを搭載した制御部２）と、当該制御部２とそれぞれに通信を行う複数のデバイス３，４，５…とを含んでいる。これらデバイス３，４，５…はそれぞれに、制御部１との間で行う通信の通信速度が異なっていたり（例えば、デバイス３の通信速度がＸｂｐｓ、デバイス４の通信速度がＹｂｐｓ）、通信方式が異なっていたりする（例えば、デバイス３，４の通信方式が通信方式Ａ、デバイス５の通信方式が通信方式Ｂ）。制御部２は、通信方式Ａのデバイス３，４と通信を行うためのポートａ１，ａ２や、通信方式Ｂのデバイス５と通信を行うためのポートｂ１，ｂ２を有する。このような状況では、制御部２とあるデバイスとの通信が、他のデバイスに誤動作を起させないために、制御部２と各デバイス３，４，５…とを結ぶ各通信線をスイッチＳＷにて切替える必要があった（当該切替えに要する回路構成や制御部１によるスイッチＳＷの切替え制御処理が必要であった）。

なお、主制御部と複数の端末制御部との間で信号線を介してシリアル通信を行う制御装置であって、主制御部は、端末制御部との間で低速通信とその偶数倍の高速通信との複数種類の通信速度での通信が可能であり、高速通信を行う場合は、スタートビット直後のデータビットをハイに固定することで低速通信と区別する構成が知られている（特許文献１参照）。

特開２０００‐１７２９０８号公報

電子機器内においては、制御部や各デバイスがそれぞれ別の基板に搭載されている場合、基板間を接続する通信線や当該接続に必要な各部品の数を低減して、できるだけ省スペース化、小型化したいとの要望がある。また、制御部や各デバイスが同じ基板に搭載されている場合であっても、それらを接続する配線や部品を少なくすることによる基板の省スペース化、小型化の要望がある。また、電子機器のデバッグを行うための冶具を外部から接続するためのデバッグ用コネクタが電子機器の筺体の一部に設けられることがある。このような場合、制御部と各デバイスとがそれぞれ別の通信線で結ばれていると、それら通信線の数に応じてデバッグ用コネクタを設ける必要があるが、デバック作業の効率、部品点数の抑制、美観等といった面から、このようなデバッグ用コネクタの数はできるだけ少ない方が好ましい。

このような各種要望から、電子機器１のような構成に対し、制御部２が各デバイス３，４，５…との通信に用いる通信線を共通化し、かつ前記スイッチＳＷを無くすことが望ましいと言える。しかしながら、スイッチＳＷの廃止を伴う通信線の共通化をすることで、上述したようなデバイスの誤動作が生じ得る。そのため、通信線の共通化とともに、各デバイスが正常に動作することを担保する構成が求められていた。

なお前記文献では、主制御部からのデータを受信する端末制御部のうち、通常端末はＳＹＮラインがローになったことを条件として通信を開始し、一方、高速通信を行う高速端末はスタートビット直後のデータビットがハイであることを条件として通信を開始する。つまり、対応する通信速度が異なる端末制御部は、それぞれ独自の条件で通信を開始するように設定を行う必要があり、実際に主制御部と複数の端末制御部との間で通信を構築する上で煩雑であった。

本発明は前記課題の少なくとも一つを解決するためになされたものであり、複数のデバイスと各デバイスを制御する側との間の通信に関し、通信の実現に要する構成や部品を簡素化し、かつ、誤動作の無い安定した各通信を容易に実現することが可能な電子機器、制御装置および通信方法を提供する。

本発明の態様の一つは、制御部と、当該制御部と通信を行う際の通信速度が異なる複数のデバイスとを含む電子機器であって、前記制御部と前記通信速度が異なる複数のデバイスとの通信に共通して使用される通信線を備え、前記制御部は、第一の通信速度に対応した第一のデバイスを制御するためのデータを当該第一の通信速度にて前記通信線を介して送信する場合に、当該第一のデバイスと異なる第二のデバイスが対応する第二の通信速度であって当該第一の通信速度よりも高速である当該第二の通信速度に則った通信において通信エラーを生じさせるデータを送信する第一通信処理、及び／又は、前記第二のデバイスを制御するためのデータを前記第二の通信速度にて前記通信線を介して送信する場合に、前記第一の通信速度に則った通信において通信エラーを生じさせるデータを送信する第二通信処理を実行する。

当該構成によれば、制御部は、あるデバイスを制御するためのデータを当該デバイスが対応する通信速度にて前記共通の通信線を介して送信すると、他のデバイスが対応する通信速度に則った通信において通信エラーが生じる。そのため、他のデバイスが当該データを受信したことで誤動作するということが無くなり、上述したようなスイッチＳＷも不要となる。

本発明の態様の一つは、前記制御部は、所定数のビットで構成される１フレームを単位として前記デバイスと前記通信線を介した通信を行うとし、前記第一の通信速度にて送信する前記第一のデバイスを制御するためのデータの１ビットの期間を、前記第二の通信速度にて送信する前記第二のデバイスを制御するためのデータの１フレームよりも長くするとしてもよい。
当該構成によれば、制御部から第一のデバイスを制御するためのデータが前記共通の通信線を介して送信された場合、第二のデバイスは当該データを受信しても、１フレーム分の期間中、同じ値だけを読み込む。そのため、第二のデバイスにとっては、１フレーム分の通信が成立せず通信エラーと認識する。従って、第一のデバイスを制御するためのデータを受信した第二のデバイスが当該データに基づいて誤動作する、ということが無い。

本発明の態様の一つは、前記制御部は、前記第二のデバイスを制御するためのデータを前記第二の通信速度にて送信する場合に、前記第一の通信速度に対応した１フレームの最終ビットのタイミングで当該最終ビットを欠落させるデータを送信するとしてもよい。
当該構成によれば、制御部から第二のデバイスを制御するためのデータが前記共通の通信線を介して送信された場合、第一のデバイスは当該データを受信しても、１フレーム分の期間における最終ビットのタイミングで最終ビットを得ることができない。そのため、第一のデバイスにとっては、１フレーム分の通信が成立せず通信エラーと認識する。従って、第二のデバイスを制御するためのデータを受信した第一のデバイスが当該データに基づいて誤動作する、ということが無い。

本発明の態様の一つは、前記複数のデバイスには、前記制御部と通信を行う際の通信方式が異なる複数のデバイスが含まれ、前記制御部は、第一の通信方式に対応したデバイスを制御するためのデータを当該第一の通信方式にて前記通信線を介して送信する場合に、当該第一の通信方式と異なる他の通信方式に則った通信において通信エラーを生じさせるデータを送信するとしてもよい。
当該構成によれば、制御部は、あるデバイスを制御するためのデータを当該デバイスが対応する通信方式にて前記共通の通信線を介して送信すると、他のデバイスが対応する通信方式に則った通信において通信エラーが生じる。そのため、他のデバイスが当該データを受信したことで誤動作をするということが無い。

本発明の態様の一つは、電子機器は、前記通信線と結線し且つ前記電子機器の外部と接続可能なコネクタを備えるとしてもよい。
当該構成によれば、電子機器の外部と接続可能なコネクタ（例えば、前記デバッグ用コネクタ）が一つで済むため、当該コネクタを介した外部からの作業の効率向上、電子機器のコスト抑制、美観向上、等といった効果が生じる。

本発明の技術的思想は、上述した電子機器とは別の物や方法によって実現されてもよい。例えば、上述した電子機器が実行する処理工程を有する方法の発明を把握することができる。つまり、制御部と、当該制御部と通信を行う際の通信速度が異なる複数のデバイスとの間の通信方法であって、前記制御部と前記通信速度が異なる複数のデバイスとの通信に共通の通信線を使用し、第一の通信速度に対応した第一のデバイスを制御するためのデータを当該第一の通信速度にて前記通信線を介して送信する場合に、当該第一のデバイスと異なる第二のデバイスが対応する第二の通信速度であって当該第一の通信速度よりも高速である当該第二の通信速度に則った通信において通信エラーを生じさせるデータを送信するステップ及び／又は、前記第二のデバイスを制御するためのデータを前記第二の通信速度にて前記通信線を介して送信する場合に、前記第一の通信速度に則った通信において通信エラーを生じさせるデータを送信するステップ、を備える通信方法を把握することができる。また、当該方法をハードウェア（制御部としてのコンピューター）に実行させるプログラムや、当該プログラムを記録したコンピューター読取可能な記録媒体を、それぞれ発明として捉えることができる。

また、前記制御部に相等する構成を独立した一つの物の発明として捉えることも可能である。
具体的には、電子機器内に搭載された複数のデバイスと異なる通信速度にて通信可能な制御装置（制御部）であって、前記通信速度が異なる複数のデバイスとの通信に共通して使用される通信線により前記複数のデバイスと接続し、第一の通信速度に対応した第一のデバイスを制御するためのデータを当該第一の通信速度にて前記通信線を介して送信する場合に、当該第一のデバイスと異なる第二のデバイスが対応する第二の通信速度であって当該第一の通信速度よりも高速である当該第二の通信速度に則った通信において通信エラーを生じさせるデータを送信する第一通信処理、及び／又は、前記第二のデバイスを制御するためのデータを前記第二の通信速度にて前記通信線を介して送信する場合に、前記第一の通信速度に則った通信において通信エラーを生じさせるデータを送信する第二通信処理を実行するとしてもよい。

電子機器の構成を簡易的に示すブロック図である。 フレームが各デバイスに読み込まれるタイミングの違いを例示する図である。 低速デバイス用フレームの速度を説明するための図である。 高速デバイス用フレームの速度を説明するための図である。 低速デバイスの通信速度と高速デバイスの通信速度との組み合わせを例示する図である。 Ｉ２Ｃ通信を説明するための図である。 ＳＣＬの速度を説明するための図である。 第三の実施形態にかかる電子機器の構成を簡易的に示すブロック図である。 従来の電子機器の構成を簡易的に示すブロック図である。

本発明の実施形態を、以下の順序に従って説明する。
１．構成の概略
２．第一の実施形態
３．第二の実施形態
４．第三の実施形態

１．構成の概略
図１は、電子機器１０の構成を簡易的に示すブロック図である。電子機器１０は、例えば、テレビ、レコーダー、デジタルメディアプレーヤー、その他ＡＶ機器等であり、制御部２０と、複数のデバイス３０，４０，５０…とを含んでいる。制御部２０は、不図示のＣＰＵやメモリーを有し、例えば、ＳｏＣ（System-on-Chip）にて構成された集積回路である。制御部２０は、メモリーに記憶した所定のプログラムに従って各デバイス３０，４０，５０…と通信して各デバイス３０，４０，５０…を制御することにより、電子機器１０全体の稼働を司る。制御部２０は、本発明にかかる通信方法の実行主体である。また、制御部２０は、本発明にかかる制御装置の一例に該当する。

本実施形態では一例として、デバイス３０およびデバイス４０は、通信方式として通信方式Ａを採用し、デバイス５０は、通信方式として通信方式Ｂを採用する。制御部２０は、デバイス３０，４０，５０…が採用するいずれの通信方式にも対応している。例えば、通信方式Ａは、シリアル通信の一種としてのＵＡＲＴ(Universal Asynchronous Receiver Transmitter) 通信であり、通信方式Ｂは、シリアル通信の一種としてのＩ２Ｃ(Inter-Integrated Circuit) 通信であるとする。

通信方式Ａ（ＵＡＲＴ通信）に関し、制御部２０の出力端子Ｔｘと、デバイス３０，４０各々の入力端子Ｒｘとが通信線Ｌ１により接続し、制御部２０の入力端子Ｒｘと、デバイス３０，４０各々の出力端子Ｔｘとが通信線Ｌ２により接続している。さらに、通信方式Ｂ（Ｉ２Ｃ通信）に関し、制御部２０のクロック信号（ＳＣＬ）端子と、デバイス５０のＳＣＬ端子とが通信線Ｌ１により接続し、制御部２０のデータ信号（ＳＤＡ）端子と、デバイス５０のＳＤＡ端子とが通信線Ｌ２により接続している。ＵＡＲＴ通信とＩ２Ｃ通信はともにＮＲＺ（Non-Return to Zero）信号であり、無信号時はハイレベルが維持されるため、それぞれの信号線を結線して通信路を共有化することが可能である。このような通信線Ｌ１，Ｌ２は、特許請求の範囲における「共通して使用される通信線」に該当する。

通信方式Ａを採用するデバイス３０，４０が対応する通信速度ｂｐｓ（ビット毎秒）は、デバイス３０がＸｂｐｓ、デバイス４０がＹｂｐｓであり、Ｘ＜Ｙであるとする。デバイス３０，４０の通信速度の相対的な差に起因して、デバイス３０を「低速デバイス」、デバイス４０を「高速デバイス」とも表現する。低速デバイスの具体例としては、リモートコントロール（リモコン）信号の受信、変換等を担当するリモコン制御部や、音声信号に対する処理を担当するオーディオ制御部などが挙げられる。また、高速デバイスの具体例としては、放送信号の復調処理を担当する復調器や、映像信号に対する処理を担当する映像処理部などが挙げられる。また、デバイス５０の例としては、放送信号を受信するためのチューナー等が挙げられる。

このように本実施形態では、電子機器１０は、制御部２０と通信速度や通信方式が異なる複数のデバイス３０，４０，５０…との通信に共通して使用する通信線Ｌ１，Ｌ２を備え、従来のようなスイッチＳＷ（図９）を有さない。つまり、スイッチＳＷを廃止して通信線を共通化したことで、（スイッチＳＷの切替え制御が不要であるため）通信処理が簡易化され、かつ、部品点数の削減によるコストダウン、省スペース化、小型化といった効果を生じさせる。そして、制御部２０は、通信線Ｌ１，Ｌ２を介した各デバイス３０，４０，５０…との通信に際して、各デバイス３０，４０，５０…の誤動作を生じさせないように通信をコントロールする。

例えば、制御部２０は、第一の通信速度（Ｘｂｐｓ）に対応した第一のデバイス（低速デバイス）を制御するためのデータを第一の通信速度にて前記共通の通信線を介して送信する場合に、第一のデバイスと異なる第二のデバイス（高速デバイス）が対応する第二の通信速度（Ｙｂｐｓ）であって第一の通信速度よりも高速である第二の通信速度に則った通信において通信エラーを生じさせるデータを送信し、また、第二のデバイスを制御するためのデータを第二の通信速度にて前記共通の通信線を介して送信する場合に、第一の通信速度に則った通信において通信エラーを生じさせるデータを送信する。また、制御部２０は、第一の通信方式に対応したデバイスを制御するためのデータを第一の通信方式にて前記通信線を介して送信する場合に、第一の通信方式と異なる他の通信方式に則った通信において通信エラーを生じさせるデータを送信する。第一の通信方式が通信方式Ａである場合は、前記他の通信方式は通信方式Ｂに該当し、第一の通信方式が通信方式Ｂである場合は、前記他の通信方式は通信方式Ａに該当する。
なお、電子機器１０が搭載するデバイスの数は、図１に示した数（３つ）に限られない。以下に、本発明にかかる幾つかの実施形態を詳細に説明する。

２．第一の実施形態
第一の実施形態では、採用する通信方式は同じであり通信速度が異なる複数のデバイス（デバイス３０，４０）を対象とした通信について説明する。
ＵＡＲＴ通信では、１回の通信あたり所定数のビットで構成されるデータ（フレームと言う。）を単位として通信が行われる。例えば、１フレームは、先頭のスタートビットＳＴ、８ビットデータ（ビットデータｂ０，ｂ１，ｂ２，ｂ３，ｂ４，ｂ５，ｂ６，ｂ７）、パリティビットＰおよび終端のストップビットＳＰ（最終ビット）により構成される。デバイス３０，４０は、各々入力端子ＲｘにおいてスタートビットＳＴ＝「０」を検出すると、自デバイスに予め定められた通信速度に従って、続く８ビットデータおよびパリティビットＰの値を読み込む。そして、最後にストップビットＳＰ＝「１」の検出に成功すると、その通信を正規なものと認め、読み込んだデータを受け付ける（読み込んだデータに基づく処理を実行する）。一方、自デバイスに予め定められた通信速度に従った読み込みのタイミングでストップビットＳＰ＝「１」が検出されない場合は、その通信は不正なもの（通信エラー）として、読み込んだデータを破棄する。制御部２０も、入力端子Ｒｘにて受信したデバイス３０，４０からのフレームについて同様の処理を行う。

デバイス３０，４０は、制御部２０からの送信データを受信したときに限り、各々の出力端子Ｔｘから制御部２０へレスポンスをする等して、制御部２０からデバイス３０，４０への送信と、デバイス３０，４０から制御部２０への送信とが同時に行われないように制御されている。また、デバイス３０の通信速度Ｘｂｐｓおよびデバイス４０の通信速度Ｙｂｐｓは、予め制御部２０により設定された値である。

図２Ａ，Ｂは、ＵＡＲＴ通信においてフレームがデバイス３０，４０それぞれに読み込まれるタイミングの違いを例示している。図２Ａは、低速デバイスであるデバイス３０を制御するために制御部２０が出力端子Ｔｘから通信速度Ｘｂｐｓで送信したフレーム（低速デバイス用フレームと呼ぶ。）を、デバイス３０が通信速度Ｘｂｐｓに従って読み込むタイミングを示している。図２Ｂは、当該低速デバイス用フレームを、デバイス４０が通信速度Ｙｂｐｓに従って読み込むタイミングを示している。低速デバイス用フレームは、通信線Ｌ１を通って送信されるため、低速デバイス以外のデバイス（ここでは、高速デバイスであるデバイス４０）も受信する。デバイス４０は、低速デバイス用フレームのスタートビットＳＴ＝「０」を検出することで、低速デバイス用フレームの読み込みを開始する。デバイス４０が対応する通信速度Ｙｂｐｓは、デバイス３０が対応する通信速度Ｘｂｐｓよりも速い。そのため、図２Ｂに例示するように、低速デバイス用フレームの全てが送信されるよりも早いタイミング（例えば、低速デバイス用フレームのビットデータｂ３が送信されたタイミング）で、デバイス４０はストップビットＳＰを読み込もうとする。

仮に、前記ビットデータｂ３が「１」である場合、デバイス４０は、当該ビットデータｂ３をストップビットＳＰと誤認識し、当該ビットデータｂ３までに読み込んだデータを受け付けてしまう。しかし、このように誤って受け付けたデータは、制御部２０がデバイス３０を制御するために送信したデータであるため、デバイス４０にとっては出鱈目なデータであり、デバイス４０の誤動作を引き起こし得る。つまり、スイッチＳＷを廃止して自デバイス向けではないデータを受信できる環境では、この自デバイス向けではないデータが、偶然にもストップビットＳＰを読み込むタイミングにおいて「１」であると、誤動作の危険性が生じる。このような危険性は、高速デバイスであるデバイス４０を制御するために制御部２０が通信速度Ｙｂｐｓにより通信線Ｌ１を介して送信したフレーム（高速デバイス用フレーム）をデバイス３０が受信する場合にも起こり得る。
そこで、このような危険性を回避するために、第一の実施形態では、図３，４で説明するような工夫を施している。

制御部２０は、低速デバイス用フレーム（図３Ａ）を出力端子Ｔｘから出力する場合、その通信速度Ｘｂｐｓを高速デバイスのための通信速度Ｙｂｐｓより十分遅くする（第一通信処理）。具体的には、低速デバイス用フレームの１ビット分の期間（図３Ｂ）が、高速デバイス用フレームの１フレーム分の期間（図３Ｃ）よりも長くなるように、通信速度Ｘｂｐｓを通信速度Ｙｂｐｓよりも遅くする。このような設定とすることで、低速デバイス用フレームを構成するあるビットが「０」であり、そのビットを高速デバイスが通信線Ｌ１および入力端子Ｒｘを介してスタートビットＳＴ＝「０」として検出しても、高速デバイスは、このスタートビットＳＴに対応してストップビットＳＰを読み込むタイミングでストップビットＳＰ＝「１」を検出できない。その結果、高速デバイスは、低速デバイス用フレームの通信を不正なもの（通信エラー）と判定し、高速デバイス側で低速デバイス用フレームのデータが誤って受け付けられることはない。従って、制御部２０は、低速デバイス用フレームを用いて確実に低速デバイスとのみ通信を行うことが可能となり、高速デバイスに誤動作を引き起こさせない。

また、制御部２０は、高速デバイス用フレーム（図４Ａ）を出力端子Ｔｘから出力する場合、その通信速度Ｙｂｐｓを低速デバイスのための通信速度Ｘｂｐｓより十分速くする（第二通信処理）。基本的には、高速デバイス用フレームの１フレーム分の期間（図４Ｂ）が、低速デバイス用フレームの１フレーム分の期間（図４Ｃ）より短くなるように、通信速度Ｙｂｐｓを通信速度Ｘｂｐｓよりも速くすればよい。前記図３に基づく説明に従って、高速デバイス用フレームの１フレーム分の期間を、低速デバイス用フレームの１ビット分の期間よりも短くするとしてもよい。加えて、制御部２０は、第二通信処理として高速デバイス用フレーム（図４Ａ）を出力端子Ｔｘから送信する場合、スタートビットＳＴ＝「０」を検出した低速デバイスが通信速度Ｘｂｐｓに従ってストップビットＳＰを読み込むタイミングを含む期間に、ダミーデータとしての信号「０」を出力端子Ｔｘから送信する（図４Ｂにおける「ダミー」参照）。

制御部２０がこのような処理を行うことで、高速デバイス用フレームのスタートビットＳＴ＝「０」が、低速デバイスにスタートビットＳＴとして検出されたとしても、低速デバイスは、このスタートビットＳＴに対応してストップビットＳＰを読み込むタイミングで前記ダミーデータ「０」を読み込んでしまい、ストップビットＳＰ＝「１」を検出できない。その結果、低速デバイスは、高速デバイス用フレームの通信を不正なもの（通信エラー）と判定し、低速デバイス側で高速デバイス用フレームのデータが誤って受け付けられることはない。従って、制御部２０は、高速デバイス用フレームを用いて確実に高速デバイスとのみ通信を行うことが可能となり、低速デバイスに誤動作を引き起こさせない。なお前記ダミーデータ「０」は、高速デバイスに対しても低速デバイスに対しても、何ら誤動作の要因となるものではない。制御部２０は、高速デバイス用フレームを送信する場合に、低速デバイスの誤動作を確実に回避するため、低速デバイスがストップビットＳＰを読み込むタイミングの誤差を考慮して、当該タイミングを含む十分長い時間を、ダミーデータ「０」を送出する期間として確保するのが好適である。

このように第一の実施形態によれば、同じ通信方式を採用して通信速度が異なる複数のデバイスが制御部２０との通信のための通信線を共有している場合に、それぞれのデバイスの誤動作を防止することができる。かかる第一の実施形態では、制御部２０は、低速デバイスと通信するための通信データは、高速デバイスにとってのストップビットＳＰを意図的に欠落させたものとし、また、高速デバイスと通信するための通信データは、低速デバイスにとってのストップビットＳＰを意図的に欠落させたものとしている、と言える。なお本実施形態は、低速デバイスを制御するために低速デバイス用フレームを送信するときに高速デバイスに誤動作を起こさせない（高速デバイスに通信エラーと判定させる）処理（第一通信処理）と、高速デバイスを制御するために高速デバイス用フレームを送信するときに低速デバイスに誤動作を起こさせない（低速デバイスに通信エラーと判定させる）処理（第二通信処理）と、のどちらか一方のみを実行する態様も、含むものである。

これまでの図３および図４に従った説明を考慮すると、高速デバイスの通信速度Ｙｂｐｓは、低速デバイスの通信速度Ｘｂｐｓ×１フレームを構成するビット数（１フレームが、ＳＴ，ｂ０〜ｂ７，Ｐ，ＳＰの計１１ビットであれば、通信速度Ｘｂｐｓの１１倍）以上とするのが好適である。
図５は、制御部２０が設定し得る低速デバイスの通信速度Ｘｂｐｓと高速デバイスの通信速度Ｙｂｐｓとの組み合わせを、いくつか例示している。なお、図５によれば、例えば低速デバイスの通信速度として７５ｂｐｓを、高速デバイスの通信速度として１．２ｋｂｐｓを選択した場合、電子機器１０内では、さらに高速な通信速度１４．４ｋｂｐｓ以上の通信速度を採用したデバイスの混在も可能である。すなわち、図５に例示した条件を満たしてさえいれば、異なる通信速度にそれぞれ対応する３台以上のデバイスが存在する場合における通信にも、当該第一の実施形態を適用することができる。

３．第二の実施形態
第二の実施形態では、採用する通信方式が異なる複数のデバイス（デバイス３０，５０）を対象とした通信について説明する。
図６に示すように、制御部２０とデバイス５０との間では、制御部２０のＳＣＬ端子から送出されるＳＣＬに同期して、各々のＳＤＡ端子においてＳＤＡを送受信する。例えば、デバイス５０は、ＳＣＬ端子で検出するＳＣＬ（図６Ａ）が「０」から「１」に立ち上がるタイミングで、制御部２０からのＳＤＡ（図６Ｂ）を構成するビットをＳＤＡ端子において読み込む。デバイス５０は、受信したＳＤＡに含まれた一意のＩＤ等を認識した旨のレスポンスを同様にＳＤＡにより制御部２０へ返すことで、制御部２０との通信を成立させる。

図７に例示するように、第二の実施形態では、制御部２０は、デバイス５０と同期を取るためのＳＣＬをＳＣＬ端子から送信する場合、ＳＣＬ（図７Ａ）の送信速度をデバイス３０の通信速度より十分遅くする。具体的には、ＳＣＬの「０」の期間（図７Ｂ）を、デバイス３０が対応する通信速度Ｘｂｐｓに従った１フレーム分の期間（図７Ｃ）よりも長く設定する。このような設定とすることで、ＳＣＬの「１」から「０」への遷移をデバイス３０が通信線Ｌ１および入力端子Ｒｘを介してスタートビットＳＴ＝「０」として検出したとしても、デバイス３０は、このスタートビットＳＴに対応してストップビットＳＰを読み込むタイミングでストップビットＳＰ＝「１」を検出できない。その結果、デバイス３０は、ＳＣＬを不正なもの（通信エラー）と判定し、デバイス３０がＳＣＬに基づいて誤動作する事態が回避される。なお、デバイス４０は、その通信速度Ｙｂｐｓはデバイス３０の通信速度Ｘｂｐｓよりも高速であるため、ＳＣＬの「０」の期間（図７Ｂ）は通信速度Ｙｂｐｓに従った１フレーム分の期間よりも確実に長いと言える。そのため、デバイス４０もデバイス３０と同様に、ＳＣＬを不正なもの（通信エラー）と判定し、ＳＣＬに基づいて誤動作することは無い。

従って、制御部２０は確実にデバイス５０とのＩ２Ｃ通信を行うことができ、かつ、そのときデバイス３０（およびデバイス４０）が誤動作を引き起こすこともない。また、ＳＤＡが制御部２０の入力端子Ｒｘに入力される場合も、デバイス３０あるいはデバイス４０から送信される１フレームにおけるスタートビットＳＴとストップビットＳＰとを読み込むタイミングに合わない長い間隔でデータが入力されるため、制御部２０の誤動作も起きない。

一方、制御部２０がＵＡＲＴ通信にてデバイス３０やデバイス４０と通信する場合は、前述したとおり、通信線Ｌ１と通信線Ｌ２は同時使用されないよう制御されるため、必然的に当該通信がＩ２Ｃ通信として成り立つことはなく、従ってデバイス５０が誤動作を引き起こすことはない。具体的には、制御部２０が出力端子Ｔｘからデバイス３０またはデバイス４０を制御するためのフレームを送信して、当該フレームをデバイス５０がＳＣＬ端子を介して受信する場合であっても、そのときＳＤＡ端子の入力は無信号（ハイレベル維持）であり実質的にＳＤＡが無い状態であるため、デバイス５０は通信エラーと判定し、動作しない。
このように第二の実施形態によれば、通信方式が異なる複数のデバイスが制御部２０との通信のための通信線を共有している場合に、それぞれのデバイスの誤動作を防止することができる。

４．第三の実施形態
図８は、第三の実施形態にかかる電子機器１０の構成を簡易的に示すブロック図である。第三の実施形態においては、電子機器１０は、通信線Ｌ３によって通信線Ｌ１と結線し、かつ通信線Ｌ４によって通信線Ｌ２と結線したコネクタ６０を備える。コネクタ６０は、電子機器１０の外部と接続可能なデバッグ用コネクタであり、電子機器１０のデバッグを行うための冶具（制御装置７０）が外部から接続される。制御装置７０は、図示は省略するが、ＵＡＲＴ通信に対応した出力端子ＴｘとＩ２Ｃ通信に対応したＳＣＬ端子とを、コネクタ６０を介して通信線Ｌ３（Ｌ１）に接続し、かつ、ＵＡＲＴ通信に対応した入力端子ＲｘとＩ２Ｃ通信に対応したＳＤＡ端子とを、コネクタ６０を介して通信線Ｌ４（Ｌ２）に接続する。制御装置７０は、制御部２０と同様に、本発明にかかる通信方法の実行主体となり得る。つまり、制御装置７０も本発明にかかる制御装置の一例に該当する。

例えば、電子機器１０のデバッグを実行するためにサービスマンが制御装置７０をコネクタ６０に接続することで、制御装置７０と電子機器１０内の各デバイス３０，４０，５０…との間で、デバッグに必要な通信（例えば、プログラムやデータのアップデートのための通信）が行われる。このとき制御装置７０は、上述の第一の実施形態や第二の実施形態で説明した制御部２０が実行する通信と同様の通信を行うことで、通信相手とすべきデバイス（例えばデバイス３０）とは別のデバイス（例えばデバイス４０，５０）に誤動作を起こさせない。デバッグ用コネクタは、複数のデバイス３０，４０，５０…が共有する通信線Ｌ１，Ｌ２に繋がるだけなので、数としては図８に示すように１つのみで良い。これにより、部品点数の削減によるコスト抑制や美観向上といった効果が生じる。また、サービスマンは、１つのデバッグ用コネクタに制御装置７０を接続するだけで各デバイス３０，４０，５０…を対象としてデバッグを行うことができ、デバック作業の効率が向上する。

１０…電子機器、２０…制御部、３０，４０，５０…デバイス、６０…コネクタ、７０…制御装置（冶具）、Ｌ１，Ｌ２，Ｌ３，Ｌ４…通信線

Claims (6)

1. 制御部と、当該制御部と通信を行う際の通信速度が異なる複数のデバイスとを含む電子機器であって、
   前記制御部と前記通信速度が異なる複数のデバイスとの通信に共通して使用される通信線を備え、
   所定数のビットで構成される１フレームを単位として前記デバイスと前記通信線を介した通信を行う前記制御部は、
   第一の通信速度に対応した第一のデバイスを制御するためのデータを当該第一の通信速度にて前記通信線を介して送信する場合に、当該第一のデバイスと異なる第二のデバイスが対応する第二の通信速度であって当該第一の通信速度よりも高速である当該第二の通信速度に則った通信において通信エラーを生じさせるデータを送信する第一通信処理、及び／又は、前記第二のデバイスを制御するためのデータを前記第二の通信速度にて前記通信線を介して送信する場合に、前記第一の通信速度に則った通信において通信エラーを生じさせるデータを送信する第二通信処理を実行し、
   前記第一の通信速度にて送信する前記第一のデバイスを制御するためのデータの１ビットの期間を、前記第二の通信速度にて送信する前記第二のデバイスを制御するためのデータの１フレームよりも長くする、ことを特徴とする電子機器。
2. 前記制御部は、前記第二のデバイスを制御するためのデータを前記第二の通信速度にて送信する場合に、前記第一の通信速度に対応した１フレームの最終ビットのタイミングで当該最終ビットを欠落させるデータを送信する、ことを特徴とする請求項１に記載の電子機器。
3. 前記複数のデバイスには、前記制御部と通信を行う際の通信方式が異なる複数のデバイスが含まれ、
   前記制御部は、第一の通信方式に対応したデバイスを制御するためのデータを当該第一の通信方式にて前記通信線を介して送信する場合に、当該第一の通信方式と異なる他の通信方式に則った通信において通信エラーを生じさせるデータを送信する、ことを特徴とする請求項１または請求項２に記載の電子機器。
4. 前記通信線と結線し且つ前記電子機器の外部と接続可能なコネクタを備えることを特徴とする請求項１〜請求項３のいずれかに記載の電子機器。
5. 電子機器内に搭載された複数のデバイスと異なる通信速度にて通信可能な制御装置であって、
   前記通信速度が異なる複数のデバイスとの通信に共通して使用される通信線により前記複数のデバイスと接続し、
   所定数のビットで構成される１フレームを単位として前記デバイスと前記通信線を介した通信を行い、
   第一の通信速度に対応した第一のデバイスを制御するためのデータを当該第一の通信速度にて前記通信線を介して送信する場合に、当該第一のデバイスと異なる第二のデバイスが対応する第二の通信速度であって当該第一の通信速度よりも高速である当該第二の通信速度に則った通信において通信エラーを生じさせるデータを送信する第一通信処理、及び／又は、前記第二のデバイスを制御するためのデータを前記第二の通信速度にて前記通信線を介して送信する場合に、前記第一の通信速度に則った通信において通信エラーを生じさせるデータを送信する第二通信処理を実行し、
   前記第一の通信速度にて送信する前記第一のデバイスを制御するためのデータの１ビットの期間を、前記第二の通信速度にて送信する前記第二のデバイスを制御するためのデータの１フレームよりも長くする、ことを特徴とする制御装置。
6. 制御部と、当該制御部と通信を行う際の通信速度が異なる複数のデバイスとの間の通信方法であって、
   前記制御部と前記通信速度が異なる複数のデバイスとの通信に共通の通信線を使用し、
   所定数のビットで構成される１フレームを単位として前記制御部から前記通信線を介して前記デバイスへ通信を行い、
   第一の通信速度に対応した第一のデバイスを制御するためのデータを当該第一の通信速度にて前記通信線を介して送信する場合に、当該第一のデバイスと異なる第二のデバイスが対応する第二の通信速度であって当該第一の通信速度よりも高速である当該第二の通信速度に則った通信において通信エラーを生じさせるデータを送信するステップ、及び／又は、
   前記第二のデバイスを制御するためのデータを前記第二の通信速度にて前記通信線を介して送信する場合に、前記第一の通信速度に則った通信において通信エラーを生じさせるデータを送信するステップ、を備え、
   前記第一の通信速度にて送信する前記第一のデバイスを制御するためのデータの１ビットの期間を、前記第二の通信速度にて送信する前記第二のデバイスを制御するためのデータの１フレームよりも長くする、ことを特徴とする通信方法。

Images