JP2011130008A - データ入出力装置 - Google Patents
データ入出力装置 Download PDFInfo
- Publication number
- JP2011130008A JP2011130008A JP2009284198A JP2009284198A JP2011130008A JP 2011130008 A JP2011130008 A JP 2011130008A JP 2009284198 A JP2009284198 A JP 2009284198A JP 2009284198 A JP2009284198 A JP 2009284198A JP 2011130008 A JP2011130008 A JP 2011130008A
- Authority
- JP
- Japan
- Prior art keywords
- host computer
- interface
- data input
- output device
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
Abstract
【課題】ホストコンピュータの特性によらず、適切な条件でホストコンピュータと通信をする周辺機器を提供することを目的とする。
【解決手段】コンピュータにデータを入出力するために接続されるデータ入出力装置であって、前記データ入出力装置を初期化する場合、インターフェースのアナログ特性及びインターフェースのプロトコルを測定し、前記測定の結果に基づいて、前記アナログ特性を最適値に調整した後に、前記プロトコルを最適値に調整する。
【選択図】図4
【解決手段】コンピュータにデータを入出力するために接続されるデータ入出力装置であって、前記データ入出力装置を初期化する場合、インターフェースのアナログ特性及びインターフェースのプロトコルを測定し、前記測定の結果に基づいて、前記アナログ特性を最適値に調整した後に、前記プロトコルを最適値に調整する。
【選択図】図4
Description
本発明は、データ入出力装置に関し、特に、光ディスク装置等のインターフェースの特性の調整に関する。
近年、コンピュータにデータを入出力する周辺機器(例えば、光ディスク装置、ハードディスクドライブ等)を接続するために、SATA(Serial Advanced Technology Attachment)インターフェースが用いられている。このSATAインターフェースを用いてコンピュータと周辺機器とを接続する場合、コンピュータに使用されているチップセット(SouthBridge)及びBIOSののアナログ特性及びプロトコル特性はSATA標準に従っているが、コンピュータ及び周辺機器によって少しの相違がある。このアナログ特性の相違は、アナログ信号の振幅の判定閾値、送受信タイミングに現れ、このプロトコル特性の相違は、SATA規格の解釈の違い、チップセットが備える特殊機能、チップセットのバグ等によって現れる。このため、コンピュータと周辺機器との組み合わせによっては、SATAを用いた通信のプロトコル特性又はアナログ特性が整合せず、両者が通信できない場合がある。
従来、前述したようなプロトコル特性又はアナログ特性の不整合によって通信できない場合、これらのコンピュータ及び周辺機器のプロトコル特性及びアナログ特性を、技術者が測定器を用いて解析し、ファームウェアを変更していた。このため、インターフェースの特性を自動的に調整する技術が求められていた。
このようなインターフェースの特性を調整する技術として、特許文献1には、マスタデバイスがスレーブデバイスから1つ又は複数の一方向データ経路を介して受信される情報に基づいて受信器特性を適応的に変更した後に、送信特性を適応的に変更する技術が記載されている。
また、SATAインターフェースに関して、特許文献2には、SATAインターフェースの振幅判定回路及び時間判定回路の自己調整機構について記載されている。さらに、特許文献3には、ホストから受信エラーの返信があった場合には、送信回路の設定を変更するSATAの通信制御装置について記載されている。
前述したように、SATAのアナログ特性を調整する従来技術が存在する。しかし、何れの先行技術文献にもインターフェースのアナログ特性を変更することが記載されているだけで、SATAのプロトコルの設定、すなわちデジタル特性を調整することは記載されていない。
また、デジタル特性は、信号レベル等のアナログ調整が完了した後に、調整される必要があるが、この点は従来技術では考慮されていなかった。
本発明は、SATAを用いた通信におけるプロトコル特性及びアナログ特性を、技術者によらずに自動的に調整する光ディスク装置等の周辺機器を提供することを目的とする。
本発明の代表的な一例を示せば以下の通りである。すなわち、コンピュータにデータを入出力するために接続されるデータ入出力装置であって、前記データ入出力装置を初期化する場合、インターフェースのアナログ特性及びインターフェースのプロトコルを測定し、前記測定の結果に基づいて、前記アナログ特性を最適値に調整した後に、前記プロトコルを最適値に調整することを特徴とする。
本発明の実施の形態によると、ホストコンピュータの特性によらず、適切な条件でホストコンピュータと通信をすることができる。
図1は、本発明の実施の形態の光ディスク装置100の構成を示すブロック図である。
本実施の形態の光ディスク装置100は、光学ヘッド102、RFアンプ103、デコーダ104、インターフェース105、バッファメモリ106、システムコントローラ107、メモリ108、エンコーダ109、レーザ駆動回路110及びスピンドルモータ111を備える。
光ディスク装置100は、インターフェース105を介してホストコンピュータ150と接続され、光ディスク101(例えば、ブルーレイディスク)から再生したデータをホストコンピュータ150へ出力する。なお、光ディスク装置100は、ホストコンピュータ150から入力されるデータを書き込み可能な光ディスク101に記録する機能を有してもよい。スピンドルモータ111は光ディスク101を回転駆動する。
光学ヘッド102は、光ディスク101からデータを再生する時には、弱いレーザ光を光ディスク101に照射し、そのレーザ光の反射光により、光ディスク101に記録されているデータを再生し、反射光に対応するRF信号を出力する。また、光学ヘッド102は、光ディスク101にデータを記録する時には、再生時より強いレーザ光を光ディスク101に照射する。光ディスク101は、レーザ光が照射された部分の熱による相変化によって記録層に記録ピットを形成し、記録層の反射率を変化させてデータを記録する。
RFアンプ103は、光学ヘッド102によって出力されるRF信号を増幅し、増幅されたRF信号をデジタルデータとして出力する。デコーダ104は、RFアンプ103から出力されたデジタルデータを光ディスクの種類毎に定められたフォーマットに従って復調し、エラー検出及びエラー訂正を行った後、復調されたデータをバッファメモリ106に一時的に格納する。
インターフェース105は、光ディスク装置100と接続されるホストコンピュータ150との間のデータ及びコマンドの送受信を制御する。インターフェース105の構成は図2を用いて後述する。バッファメモリ106は、ホストコンピュータ150からインターフェース105を介して入力され、光ディスク101へ記録されるデータを一時的に記憶する。
エンコーダ109は、ホストコンピュータ150から入力され、バッファメモリ106に一時的に記憶されたデータを、光ディスクの種類毎に定められたフォーマットに従って変調する。レーザ駆動回路110は、光学ヘッド102のレーザ光源を駆動するための信号を出力する。
システムコントローラ107は、光ディスク装置100の動作を制御するマイクロプロセッサであり、デコーダ104、エンコーダ109及びインターフェース105の動作を制御する。また、システムコントローラ107は、バッファメモリ106に一時的に記憶されたデータの読み出し、及びバッファメモリ106へのデータの書き込みを制御する。また、システムコントローラ107は、ホストコンピュータ150から受信したコマンドを解釈し、受信したコマンドに従った処理を行う。
メモリ108は、システムコントローラ107が処理を実行するために必要なデータ、及び、処理によって生成されたデータを格納する。メモリ108は、その記憶領域の少なくとも一部に不揮発性記憶領域を含む。この不揮発性記憶領域には、後述するSATAのインターフェースの設定及びログが格納される。
図2は、本発明の実施の形態のインターフェースの構成を示すブロック図である。
インターフェース105は、送信信号ドライバ115、受信信号ドライバ116、通信制御部117、コマンド生成部118、コマンド検出部119、クロック抽出部120及びタイミング制御部121を備える。
送信信号ドライバ115は、ホストコンピュータ150に送信するアナログ信号を生成し、受信信号ドライバ116は、ホストコンピュータ150から送信されるアナログ信号を受信する。通信制御部117は、所定のプロトコルに従ったホストコンピュータ150との通信を制御する。本実施の形態の光ディスク装置100は、ホストコンピュータ150との間でSATAプロトコルに従って通信する。
コマンド生成部118は、ホストコンピュータ150にコマンドとして送信される固定パターンを格納しており、通信制御部117からの指示によって、送信されるコマンドを生成する。コマンド検出部119は、ホストコンピュータ150からコマンドとして送信される固定パターンを格納しており、受信した信号と格納されたパターンとを比較し、受信した信号と格納されたパターンとが一致した場合にコマンドを受信したことを検出し、検出されたコマンドを通信制御部117に送る。
クロック抽出部120は、ホストコンピュータ150から受信した信号から所定の同期パターンを抽出し、受信信号をデコードするためのクロック信号を生成する。タイミング制御部121は、通信制御部117によって生成された送信クロック信号によって、ホストコンピュータ150に送信されるデータ及びコマンドの送信タイミングを制御する。
送信信号ドライバ115によって送信されるコマンドは、通信制御部117の指示によって生成され、送信信号ドライバ115によって送信されるデータは、バッファメモリ106から読み出される。受信信号ドライバ116が受信したコマンドは、通信制御部117に入力され、受信信号ドライバ116が受信したデータは、バッファメモリ106に格納される。
図3は、本発明の実施の形態のアナログ調整処理のフローチャートである。
このアナログ調整処理はシステムコントローラ107によって実行されるが、インターフェース115の通信制御部117がアナログ調整処理を実行してもよい。
まず、電源投入時、インターフェース115のコントローラは、メモリ108から、現在のSATAの設定(受信信号閾値、PLL特性、送信信号振幅、等)を読み出す(201)。なお、光ディスク装置100の出荷時にはメモリ108には標準値が格納されており、その後電源遮断時に、使用していた値がメモリに格納される。このため、その後電源を投入した場合、前の電源遮断時に使用していた値が設定される。
その後、ホストコンピュータ150から送信されたアナログ信号の振幅を測定する(202)。そして、測定された振幅から受信信号の閾値を設定する(203)。具体的には、受信信号のピークの所定の割合を閾値に設定する。そして、この所定の割合を変更することによって、ホストコンピュータ150との間の送受信特性を整合する。
その後、受信信号のPLLのロック時間を計測する(204)。これは、ホストコンピュータ150のチップセットやBIOS(Basic Input/Output System)によって、周辺機器と通信を確立するために用いられるOOB(Out−of−Band Signaling)のやりとりをする場合、ホストコンピュータ150から送信されるOOBに対して、周辺機器から送信されるOOBを受信する許容時間が異なる。このため、ホストコンピュータ150と周辺機器との通信を確立するためには、ホストコンピュータ150から送信されたOOBに対し、周辺機器は適切なタイミングで返答しなければならない。よって、ホストコンピュータ150から送信されたOOBに同期したOOB信号を生成するためのPLLのロック時間を調整するために、PLLのロック時間を計測する。
その後、受信信号のPLLの電流を調整する(205)。具体的には、チャージポンプに流す電流を許容範囲内で変化させることによって、PLLのロック時間を変更する。この電流の変更は、最初は最適と推定される標準の電流値に設定し、ホストコンピュータ150の応答によって、所定のパターンで電流値を増減させる。
その後、光ディスク装置100から送信されるOOB信号の振幅を調整する(206)。このOOB送信信号は、ホストコンピュータ150と周辺機器とが通信開始するときにやりとりされる信号である。OOB信号の振幅の調整は、最初は最適と推定される標準の振幅値に設定し、所定のパターンで振幅値を増減させる。
なお、受信信号の閾値設定(203)、受信信号PLL調整(205)及びOOB信号振幅調整(206)は、予め設定されたテーブルから設定値を選択することによって、SATA特性が設定される。このテーブルは、メモリ108の不揮発性記憶領域に格納される。なお、光ディスク装置100がリセットされる毎に、所定の順序で選択してもよく、ステップ211で保存されたログに含まれるSATA設定及び通信品質を参照して、これらの値の増減し又は調整量を決定してもよい。
その後、ホストコンピュータ150に対し、OOB信号を送信し、所定時間内にホストコンピュータ150からの返信を受信したか否かを判定する(207)。
その結果、所定時間内にホストコンピュータ150からの返信を受信しなかった場合、SATAのアナログ特性の設定(すなわち、次回電源投入時に使用される設定値)を選択し、選択された設定値をメモリに保存し、及び通信結果をログとしてメモリに保存して(213)。ステップ206に戻り、OOB信号の振幅を再調整する。
一方、ホストコンピュータ150からの返信を受信した場合、SATAのアナログ特性の設定(すなわち、次回電源投入時に使用される設定値)を選択し、選択された設定値をメモリに保存し、及び通信結果をログとしメモリに書き込む(208)。その後、送信信号のプロトコル特性を最適化する(209)。このプロトコル調整処理は、図4を用いて説明する。
その後、ホストコンピュータ150との通信は正常に行われているか否かを判定する(210)。この通信が正常かは、比較的長時間(例えば、1分以上)で判定するとよい。具体的には、所定時間のコマンドのエラー率、ホストコンピュータ150からプリミティブ、FIS、ATA/ATAPIコマンド等のエラーの返信があるか、等によって、実際の通信に支障がないかを判定する。なお、物理層、リンク層等の下位層における判定だけでなく、トランスポート層、アプリケーション層等の上位層において判定するとよい。これは、上位層の方が実際の通信の可否に基づいた判定となるからである。
判定の結果、通信が正常である場合、SATAのアナログ特性の設定(すなわち、次回電源投入時に使用される設定値)を選択し、選択された設定値をメモリに保存し、及び通信品質をログとしてメモリに保存し(211)、光ディスク装置は正常動作を開始する(212)。
一方、通信が正常でない場合、SATAのアナログ特性の設定(すなわち、次回電源投入時に使用される設定値)を選択し、選択された設定値をメモリに保存し、及び通信品質をログとしてメモリに保存する(213)。同時に、予め設定されたテーブル又は保存されたログを参照して、次回の起動時の設定を行う。OOBは通信の開始を示す特殊な信号で1種類のバースト信号と2種類のスペース信号とから構成され、スペース長の違いによってCOMRESETとCOMWAKEとの二つがある。図3の202では、信号振幅の測定と同時にOOBパターンのバースト長の時間とスペース長の時間とを測定し、COMRESETかCOMWAKEか、又はその他の信号かを判断している。しかし、OOBによって通信が確立した後に送受信されるPrimitiveでは、OOBより早いタイミングでコマンドが送られてくる。このため、OOBによって通信は確立したが、その後のコマンドの取得率が悪い場合がある。このような場合にメモリ108にログを保存することによって、次の電源投入時(又は、COMRESET時)の設定を決めるための情報とすることができる。次回電源の投入時(又は、COMRESET時)の設定は、通信が正常でないと判定した時点で、前述した予め設定されたテーブル等を参照して値を決定し、電源投入時に参照するメモリに保存しておく。
なお、複数回のログをメモリ108に保存しておくとよい。これは、複数のSATAの設定及び通信品質を参照することによって、早く的確にSATAの設定の最適条件を求めることができるからである。
通信が正常でない場合、ホストコンピュータ150は、光ディスク装置にアクセスできないので、通常、光ディスク装置との通信を初期化する信号であるCOMRESETコマンドを送信してくる。このため、ステップ212の後、ホストコンピュータ150からのCOMRESETを待ち、ステップ202に戻り、アナログ信号レベルの測定から再度処理を実行する。
なお、ホストコンピュータ150がCOMRESETコマンドを送信してこない場合、ユーザは光ディスク装置100を使用することができないので、ホストコンピュータ150の電源の再投入(再起動)をすることが考えられる。この場合も、ホストコンピュータ150からのCOMRESETと同様に、アナログ調整処理が最初から実行される。
アナログ調整処理(図3)では、受信信号閾値、PLL特性及び送信信号振幅について調整をしたが、これ以外に、信号の間隔、信号の立ち上がり時間、信号の立ち下がり時間、プリエンファシス特性、等について調整してもよい。
図4は、本発明の実施の形態のプロトコル調整処理のフローチャートである。
このプロトコル調整処理は、アナログ調整処理(図3)のステップ209において呼び出される。
まず、インターフェース115のコントローラは、メモリ108から、現在のSATAの構成要素であるプリミティブ、FIS(Frame Information Sturucture)、ATA/ATAPIコマンドのプロトコル送信の設定(プリミティブ、FIS、ATA/ATAPIコマンドの数及び順序、コマンド応答時間等)を読み出す(221)。プリミティブコマンドは、SATAによって通信を制御するために送受信されるコマンドであり、送受信されるコマンドの数がSATAによって規定されている。なお、光ディスク装置100の出荷時にはメモリ108には標準値が格納されており、その後電源遮断時に、使用していた値がメモリに格納される。このため、その後電源を投入した場合、前の電源遮断時に使用していた値が設定される。
その後、ホストコンピュータ150から所定時間に送信されたプリミティブ、FIS、ATA/ATAPIコマンドの数及び順序を測定する(222)。そして、測定されたプリミティブ、FIS、ATA/ATAPIコマンドの数及び順序に従って、光ディスク装置100から送信するプリミティブ、FIS、ATA/ATAPIコマンドの数及び順序を決定する(223)。具体的には、ホストコンピュータ150から送信されたプリミティブ、FIS、ATA/ATAPIコマンドと同じ数及び順序でプリミティブコマンドを送信するように設定する。
これは、実際に、特定のホストコンピュータ150と周辺機器との間で送受信されるプリミティブ、FIS、ATA/ATAPIコマンドの数及び順序は、SATA標準に規定されている数及び順序と異なる場合があり、光ディスク装置100からホストコンピュータ150に送信されるプリミティブコマンドの数及び順序を、ホストコンピュータ150に整合させるためである。例えば、SATA標準では、6個以上のプリミティブコマンドを送信することを規定している場合でも、8個のコマンドを送ると正常に受け取らないホストコンピュータ150もある。このため、ホストコンピュータ150が6個のプリミティブコマンドを送信する場合、光ディスク装置100も6個のプリミティブコマンドを送信するとよい。また、SATA標準ではコマンドAとコマンドBとの送信順序は任意であるが、コマンドAとコマンドBとを所定の順序で送信しないと、受け取らないホストコンピュータ150もある。このため、本機能では、ホストコンピュータ150がコマンドA、Bの順序でコマンドを送信する場合、光ディスク装置100もコマンドA、Bの順序でコマンドを送信することができる。
その後、光ディスク装置100から送信されたコマンドに対して、ホストコンピュータ150がコマンドを送ってくるまでの時間であるコマンド応答時間を測定する(224)。その後、ホストコンピュータ150の応答時間に従って、光ディスク装置100から送信されるコマンドの応答時間を決定する(225)。これは、ホストコンピュータ150の応答時間と同じ時間、又は、ホストコンピュータ150の応答時間に所定時間を増減した時間を設定するとよい。
コマンド応答時間は、光ディスク装置100がコマンドを送信した後、返信を受信するまでの時間である。SATA標準では標準的なコマンド応答時間が定められているが、ホストコンピュータ150によって許容可能なコマンド応答時間に差があることから、ホストコンピュータ150がコマンドの応答に要する時間を測定し、その時間と同じ時間でコマンドを返信するように設定する。
その後、決定したコマンド応答時間を変数に設定する(226)。このとき、コマンドの処理に必要な時間によって、設定される変数を微調整してもよい。例えば、処理に長い時間を要するコマンドの場合は、測定されたコマンド応答時間より設定値を短くする。
その後、短時間(例えば、1ミリ秒〜1秒程度)のホストコンピュータ150との通信が正常に行われているか否かを判定する(227)。
その結果、ホストコンピュータ150からコマンドの応答が受信できない場合、通信が正常に行われていないので、SATAの設定及び通信結果をログとしてメモリに保存して(229)、ステップ226に戻り、コマンド応答時間が設定された変数を微調整する。これは、ホストコンピュータ150と同じコマンド応答時間にしても、コマンドを受け入れないホストコンピュータ150の場合、コマンド応答時間を増減することによって、ホストコンピュータ150が受け入れるタイミングを探して、その時間でコマンドを返信するためである。
一方、ホストコンピュータ150からコマンドの応答を受信した場合、短時間の通信が正常に行われているので、SATAの設定及び通信結果をログとしてメモリに保存し(228)、その後、プロトコル調整処理を終了し、アナログ調整処理210に戻る。
本実施の形態では、SATAのアナログ特性及びプロトコル特性の設定及び通信結果をメモリに保存した(208、211、212、228、229)。このメモリに保存されたログをインターフェース115から出力できるようにしてもよい。このようにすれば、光ディスク装置100とホストコンピュータ150とが通信できない原因や、光ディスク装置100が最適な設定に到達した経緯を知ることができる。
以上説明したように、本発明の実施の形態では、SATAのアナログ特性・プロトコル特性を電源投入時(又は、リセット信号による初期化時)に変化させることによって、ホストコンピュータと光ディスク装置との通信条件を調整する。このため、ホストコンピュータが、光ディスク装置100へのリセットの送信、光ディスク装置100の電源再投入、ホストコンピュータ150の電源再投入によって、より適する条件を選択することができる。
そして、選択された最適条件をフラッシュメモリ(不揮発性記憶媒体)に格納し、次の電源投入時の初期設定値として使用することによって、いかなるホストコンピュータ150との組み合わせにおいても、より良好な環境でエラーの少ない通信をすることができる。
そして、選択された条件及び通信結果を通信ログとしてメモリに格納し、インターフェース115から取り出したデータを、遠隔地の技術者に送ることによって、解析を必要とする地域において高価な測定器を準備することなく通信の問題を解析することができる。
なお、本発明の実施の形態として光ディスク装置について説明したが、光ディスク装置に限らず、磁気ディスク装置不揮発性記憶装置(例えば、SSD:Solid State Drive)等の、ホストコンピュータ150にデータを入出力する周辺機器に適用することができる。
また、本発明の実施の形態としてSATAインターフェースについて説明したが、SATAに限らず、他のシリアル通信(例えば、USB、HDMI、SAS、EtherNet、PCI−Express等)にも、本発明を適用することができる。
100 光ディスク装置
105 インターフェース
107 システムコントローラ
150 ホストコンピュータ
105 インターフェース
107 システムコントローラ
150 ホストコンピュータ
Claims (5)
- コンピュータにデータを入出力するために接続されるデータ入出力装置であって、
前記データ入出力装置を初期化する場合、インターフェースのアナログ特性及びインターフェースのプロトコルを測定し、
前記測定の結果に基づいて、前記アナログ特性を最適値に調整した後に、前記プロトコルを最適値に調整することを特徴とするデータ入出力装置。 - 前記インターフェースのプロトコル特性として、受信したプリミティブ、FIS、ATA/ATAPIコマンドの数、受信したプリミティブ、FIS、ATA/ATAPIコマンドの順序及び前記コンピュータのコマンド応答時間の少なくとも一つを測定し、
前記測定の結果に基づいて、送信されるプリミティブ信号の数、送信されるプリミティブ信号の順序及び/又は前記データ入出力装置のコマンド応答時間を調整することを特徴とする請求項1に記載のデータ入出力装置。 - 前記インターフェースのアナログ特性として、信号の振幅及び受信信号の同期引込時間の少なくとも一つを測定し、
前記測定の結果に基づいて、送信される信号の振幅及び/又は前記同期引込時間を調整することを特徴とする請求項1に記載のデータ入出力装置。 - 前前記調整されたアナログ特性及びプロトコル特性を不揮発性記憶手段に格納することを特徴とする請求項1から3のいずれか一つに記載のデータ入出力装置。
- 前記光ディスク装置に電源が投入された、又は、前記ホストコンピュータからリセット信号を受信した場合、前記最適値に調整されたインターフェースのアナログ特性及び前記最適値に調整されたインターフェースのプロトコルを予め設定されたテーブルとして不揮発性記憶領域に保存し、
前記ホストコンピュータとの通信が一定時間正常に行えない、前記光ディスク装置の電源が再投入された又は前記ホストコンピュータからリセット信号を受信した場合、前記保存された最適値で前記インターフェースを起動することを特徴とする請求項1から4の何れか一つに記載のデータ入出力装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009284198A JP2011130008A (ja) | 2009-12-15 | 2009-12-15 | データ入出力装置 |
US12/958,633 US20110145470A1 (en) | 2009-12-15 | 2010-12-02 | Data input/output device for adjusting characteristic of interface |
CN2010105781837A CN102096463A (zh) | 2009-12-15 | 2010-12-03 | 数据输入输出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009284198A JP2011130008A (ja) | 2009-12-15 | 2009-12-15 | データ入出力装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011130008A true JP2011130008A (ja) | 2011-06-30 |
Family
ID=44129584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009284198A Pending JP2011130008A (ja) | 2009-12-15 | 2009-12-15 | データ入出力装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20110145470A1 (ja) |
JP (1) | JP2011130008A (ja) |
CN (1) | CN102096463A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019134256A (ja) * | 2018-01-30 | 2019-08-08 | キヤノン株式会社 | 通信制御システム、通信制御方法、及びプログラム |
JP2021056695A (ja) * | 2019-09-30 | 2021-04-08 | レノボ・シンガポール・プライベート・リミテッド | 電子機器、及び稼働情報の出力方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104603701B (zh) * | 2012-09-05 | 2017-03-08 | 三菱电机株式会社 | 输入输出响应控制设定装置 |
CN111033440B (zh) | 2017-10-24 | 2023-08-29 | 拉姆伯斯公司 | 具有可编程命令缓冲器的存储器模块 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59723A (ja) * | 1982-06-28 | 1984-01-05 | Hitachi Ltd | 入出力インタ−フエ−ス制御方式 |
JPH059723A (ja) * | 1991-07-08 | 1993-01-19 | Sharp Corp | 薄膜の作成方法 |
EP0874320B1 (en) * | 1997-04-02 | 2007-02-21 | Matsushita Electric Industrial Co., Ltd. | High speed data input-output device which fetches data into internal memory and performs operations on the data before outputting the data |
US7039064B1 (en) * | 2002-02-08 | 2006-05-02 | Lsi Logic Corporation | Programmable transmission and reception of out of band signals for serial ATA |
JP2005050257A (ja) * | 2003-07-31 | 2005-02-24 | Toshiba Corp | シリアルataインタフェース持つ電子機器及び信号振幅自動調整方法 |
US8085880B2 (en) * | 2004-12-23 | 2011-12-27 | Rambus Inc. | Amplitude monitor for high-speed signals |
US7729465B2 (en) * | 2006-03-06 | 2010-06-01 | Globalfoundries Inc. | Asymmetric control of high-speed bidirectional signaling |
JP2009130614A (ja) * | 2007-11-22 | 2009-06-11 | Fujitsu Ltd | 通信制御装置、通信制御方法および通信制御プログラム |
JP5207720B2 (ja) * | 2007-12-07 | 2013-06-12 | ルネサスエレクトロニクス株式会社 | Oob検出回路およびシリアルataシステム |
US8159956B2 (en) * | 2008-07-01 | 2012-04-17 | Finisar Corporation | Diagnostics for serial communication busses |
-
2009
- 2009-12-15 JP JP2009284198A patent/JP2011130008A/ja active Pending
-
2010
- 2010-12-02 US US12/958,633 patent/US20110145470A1/en not_active Abandoned
- 2010-12-03 CN CN2010105781837A patent/CN102096463A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019134256A (ja) * | 2018-01-30 | 2019-08-08 | キヤノン株式会社 | 通信制御システム、通信制御方法、及びプログラム |
JP7059023B2 (ja) | 2018-01-30 | 2022-04-25 | キヤノン株式会社 | 通信制御システム、通信制御方法、及びプログラム |
JP2021056695A (ja) * | 2019-09-30 | 2021-04-08 | レノボ・シンガポール・プライベート・リミテッド | 電子機器、及び稼働情報の出力方法 |
Also Published As
Publication number | Publication date |
---|---|
US20110145470A1 (en) | 2011-06-16 |
CN102096463A (zh) | 2011-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8238207B2 (en) | Device and method for reproducing digital signal and device and method for recording digital signal | |
US20090113087A1 (en) | Stream data transfer control device | |
JP2011130008A (ja) | データ入出力装置 | |
EP1814041A1 (en) | Data transfer apparatus, information recording and reproducing apparatus, and data transfer method | |
US7546397B2 (en) | Systems and methods for allowing multiple devices to share the same serial lines | |
CN101620880B (zh) | 存储器控制器、pcb、计算机系统及存储器调整方法 | |
JP2010244611A (ja) | 光ディスク装置 | |
US7475290B2 (en) | Debugging apparatus and method for information storage apparatus | |
US20040059987A1 (en) | Method for preventing an optical recording device from erroneous defect detecting during writing | |
US20150213874A1 (en) | Recording apparatus and control method for recording apparatus | |
US20150346761A1 (en) | Communication apparatus and method for controlling communication apparatus | |
JPH10255265A (ja) | ディスク装置 | |
CN100397494C (zh) | 激光控制方法及其装置 | |
JP2006085652A5 (ja) | ||
JP2007317263A (ja) | シリアル・データ転送方法、そのシステム及びデータ記憶装置 | |
US6532504B2 (en) | System for data transmission to recording device | |
US20110246841A1 (en) | Storing apparatus | |
KR100524932B1 (ko) | 디스크 드라이브의 배속 제어 방법 및 이에 적합한 장치,그리고 이에 적합한 프로그램을 수록한 기록 매체 | |
JP2005235336A (ja) | 情報記録再生装置,情報記録再生方法,プログラム,コンピュータ読み取り可能な記録媒体 | |
US8335145B2 (en) | Method of generating memory disc in optical disc drive | |
KR101346985B1 (ko) | 데이터 기록 방법 및 장치, 기록 모드 설정 방법 및 장치, 데이터 기록 시스템 | |
KR101067800B1 (ko) | 광디스크 디바이스의 최적 기록 광파워 조정 장치 및 방법 | |
US20100278024A1 (en) | Optical disc drive and hibernation recovery method for an optical disc drive | |
KR100480617B1 (ko) | 적응적으로 기록 속도를 제어할 수 있는 디스크 구동기 및기록 속도 제어 방법 | |
JP2008065950A (ja) | 信号処理回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120309 |