CN102096463A - 数据输入输出装置 - Google Patents

数据输入输出装置 Download PDF

Info

Publication number
CN102096463A
CN102096463A CN2010105781837A CN201010578183A CN102096463A CN 102096463 A CN102096463 A CN 102096463A CN 2010105781837 A CN2010105781837 A CN 2010105781837A CN 201010578183 A CN201010578183 A CN 201010578183A CN 102096463 A CN102096463 A CN 102096463A
Authority
CN
China
Prior art keywords
main frame
data input
interface
signal
adjusted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010105781837A
Other languages
English (en)
Inventor
荒井利典
稻叶诚二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi LG Data Storage Inc
Original Assignee
Hitachi LG Data Storage Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi LG Data Storage Inc filed Critical Hitachi LG Data Storage Inc
Publication of CN102096463A publication Critical patent/CN102096463A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4072Drivers or receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Communication Control (AREA)

Abstract

本发明提供数据输入输出装置,目的是提供不依赖主机特性,以适当的条件与主机通信的外围设备。作为为了进行数据输入输出而与计算机连接的数据输入输出装置,在对上述数据输入输出装置进行初始化时,测定接口的模拟特性和接口的协议,根据上述测定结果,将上述模拟特性调整为最佳值后,将上述协议调整为最佳值。

Description

数据输入输出装置
技术领域
本发明涉及数据输入输出装置,特别涉及光盘装置等的接口的特性的调整。
背景技术
近年来,为了使计算机与进行数据输入输出的外围设备(例如光盘装置、硬盘驱动器等)连接,使用了SATA(Serial Advanced Technology Attachment:串行高级技术附件)接口。在利用该SATA接口使计算机与外围设备连接时,虽然计算机使用的芯片组(南桥)和BIOS的模拟特性及协议特性遵循SATA规范,但是计算机和外围设备间会存在少许不同。该模拟特性的不同表现在模拟信号的振幅的判定阈值和发送接收时刻上,该协议特性的不同由于对SATA规范的解释不同、芯片组具有的特殊功能、芯片组的缺陷等而表现出来。因此,根据计算机与外围设备的组合的不同,存在使用SATA的通信的协议特性或模拟特性不匹配,导致两者无法通信的情况。
一直以来,在上述这种由于协议特性或模拟特性不匹配导致无法通信的情况下,由技术人员使用测定器对该计算机和外围设备的协议特性及模拟特性进行分析,并变更固件。因此需要一种能够自动调整接口特性的技术。
作为这样的调整接口特性的技术,专利文献1中记载如下技术:主设备基于通过一个或者多个单方向数据通路从从设备接收到的信息来对接收器特性做适当改变,然后对发送特性做适当改变。
另外,关于SATA接口,专利文献2中记载了SATA接口的振幅判定电路和时间判定电路的自调整机构。另外,专利文献3中记载的SATA的通信控制装置,在接到来自主机的接收错误的回复时,对发送电路的设定进行变更。
专利文献1:日本特表2009-529289号公报
专利文献2:日本特开2009-141722号公报
专利文献3:日本特开2009-130614号公报
发明内容
如上所述,现有技术中就存在对SATA的模拟特性进行调整的技术。但是任何一种先有技术文献中都只记载了对接口的模拟特性进行变更的技术,而没有记载对SATA协议的设定,即对数字特性进行调整的技术。
另外,在信号电平等的模拟调整完成之后需要对数字特性进行调整,但现有技术中没有考虑到这一点。
本发明的目的在于,提供能够对使用SATA的通信中的协议特性和模拟特性在不依赖技术人员的情况下自动调整的光盘装置等外围设备。
本发明的有代表性的一个例子如下所述。即,提供一种为了进行数据输入输出而与计算机连接的数据输入输出装置,其特征在于:在对上述数据输入输出装置进行初始化时,测定接口的模拟特性和接口的协议,根据上述测定结果,将上述模拟特性调整为最佳值后,将上述协议调整为最佳值。
根据本发明的实施方式,能够不依赖主机的特性,在合适的条件下与主机进行通信。
附图说明
图1是表示本发明的实施方式的光盘装置的结构的框图。
图2是表示本发明的接口的结构的框图。
图3是本发明的实施方式的模拟调整处理的流程图。
图4是本发明的实施方式的协议调整处理的流程图。
附图标记说明
100光盘装置
105接口
107系统控制器
150主机
具体实施方式
图1是表示本发明的实施方式的光盘装置100的结构的框图。
本实施方式的光盘装置100具有光学头102、RF放大器103、解码器104、接口105、缓冲存储器106、系统控制器107、存储器108、编码器109、激光驱动电路110和主轴电机111。
光盘装置100通过接口105与主机150连接,将从光盘101(例如蓝光光盘)再现的数据输出到主机150。另外光盘装置100也可以具有将从主机150输入的数据记录到可写光盘101中的功能。主轴电机111对光盘101进行旋转驱动。
光学头102在从光盘101进行数据再现时,用较弱的激光照射光盘101,根据该激光的反射光来再现记录在光盘101中的数据,输出与反射光对应的RF信号。另外,光学头102在向光盘101记录数据时,对光盘101照射比再现时强的激光。光盘101中,利用激光照射部分的热产生的相变在记录层形成记录坑,使记录层的反射率改变,从而记录数据。
RF放大器103将由光学头102输出的RF信号放大,并将放大后的RF信号作为数字数据输出。解码器104将从RF放大器103输出的数字数据根据按每种光盘规定的格式进行解调,在进行了检错和纠错后,将解调后的数据暂时储存到缓冲存储器106中。
接口105对光盘装置100和与之连接的主机150之间的数据和指令的发送接收进行控制。接口105的结构在后文中用图2说明。缓冲存储器106暂时存储从主机150通过接口105输入的要记录到光盘101中的数据。
编码器109将从主机150输入的暂存在缓冲存储器106中的数据以按每种光盘规定的格式进行调制。激光驱动电路110输出用于驱动光学头102的激光源的信号。
系统控制器107是对光盘装置100的动作进行控制的微处理器,对解码器104、编码器109和接口105的动作进行控制。另外,系统控制器107还对读出缓冲存储器106中暂存的数据的行为,和对将数据写入到缓冲存储器106中的行为进行控制。另外,系统控制器107对从主机150接收到的指令进行解释,根据接收到的指令进行处理。
存储器108用于储存系统控制器107执行处理所必须的数据和由处理生成的数据。存储器108的存储区域中至少一部分包含非易失性存储区域。在该非易失性存储区域中,储存有后文叙述的SATA接口的设定和日志。
图2是表示本发明的实施方式的接口的结构的框图。
接口105具有发送信号驱动器115、接收信号驱动器116、通信控制部117、指令生成部118、指令检测部119、时钟提取部120和时刻(timing)控制部121。
发送信号驱动器115生成要发送到主机150的模拟信号,接收信号驱动器116接收从主机150发送的模拟信号。通信控制部117对遵循规定的协议的与主机150间的通信进行控制。本实施方式的光盘装置100遵循SATA协议在与主机150之间进行通信。
指令生成部118对作为指令送往主机150的固定模式进行存储,并根据通信控制部117的指示,生成要发送的指令。指令检测部119对从主机150作为指令发送的固定模式进行存储,将接收到的信号与储存的模式作比较,在接收到的信号与储存的模式一致时检测出已接收到指令,将检测出的指令送往通信控制部117。
时钟提取部120从自主机150接收到的信号中提取出规定的同步模式,生成用于解码接收信号的时钟信号。时刻控制部121根据由通信控制部117生成的发送时钟信号,对要发送到主机150的数据和指令的发送时刻进行控制。
由发送信号驱动器115发送的指令根据通信控制部117的指示生成,由发送信号驱动器115发送的数据从缓冲存储器106中读出。接收信号驱动器116接收到的指令被输入到通信控制部117,接收信号驱动器116接收到的数据被储存到缓冲存储器106。
图3是本发明的实施方式的模拟调整处理的流程图。
该模拟调整处理虽然是通过系统控制器107进行的,但也可以由接口115的通信控制部117进行。
首先,当电源接通时,系统控制器107从存储器108读出当前的SATA设定(接收信号阈值、PLL特性、发送信号振幅等)到接口105(201)。而且,光盘装置100出厂时在存储器108中储存有标准值,此后当电源断开时,所使用的值也被储存到存储器中。因此,在之后电源接通时,设定上次电源断开时使用的值作为SATA设定。
接着,测定主机150发送的模拟信号的振幅(202)。然后根据所测得的振幅设定接收信号的阈值(203)。具体地说是将接收信号的峰值的规定的比例设定为阈值。然后,通过变更该规定的比例,使之与主机150之间的发送接收特性匹配。
接着,测量接收信号的PLL的锁定时间(204)。这是因为,在进行用于通过主机150的芯片组和BIOS(Basic Input/Output System:基本输入输出系统)与外围设备确立通信的OOB(Out-Of-Band Signaling:频带外传信)的交互时,相对于从主机150发送的OOB,接收从外围设备发送的OOB的容许时间不同。因此,为了确立主机150与外围设备的通信,对于从主机150发送的OOB,外围设备必须在适当的时刻进行回答。于是,为了对用于生成与从主机150发送的OOB同步的OOB信号的PLL的锁定时间进行调整,对PLL的锁定时间进行测量。
然后调整接收信号的PLL的电流(205)。具体来说,通过使电荷泵中流动的电流在容许范围内变化来改变PLL的锁定时间。该电流的变更按下述方式进行,即,首先设定为估计最佳的标准电流值,再根据主机150的响应来以规定的模式增减电流值。
接着调整光盘装置100发送的OOB信号的振幅(206)。该OOB发送信号是主机150与外围设备开始通信时交互的信号。OOB信号的振幅调整按下述方式进行,即,首先设定为估计最佳的标准振幅值,再以规定的模式增减振幅值。
另外,接收信号的阈值设定(203)、接收信号PLL调整(205)和OOB信号振幅调整(206),通过从预先设定好的表中选择设定值,对SATA特性进行设定。该表储存在存储器108的非易失性存储区域。另外,在每次光盘装置100重置时,可以按照规定的顺序进行选择,也可以参照步骤211中保存的日志里包含的SATA设定和通信质量,来决定这些值的增减或调整量。
接着,对主机150发送OOB信号,判定规定时间内是否接到来自主机150的回复(207)。
根据其结果,当规定时间内没有接收到来自主机150的回复时,选择SATA的模拟特性的设定(即下次电源接通时使用的设定值),将选择好的设定值保存到存储器,并将通信结果作为日志保存到存储器(213)。回到步骤206,重新调整OOB信号的振幅。
另一方面,当接收到来自主机150的回复时,选择SATA的模拟特性的设定(即下次电源接通时使用的设定值),将选择好的设定值保存到存储器,并将通信结果作为日志写入存储器(208)。接着,对发送信号的协议特性作最佳化处理(209)。该协议调整处理用图4说明。
然后,判定与主机150的通信是否正常进行(210)。可以用比较长的时间(比如1分钟以上)判定该通信是否正常。具体地说,通过规定时间的指令错误率,从主机150是否有原语、FIS、ATA/ATAPI指令等的错误回复等,来判定实际的通信有没有障碍。而且,不仅可以在物理层、数据链路层等下层进行判定,还可以在传输层、应用层等上层进行判定。这是因为上层的判定才是根据实际通信与否进行的判定。
根据判定的结果,当通信正常时,选择SATA的模拟特性的设定(即下次电源接通时使用的设定值),将选择好的设定值保存到存储器中,并将通信质量作为日志保存在存储器(211),光盘装置开始正常动作(212)。
另一方面,当通信不正常时,选择SATA的模拟特性的设定(即下次电源接通时使用的设定值),将选择好的设定值保存到存储器中,并将通信质量作为日志保存在存储器(214)。同时参照预先设定好的表或已保存的日志,进行下次启动时的设定。OOB是表示通信开始的特殊信号,由一种突发信号和两种间隔信号组成,根据间隔长度的不同存在COMRESET和COMWAKE两种。在图3的202中,在测定OOB信号振幅的同时测定OOB模式的突发长度的时间和间隔长度的时间,判断是COMRESET还是COMWAKE,或是其他的信号。但是,在通过OOB确立通信之后发送接收的原语中,指令在比OOB更早的时刻发送。因此,虽然通过OOB确立了通信,但存在之后指令取得率不佳的情况。在这样的情况下,通过在存储器108中保存日志,能够将之作为用于决定下次电源接通时(或COMRESET时)的设定的信息。下次电源接通时(或COMRESET时)的设定,当判定通信不正常时,参照上述预先设定的表等决定设定值,保存到电源接通时要参照的存储器中。
另外,可以将多次的日志保存在存储器108中。这样,通过参照多个SATA的设定和通信质量,能够快而准确地寻求SATA的设定的最佳条件。
当通信不正常时,由于主机150不能访问光盘装置,一般发送作为对与光盘装置的通信进行初始化的信号的COMRESET指令。因此,在步骤210中,等待来自主机150的COMRESET,在经过步骤214后返回步骤202,从模拟信号电平的测定开始重新进行处理。
另外,在主机150没有发送来COMRESET指令时,由于用户无法使用光盘装置100,可以考虑重新接通主机150的电源(重启)。这时也与从主机150收到COMRESET一样,从头开始执行模拟调整处理。
在模拟调整处理(图3)中,不仅对接收信号阈值、PLL特性和发送信号振幅进行了调整,除此之外,也可以对信号间隔、信号上升时间、信号下降时间、预加重特性等进行调整。
图4是本发明的实施方式的协议调整处理的流程图。
该协议调整处理在模拟调整处理(图3)的步骤209中被调用。
首先,系统控制器107从存储器108读出作为当前SATA的构成要素的原语、FIS(Frame Information Structure:帧信息结构)、ATA/ATAPI指令的协议发送设定(原语、FIS、ATA/ATAPI指令的数量和顺序、指令响应时间等)到接口105(221)。原语是为了通过SATA来控制通信而发送接收的指令,发送接收的指令的数量由SATA规定。另外,光盘装置100出厂时在存储器108中储存了标准值,此后当电源断开时,所使用的值也被储存到存储器中。因此,此后当接通电源时,设定上次电源断开时使用的值作为SATA的设定。
接着,测定在规定时间内从主机150发送的原语、FIS、ATA/ATAPI指令的数量和顺序(222)。接着,根据测得的原语、FIS、ATA/ATAPI指令的数量和顺序,决定从光盘装置100发送的原语、FIS、ATA/ATAPI指令的数量和顺序(223)。具体来说,进行设定,以与从主机150发送的原语、FIS、ATA/ATAPI指令相同的数量和顺序发送原语指令。
这是因为,实际上存在特定的主机150与外围设备之间发送接收的原语、FIS、ATA/ATAPI指令的数量和顺序跟SATA标准规定的数量和顺序不同的情况,需要使从光盘装置100发送到主机150的原语指令的数量和顺序与主机150匹配。例如即使在SATA标准中规定了发送6个以上的原语指令,但是也存在发送8个指令就不能正常接收的主机150。因此,可以在主机150发送6个原语指令时,使光盘装置100也发送6个原语指令。另外,虽然在SATA标准中指令A和指令B的发送顺序是任意的,但是也存在如果指令A和指令B不以规定的顺序发送就无法接收的主机150。因此,在本功能中,能够在主机150以指令A、B的顺序发送指令时,使光盘装置100也以指令A、B的顺序发送指令。
接着,对于从光盘装置100发送的指令,测定主机150发送指令之前的时间即指令响应时间(224)。接着,根据主机150的响应时间,决定从光盘装置100发送的指令的响应时间(225)。这里可以将其设定为与主机150的响应时间相同的时间,或者在主机150的响应时间上增减规定时间的时间。
指令响应时间是指光盘装置100发送指令后,直至从主机150接收到回复的时间。在SATA标准中虽然规定了标准的指令响应时间,但是因主机150的不同可容许的指令响应时间有差别,所以需要测定主机150对指令的响应所需的时间,以在与该时间相同的时间对指令进行回复的方式进行设定。
接着将决定好的指令响应时间设定为变量(226)。这时可以根据指令处理所必需的时间来对设定的变量进行微调。例如对于处理所需时间较长的指令,使设定值小于测定的指令响应时间。
接着判定与主机150的短时间(例如1毫秒~1秒左右)内的通信是否正常进行(227)。
根据其结果,在无法从主机150接收到指令的响应时,由于通信没有正常进行,将SATA的设定和通信结果作为日志保存到存储器中(229),回到步骤226,对设定为变量的指令响应时间进行微调。这是因为,在即使指令响应时间与主机150的响应时间相同也无法接受到指令的主机150的情况下,通过对指令响应时间进行增减,找出主机150接受指令的时刻,在这个时间回复指令。
另一方面,当从主机150接收到指令的响应时,由于短时间内的通信正常进行,将SATA的设定和通信结果作为日志保存到存储器(228),然后结束协议调整处理,返回模拟调整处理210。
在本实施方式中,将SATA的模拟特性和协议特性的设定以及通信结果保存在存储器(208、211、213、214、228、229)中。也可以使该保存在存储器中的日志能够从接口105输出。这样的话,能够知道光盘装置100与主机150不能通信的原因,和光盘装置100到达最佳设定的经过。
如上所述,在本发明的实施方式中,通过在电源接通时(或者根据重置信号初始化时)改变SATA的模拟特性、协议特性,对主机与光盘装置的通信条件进行调整。因此,主机150能够通过向光盘装置100发送重置、光盘装置100的电源重新接通、主机150的电源重新接通,来选择最合适的条件。
然后,通过将选择的最佳条件储存到作为存储器108的一部分的闪存(非易失性存储介质)中,并使之作为下次电源接通时的初始设定值使用,能够不论与怎样的主机150组合,都能在更良好的环境下进行错误少的通信。
然后,通过将选择的条件和通信结果储存到存储器中,并将从接口105取出的数据送给远程的技术人员,能够在不必在需要进行分析的地区准备昂贵的测定器的情况下对通信问题进行分析。
另外,虽然本发明的实施方式针对光盘装置进行说明,但是不限于光盘装置,也适用于磁盘装置和非易失性存储介质(例如SSD:Solid State Drive:固态硬盘)等与主机150进行数据输入输出的外围设备。
另外,虽然本发明的实施方式针对SATA接口进行说明,但是不限于SATA,也能够适用于其他的串行通信(例如USB、HDMI、SAS、EtherNet、PCI-Express等)。

Claims (5)

1.一种数据输入输出装置,为了进行数据输入输出而与计算机连接,其特征在于:
在对所述数据输入输出装置进行初始化时,测定接口的模拟特性和接口的协议,
根据所述测定结果,将所述模拟特性调整为最佳值后,将所述协议调整为最佳值。
2.如权利要求1所述的数据输入输出装置,其特征在于:
作为所述接口的协议特性,至少测定接收到的原语、FIS、ATA/ATAPI指令的数量,接收到的原语、FIS、ATA/ATAPI指令的顺序,和所述计算机的指令响应时间之中的一个,
根据所述测定结果,对所发送的原语信号的数量、所发送的原语信号的顺序和/或所述数据输入输出装置的指令响应时间进行调整。
3.如权利要求1所述的数据输入输出装置,其特征在于:
作为所述接口的模拟特性,至少测定信号的振幅和接收信号的同步引入时间之中的一个,
根据所述测定结果,对所发送的信号的振幅和/或所述同步引入时间进行调整。
4.如权利要求1所述的数据输入输出装置,其特征在于:
将所述调整后的模拟特性和协议特性储存在非易失性存储单元中。
5.如权利要求1所述的数据输入输出装置,其特征在于:
在所述光盘装置接通电源,或是接收到所述主机发出的重置信号时,将已调整为所述最佳值的接口的模拟特性和已调整为所述最佳值的接口的协议作为预先设定的表保存在非易失性存储区域中,
当与所述主机的通信在一定时间没有正常进行,所述光盘装置的电源重新接通,或者从所述主机接收到重置信号时,以所述保存的最佳值启动所述接口。
CN2010105781837A 2009-12-15 2010-12-03 数据输入输出装置 Pending CN102096463A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009284198A JP2011130008A (ja) 2009-12-15 2009-12-15 データ入出力装置
JP2009-284198 2009-12-15

Publications (1)

Publication Number Publication Date
CN102096463A true CN102096463A (zh) 2011-06-15

Family

ID=44129584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105781837A Pending CN102096463A (zh) 2009-12-15 2010-12-03 数据输入输出装置

Country Status (3)

Country Link
US (1) US20110145470A1 (zh)
JP (1) JP2011130008A (zh)
CN (1) CN102096463A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104603701A (zh) * 2012-09-05 2015-05-06 三菱电机株式会社 输入输出响应控制设定装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3701354B1 (en) 2017-10-24 2024-06-05 Rambus Inc. Memory module with programmable command buffer
JP7059023B2 (ja) * 2018-01-30 2022-04-25 キヤノン株式会社 通信制御システム、通信制御方法、及びプログラム
JP6797991B1 (ja) * 2019-09-30 2020-12-09 レノボ・シンガポール・プライベート・リミテッド 電子機器、及び稼働情報の出力方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59723A (ja) * 1982-06-28 1984-01-05 Hitachi Ltd 入出力インタ−フエ−ス制御方式
JPH059723A (ja) * 1991-07-08 1993-01-19 Sharp Corp 薄膜の作成方法
CN1202646A (zh) * 1997-04-02 1998-12-23 松下电器产业株式会社 数据输入存贮器并对存储器内存入的数据进行运算输出并能高速操作的数据输入输出装置
US20090146721A1 (en) * 2007-12-07 2009-06-11 Renesas Technology Corp. Oob (out of band) detection circuit and serial ata system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7039064B1 (en) * 2002-02-08 2006-05-02 Lsi Logic Corporation Programmable transmission and reception of out of band signals for serial ATA
JP2005050257A (ja) * 2003-07-31 2005-02-24 Toshiba Corp シリアルataインタフェース持つ電子機器及び信号振幅自動調整方法
US8085880B2 (en) * 2004-12-23 2011-12-27 Rambus Inc. Amplitude monitor for high-speed signals
US7729465B2 (en) * 2006-03-06 2010-06-01 Globalfoundries Inc. Asymmetric control of high-speed bidirectional signaling
JP2009130614A (ja) * 2007-11-22 2009-06-11 Fujitsu Ltd 通信制御装置、通信制御方法および通信制御プログラム
US8159956B2 (en) * 2008-07-01 2012-04-17 Finisar Corporation Diagnostics for serial communication busses

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59723A (ja) * 1982-06-28 1984-01-05 Hitachi Ltd 入出力インタ−フエ−ス制御方式
JPH059723A (ja) * 1991-07-08 1993-01-19 Sharp Corp 薄膜の作成方法
CN1202646A (zh) * 1997-04-02 1998-12-23 松下电器产业株式会社 数据输入存贮器并对存储器内存入的数据进行运算输出并能高速操作的数据输入输出装置
US20090146721A1 (en) * 2007-12-07 2009-06-11 Renesas Technology Corp. Oob (out of band) detection circuit and serial ata system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104603701A (zh) * 2012-09-05 2015-05-06 三菱电机株式会社 输入输出响应控制设定装置
CN104603701B (zh) * 2012-09-05 2017-03-08 三菱电机株式会社 输入输出响应控制设定装置

Also Published As

Publication number Publication date
JP2011130008A (ja) 2011-06-30
US20110145470A1 (en) 2011-06-16

Similar Documents

Publication Publication Date Title
EP3779991A1 (en) Method and apparatus for adjusting position of dqs
US6757835B2 (en) Information storage apparatus including an uninterruptible power supply (UPS) and an interlock control method of the same
CN102096463A (zh) 数据输入输出装置
KR101209918B1 (ko) 반도체 저장 장치를 위한 프로그램 가능한 인터페이스를 가지는 raid 컨트롤러
WO2002019706A8 (en) Video recording system utilizing storage redundancy to transfer error-intolerant data while transferring error-tolerant data
CN103793307A (zh) 电子装置及其管理方法与机柜伺服系统
US9166367B2 (en) Operating vertical-cavity surface-emitting lasers
US8024589B2 (en) Information storage device, information recording/reproducing device, and power consumption management method
US8555118B2 (en) System and method for processing network data of a server
WO2011136480A3 (ko) 반도체 저장장치
JP2008187717A (ja) 伝送エンベロープ検出器のスレショルド電圧調節方法と該方法を利用した装置
KR102358340B1 (ko) 충전 방법, 단말 및 컴퓨터 저장 매체
US10372186B2 (en) Control device and computer-readable recording medium having stored therein control program
US9461626B2 (en) Dynamic voltage adjustment of an I/O interface signal
US7475290B2 (en) Debugging apparatus and method for information storage apparatus
CN104809040B (zh) 一种硬盘隔离修复方法
US8908484B2 (en) Recording/reproducing device and optical disk library device
US8443113B2 (en) Communication apparatus
US20160087400A1 (en) Operating vertical-cavity surface-emitting lasers
CN101877235B (zh) 光盘装置和光盘装置的休止恢复方法
US7570549B2 (en) System and method for efficiently timing recalibration procedures in a disc drive apparatus
KR20050015420A (ko) 적응적 슬래드 홈인 모드 제어 방법 및 이를 이용한디스크 드라이브
US9513986B2 (en) Signal auto-tuning system and method of using the same
US20110225332A1 (en) Data transmission device and control method
CN205017423U (zh) 一种摄像头

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110615