JP2008187717A - 伝送エンベロープ検出器のスレショルド電圧調節方法と該方法を利用した装置 - Google Patents
伝送エンベロープ検出器のスレショルド電圧調節方法と該方法を利用した装置 Download PDFInfo
- Publication number
- JP2008187717A JP2008187717A JP2008019433A JP2008019433A JP2008187717A JP 2008187717 A JP2008187717 A JP 2008187717A JP 2008019433 A JP2008019433 A JP 2008019433A JP 2008019433 A JP2008019433 A JP 2008019433A JP 2008187717 A JP2008187717 A JP 2008187717A
- Authority
- JP
- Japan
- Prior art keywords
- threshold voltage
- envelope detector
- transmission envelope
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 178
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000004891 communication Methods 0.000 claims abstract description 171
- 230000004044 response Effects 0.000 claims description 51
- 238000003672 processing method Methods 0.000 claims description 10
- 238000004590 computer program Methods 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 claims description 3
- 238000001514 detection method Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 3
- 230000036039 immunity Effects 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
- H03G3/344—Muting responsive to the amount of noise (noise squelch)
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
【解決手段】伝送エンベロープ検出器(111,131)のスレショルド電圧調節方法が開示される。方法は、シリアル通信が始まった後、最初に入力された入力信号の電圧と伝送エンベロープ検出器(111,131)のスレショルド電圧とを比べて、入力信号の電圧がスレショルド電圧より高い場合、スレショルド電圧を増加させる。
【選択図】図4
Description
前記伝送エンベロープ検出器によって受信された一対の第1差動信号の電圧差が、一対の差動基準信号の電圧差より大きい場合、指示信号を生成するために前記複数のユニットのうちの少なくとも一つに配置された伝送エンベロープ検出器と、前記指示信号に応答して一つ以上の制御信号を生成するコントローラと、を含むシリアル通信装置を提供することでなされ、前記伝送エンベロープ検出器は、前記一つ以上の制御信号に応答して一対の前記差動基準信号の電圧差を増加させる。
100 シリアル通信システム、
111、131 伝送エンベロープ検出器、
113、133 コントローラ。
Claims (34)
- 伝送エンベロープ検出器におけるスレショルド電圧を制御する方法であって、
受信された第1入力信号の電圧と、前記スレショルド電圧としての第1スレショルド電圧とを比べる段階と、
前記第1入力信号の電圧が前記第1スレショルド電圧より高い場合、以降の前記スレショルド電圧を前記第1スレショルド電圧から第2スレショルド電圧に変更する段階と、を含むことを特徴とする伝送エンベロープ検出器のスレショルド電圧制御方法。 - 前記伝送エンベロープ検出器のスレショルド電圧制御方法は、
前記伝送エンベロープ検出器に供給される電源が遮断された後、スレショルド電圧を前記第2スレショルド電圧から前記第1スレショルド電圧に復元する段階をさらに含むことを特徴とする請求項1に記載の伝送エンベロープ検出器のスレショルド電圧制御方法。 - 前記伝送エンベロープ検出器のスレショルド電圧制御方法は、
前記伝送エンベロープ検出器に供給される電源が先に遮断された後、前記伝送エンベロープ検出器に前記電源が再び供給される時、スレショルド電圧を前記第2スレショルド電圧から前記第1スレショルド電圧に復元する段階をさらに含むことを特徴とする請求項1に記載の伝送エンベロープ検出器のスレショルド電圧制御方法。 - 伝送エンベロープ検出器におけるスレショルド電圧を制御する方法であって、
受信された第1入力信号の電圧が、前記スレショルド電圧としての第1スレショルド電圧より大きい時、前記第1入力信号が有効信号であることを指示する第1指示信号を伝送エンベロープ検出器からコントローラに出力する段階と、
前記第1指示信号に基づいて前記コントローラにより生成した制御信号に応答して、以降のスレショルド電圧を前記第1スレショルド電圧から第2スレショルド電圧に前記伝送エンベロープ検出器を通じて変更する段階と、を含むことを特徴とする伝送エンベロープ検出器のスレショルド電圧制御方法。 - 前記伝送エンベロープ検出器のスレショルド電圧制御方法は、
前記伝送エンベロープ検出器に供給される電源が遮断された後、スレショルド電圧を前記第2スレショルド電圧から前記第1スレショルド電圧に前記伝送エンベロープ検出器を通じて復元する段階をさらに含むことを特徴とする請求項4に記載の伝送エンベロープ検出器のスレショルド電圧制御方法。 - 前記伝送エンベロープ検出器のスレショルド電圧制御方法は、
受信された第2入力信号の電圧が前記第2スレショルド電圧より低い時、前記第2入力信号がノイズであることを指示する第2指示信号が前記伝送エンベロープ検出器によって出力される段階をさらに含むことを特徴とする請求項4に記載の伝送エンベロープ検出器のスレショルド電圧制御方法。 - 伝送エンベロープ検出器における差動スレショルド電圧を制御する方法であって、
通信チャンネルを通じて入力された一対の差動入力電圧の差が、一対の前記差動スレショルド電圧の差より大きい場合、指示信号が伝送エンベロープ検出器によって生成される段階と、
前記指示信号に応答して生成する制御信号に応答して、以降の一対の前記差動スレショルド電圧の差を前記伝送エンベロープ検出器によって増加させる段階と、を含むことを特徴とする伝送エンベロープ検出器のスレショルド電圧制御方法。 - 前記通信チャンネルは、シリアル通信方式によって一対の前記差動入力電圧を伝送することを特徴とする請求項7に記載の伝送エンベロープ検出器のスレショルド電圧制御方法。
- 伝送エンベロープ検出器においてスレショルド電圧を制御して通信の許可または遮断の制御をするシリアル通信での信号処理方法であって、
受信器によって受信された第1入力信号の電圧が、前記スレショルド電圧としての第1スレショルド電圧より高い場合、前記第1入力信号が有効信号であることを指示する第1指示信号を伝送エンベロープ検出器によって生成する段階と、
前記第1指示信号に基づいて生成する電圧制御信号に応答して、以降のスレショルド電圧を前記第1スレショルド電圧から第2スレショルド電圧に前記伝送エンベロープ検出器によって変更する段階と、
前記第1指示信号に基づいて生成するイネーブル制御信号に応答して、前記受信器の通信を許可する段階と、を含むことを特徴とするシリアル通信での信号処理方法。 - 前記シリアル通信での信号処理方法は、前記第1指示信号に応答して、前記電圧制御信号と前記イネーブル制御信号とを生成する段階をさらに含むことを特徴とする請求項9に記載のシリアル通信での信号処理方法。
- 前記シリアル通信での信号処理方法は、
受信された第2入力信号の電圧が前記第2スレショルド電圧より低い場合、前記第2入力信号がノイズであることを指示する第2指示信号を前記伝送エンベロープ検出器によって生成する段階と、
前記第2指示信号に基づいて生成するディセーブル制御信号に応答して、前記受信器の通信を遮断する段階と、をさらに含むことを特徴とする請求項9に記載のシリアル通信での信号処理方法。 - 前記シリアル通信での信号処理方法は、
前記第1指示信号に応答して前記電圧制御信号と前記イネーブル制御信号とを生成する段階と、
前記第2指示信号に応答して前記ディセーブル制御信号を生成する段階と、をさらに含むことを特徴とする請求項11に記載のシリアル通信での信号処理方法。 - 前記シリアル通信での信号処理方法は、前記伝送エンベロープ検出器に供給される電源が遮断された後、スレショルド電圧を前記第2スレショルド電圧から前記第1スレショルド電圧に前記伝送エンベロープ検出器によって復元する段階をさらに含むことを特徴とする請求項9に記載のシリアル通信での信号処理方法。
- 前記シリアル通信での信号処理方法は、前記伝送エンベロープ検出器に供給される電源が遮断された後、前記伝送エンベロープ検出器に前記電源が再び供給される時、スレッショルド電圧を前記第2スレショルド電圧から前記第1スレショルド電圧に前記伝送エンベロープ検出器によって復元する段階をさらに含むことを特徴とする請求項9に記載のシリアル通信での信号処理方法。
- 伝送エンベロープ検出器においてスレショルド電圧を制御して通信の許可または遮断を制御する受信装置であって、
受信された第1入力信号の電圧が、スレショルド電圧としての第1スレショルド電圧より大きい場合、第1指示信号を生成する伝送エンベロープ検出器と、
前記第1入力信号を受信し、前記第1指示信号に応答することにより通信が許可される受信器と、を含み、
前記伝送エンベロープ検出器は、前記第1指示信号を生成した後、スレショルド電圧を前記第1スレショルド電圧から第2スレショルド電圧に変更することを特徴とする受信装置。 - 受信された第2入力信号の電圧が前記第2スレショルド電圧より低い場合、前記伝送エンベロープ検出器は、第2指示信号を生成し、前記受信器は,前記第2指示信号に応答して受信器の通信を遮断することを特徴とする請求項15に記載の受信装置。
- 前記スレショルド電圧が、前記第1スレショルド電圧から前記第2スレショルド電圧に変更された後、前記伝送エンベロープ検出器に供給される電源が遮断される時、前記伝送エンベロープ検出器は、前記スレショルド電圧を前記第2スレショルド電圧から前記第1スレショルド電圧に復元することを特徴とする請求項15に記載の受信装置。
- 請求項15ないし請求項18のうち何れか一項に記載の受信装置を含むハードディスクドライブ装置。
- 伝送エンベロープ検出器において差動基準信号を制御して通信の許可または遮断を制御する受信装置であって、
通信チャンネルを通じて入力された一対の第1差動入力信号の電圧差が、一対の差動基準信号としての前記差動基準信号の電圧差より大きい場合、第1指示信号を生成する伝送エンベロープ検出器と、
前記第1指示信号に応答して第1制御信号と第2制御信号とを生成するコントローラと、
一対の前記第1差動入力信号を受信し、前記第2制御信号に応答して通信を許可される受信器と、を含み、
前記伝送エンベロープ検出器は、前記第1制御信号に応答して一対の前記差動基準信号の電圧差を増加させることを特徴とする受信装置。 - 前記通信チャンネルを通じて入力された一対の第2差動入力信号の電圧差が、増加した一対の差動基準信号の電圧差より小さい場合、前記伝送エンベロープ検出器は第2指示信号を生成し、前記コントローラは前記第2指示信号に応答して第3制御信号を生成し、前記受信器は前記第3制御信号に応答して通信が遮断されることを特徴とする請求項19に記載の受信装置。
- 一対の前記差動基準信号の電圧差が増加し、前記伝送エンベロープ検出器に供給される電源が遮断された後、前記伝送エンベロープ検出器は、増加した一対の差動基準信号の電圧差を増加される前の一対の前記差動基準信号の電圧差に復元することを特徴とする請求項19に記載の受信装置。
- 請求項19ないし請求項21のうち何れか一項に記載の受信装置を含むハードディスクドライブ装置。
- 通信チャンネルを通じてシリアル通信する第1装置と第2装置とを含むシリアル通信システムにおいて、前記第2装置は、
前記通信チャンネルを通じて入力された一対の第1差動信号の電圧差が、シリアル通信の許可または遮断を制御する基準となる一対の差動基準信号の電圧差より大きい場合、第1指示信号を生成する伝送エンベロープ検出器と、
前記通信チャンネルを通じて入力された一対の前記第1差動入力信号を受信し、前記第1指示信号に応答して通信が許可される受信器と、を含み、
前記伝送エンベロープ検出器は、前記第1指示信号を生成した後、一対の前記差動基準信号の電圧差を増加させることを特徴とするシリアル通信システム。 - 前記通信チャンネルを通じて入力された一対の第2差動入力信号の電圧差が、増加した一対の差動基準信号の電圧差より小さい場合、前記伝送エンベロープ検出器は、第2指示信号を生成し、前記受信器は、前記第2指示信号に応答して通信が遮断されることを特徴とする請求項23に記載のシリアル通信システム。
- 通信チャンネルを通じてシリアル通信する第1装置と第2装置とを含むシリアル通信システムにおいて、前記第2装置は、
前記通信チャンネルを通じて入力された一対の第1差動入力信号の電圧差が、シリアル通信の許可または遮断を制御する基準となる差動基準信号の電圧差より大きい場合、第1指示信号を出力する伝送エンベロープ検出器と、
前記第1指示信号に応答して第1制御信号と第2制御信号とを生成するコントローラと、
前記通信チャンネルを通じて入力された一対の前記第1差動入力信号を受信し、前記第2制御信号に応答して通信が許可される受信器と、を含み、
前記伝送エンベロープ検出器は、前記第1制御信号に応答して一対の前記差動基準信号の電圧差を増加させることを特徴とするシリアル通信システム。 - 前記通信チャンネルを通じて入力された一対の第2差動入力信号の電圧差が、増加した前記差動基準信号の電圧差より小さい場合、前記伝送エンベロープ検出器は、第2指示信号を生成し、前記コントローラは、前記第2指示信号に応答して第3制御信号を生成し、前記受信器は、前記第3制御信号に応答して通信が遮断されることを特徴とする請求項25に記載のシリアル通信システム。
- 前記伝送エンベロープ検出器に供給される電源が遮断された後、前記伝送エンベロープ検出器は、増加した一対の前記差動基準信号の電圧差を増加する前の一対の前記差動基準信号の電圧差に復元することを特徴とする請求項25に記載のシリアル通信システム。
- 前記シリアル通信システムは、コンピュータシステムを含むことを特徴とする請求項23ないし27のうち何れか一項に記載のシリアル通信システム。
- 伝送エンベロープ検出器において差動基準信号を制御して通信の許可または遮断を制御するシリアル通信装置であって、
通信チャンネルを通じて互いにシリアル通信する複数のユニットと、
受信された一対の第1差動入力信号の電圧差が、一対の前記差動基準信号の電圧差より大きい場合、指示信号を生成するために前記複数のユニットのうちの少なくとも一つに配された伝送エンベロープ検出器と、
前記指示信号に応答して一つまたはそれ以上の制御信号を生成するコントローラと、を含み、
前記伝送エンベロープ検出器は、前記一つまたはそれ以上の制御信号に応答して前記差動基準信号の電圧差を増加させることを特徴とするシリアル通信装置。 - 伝送エンベロープ検出器においてスレショルド電圧を制御して通信の許可または遮断を制御するシリアル通信装置であって、
複数の所定のスレショルド電圧を有する伝送エンベロープ検出器を含む第1ユニットと、
前記第1ユニットと第2ユニットとの間のシリアル通信を提供するためにスケルチ状態及びアンスケルチ状態を有する通信チャンネルと、
前記通信チャンネルがアンスケルチ状態であり、前記第1ユニットと前記第2ユニットとの間の前記シリアル通信が初期化された後、前記複数の所定のスレショルド電圧のうち一つまたはそれ以上の電圧を変化させるコントローラと、を含むことを特徴とするシリアル通信装置。 - 前記通信チャンネルのアンスケルチ状態は、前記通信チャンネルを通じて前記伝送エンベロープ検出器によって受信された一対の差動信号の電圧差が、前記伝送エンベロープ検出器の前記複数の所定のスレショルド電圧のうち一対のスレッショルド電圧の差より大きい場合であることを特徴とする請求項30に記載のシリアル通信装置。
- 前記複数の所定のスレショルド電圧は、上位スレショルド電圧と下位スレショルド電圧とを含むことを特徴とする請求項31に記載のシリアル通信装置。
- 第1ユニットと第2ユニットとの間の通信チャンネルがアンスケルチ状態であるか否かを決定する段階と、
前記通信チャンネルがアンスケルチ状態である場合、前記第1ユニットと前記第2ユニットとの間のシリアル通信が初期化された後、伝送エンベロープ検出器の一つまたはそれ以上の所定のスレショルド電圧のうち一つの電圧を変更させる段階と、を含むことを特徴とする伝送エンベロープ検出器の一つまたはそれ以上の所定のスレショルド電圧を制御する方法。 - 伝送エンベロープ検出器において、スレショルド電圧を制御して通信の許可または遮断を制御する方法を実行させるためのコンピュータプログラムを記録したコンピュータで読み取り可能な記録媒体であって、
前記スレショルド電圧としての第1スレショルド電圧と受信された入力信号の電圧とを比べる段階と、
前記入力信号の電圧が前記第1スレショルド電圧より大きい時、スレショルド電圧を前記第1スレショルド電圧から第2スレショルド電圧に変更させる段階と、を含む方法を実行させるためのコンピュータプログラムを記録したコンピュータで読み取り可能な記録媒体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070009311A KR100897770B1 (ko) | 2007-01-30 | 2007-01-30 | 전송 엔벌로프 검출기의 문턱 전압들 조절 방법들과 상기방법들을 이용한 장치들 |
KR10-2007-0009311 | 2007-01-30 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008187717A true JP2008187717A (ja) | 2008-08-14 |
JP2008187717A5 JP2008187717A5 (ja) | 2011-02-17 |
JP5308684B2 JP5308684B2 (ja) | 2013-10-09 |
Family
ID=39668549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008019433A Expired - Fee Related JP5308684B2 (ja) | 2007-01-30 | 2008-01-30 | 伝送エンベロープ検出器のスレショルド電圧調節方法を利用した装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8279952B2 (ja) |
JP (1) | JP5308684B2 (ja) |
KR (1) | KR100897770B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015512542A (ja) * | 2012-03-26 | 2015-04-27 | マーベル ワールド トレード リミテッド | 低電力状態のためのデュアルスケルチ検出器及び方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2462434B (en) | 2008-08-05 | 2013-02-06 | Cursor Controls Ltd | Pointing Device |
KR101922907B1 (ko) | 2012-03-29 | 2018-11-28 | 삼성전자주식회사 | 샘플링 신호들 간의 차이를 이용하여 엔벨로프를 검출하는 방법 및 장치 |
US9696351B2 (en) * | 2014-12-30 | 2017-07-04 | Stmicroelectronics International N.V. | Data receiving device including an envelope detector and related methods |
WO2020172877A1 (zh) * | 2019-02-28 | 2020-09-03 | 华为技术有限公司 | 一种校正接收机的互调失真信号的方法及装置 |
US11693472B2 (en) * | 2021-08-31 | 2023-07-04 | Apple Inc. | Multi-die power management in SoCs |
KR102608463B1 (ko) * | 2023-05-25 | 2023-11-30 | 서울과학기술대학교 산학협력단 | 4단계의 진폭 변조 신호 수신 장치 및 방법 |
CN117014845B (zh) * | 2023-09-22 | 2024-02-20 | 北京紫光青藤微系统有限公司 | 用于确定通信开始位置的方法、装置和近场通信设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001094505A (ja) * | 1999-09-27 | 2001-04-06 | Matsushita Electric Works Ltd | 間欠受信方法 |
JP2005086646A (ja) * | 2003-09-10 | 2005-03-31 | Renesas Technology Corp | スケルチ検出回路 |
JP2006135929A (ja) * | 2004-10-04 | 2006-05-25 | Matsushita Electric Ind Co Ltd | 受信装置、半導体集積回路、送受信装置、輸送装置、可搬型送受信装置、通信装置および受信方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4044309A (en) * | 1974-07-18 | 1977-08-23 | Narco Scientific Industries, Inc. | Automatic squelch circuit with hysteresis |
US4302817A (en) * | 1980-02-14 | 1981-11-24 | Motorola, Inc. | Digital Pseudo continuous tone detector |
US4411021A (en) * | 1981-07-27 | 1983-10-18 | Motorola, Inc. | Automatic threshold squelch |
AU566850B2 (en) * | 1983-11-18 | 1987-10-29 | Nec Corporation | Squelch circuit |
US4922549A (en) * | 1988-10-27 | 1990-05-01 | Motorola, Inc. | Digital FM squelch detector |
US5465404A (en) * | 1993-01-29 | 1995-11-07 | Motorola, Inc. | Communications receiver with an adaptive squelch system |
US5564090A (en) * | 1993-09-09 | 1996-10-08 | Lockheed Martin Ims Corporation | Method and apparatus for dynamically adjusting receiver squelch threshold |
FR2744305B1 (fr) * | 1996-01-25 | 1998-03-27 | Groupe President Electronics | Circuit de blocage a reglage automatique pour recepteur radio |
JPH11251959A (ja) * | 1998-03-05 | 1999-09-17 | Fujitsu Ltd | 干渉キャンセラ装置及び無線通信装置 |
JP2000013260A (ja) | 1998-06-24 | 2000-01-14 | Hitachi Denshi Ltd | スケルチ制御方式 |
KR100282440B1 (ko) | 1998-11-30 | 2001-03-02 | 김영환 | 잡음 억제 회로 |
KR200179443Y1 (ko) * | 1999-10-21 | 2000-04-15 | 주식회사에이디텍 | 적외선 수신장치 |
JP4312322B2 (ja) | 1999-12-01 | 2009-08-12 | パナソニック株式会社 | ワイヤレスマイクシステムの受信装置 |
KR100327440B1 (ko) * | 2000-02-21 | 2002-03-13 | 박종섭 | 제로-크로싱 감지회로 |
JP2002135141A (ja) | 2000-10-20 | 2002-05-10 | Hitachi Kokusai Electric Inc | 受信機 |
KR100375234B1 (ko) * | 2001-03-30 | 2003-03-08 | 삼성전자주식회사 | 스퀄치 감지 회로 |
EP1636684A2 (en) | 2003-06-10 | 2006-03-22 | Koninklijke Philips Electronics N.V. | Real-time adaptive control for best ic performance |
KR100629504B1 (ko) * | 2004-12-27 | 2006-09-28 | 삼성전자주식회사 | 오경보 확률을 줄이기 위한 신호 획득 장치 및 방법 |
US7282965B2 (en) * | 2005-09-29 | 2007-10-16 | Matsushita Electric Industrial Co., Ltd. | Signal detection circuit capable of automatically adjusting threshold value |
US7653367B2 (en) * | 2006-03-30 | 2010-01-26 | Intel Corporation | Squelch detector |
-
2007
- 2007-01-30 KR KR1020070009311A patent/KR100897770B1/ko not_active IP Right Cessation
-
2008
- 2008-01-30 US US12/022,289 patent/US8279952B2/en not_active Expired - Fee Related
- 2008-01-30 JP JP2008019433A patent/JP5308684B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001094505A (ja) * | 1999-09-27 | 2001-04-06 | Matsushita Electric Works Ltd | 間欠受信方法 |
JP2005086646A (ja) * | 2003-09-10 | 2005-03-31 | Renesas Technology Corp | スケルチ検出回路 |
JP2006135929A (ja) * | 2004-10-04 | 2006-05-25 | Matsushita Electric Ind Co Ltd | 受信装置、半導体集積回路、送受信装置、輸送装置、可搬型送受信装置、通信装置および受信方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015512542A (ja) * | 2012-03-26 | 2015-04-27 | マーベル ワールド トレード リミテッド | 低電力状態のためのデュアルスケルチ検出器及び方法 |
Also Published As
Publication number | Publication date |
---|---|
US20080182536A1 (en) | 2008-07-31 |
US8279952B2 (en) | 2012-10-02 |
KR100897770B1 (ko) | 2009-05-15 |
JP5308684B2 (ja) | 2013-10-09 |
KR20080071283A (ko) | 2008-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5308684B2 (ja) | 伝送エンベロープ検出器のスレショルド電圧調節方法を利用した装置 | |
JP3952077B1 (ja) | ホットプラグ信号検出装置、ソース機器およびリピータ機器 | |
TWI556575B (zh) | 無爆衝開關 | |
US10120436B2 (en) | Apparatuses, systems, and methods for USB high-speed chirp detection | |
US20170180840A1 (en) | Acoustic noise reduction audio system having tap control | |
JPWO2017061330A1 (ja) | 通信装置、通信方法、プログラム、および、通信システム | |
US20190294228A1 (en) | Information processing apparatus, power reception and delivery control circuit, and control method for power reception and delivery | |
US10439412B2 (en) | Method for eliminating interference of charger to touch screen, and mobile terminal | |
US9367121B2 (en) | Universal serial bus USB 3.0 compatible host with lower operation power consumption and method for reducing operation power consumption of a USB compatible 3.0 host | |
US10565145B2 (en) | Felxconnect disconnect detection | |
US20090132837A1 (en) | System and Method for Dynamically Selecting Clock Frequency | |
WO2006072097A3 (en) | Method and apparatus for external processor thermal control | |
KR20070075787A (ko) | 유에스비 장치 및 유에스 장치를 포함하는 데이터 처리시스템 | |
US9804987B2 (en) | Semiconductor device for reducing power consumption in low power mode and system including same | |
JP2008187717A5 (ja) | ||
JP7219522B2 (ja) | 電流検出器及び制御論理回路を用いるオープンドレイン通信システムのための中継器 | |
US20190213159A1 (en) | Universal serial bus type-c interface circuit and pin bypass method thereof | |
WO2017041069A1 (en) | Override subsystems for rapid recovery from serial-link errors | |
US10642328B2 (en) | Solid state drive with reset circuit and reset method thereof | |
US9239609B2 (en) | Method for reducing power consumption in electronic apparatus | |
EP2972919A1 (en) | Devices and methods for enabling usb communication over extension media | |
KR101638760B1 (ko) | 디바이스들 사이에서 보다 높은 속도 통신을 회복하기 위한 시스템 및 방법 | |
WO2007049455B1 (ja) | 半導体メモリカード | |
TW202304179A (zh) | 高速傳輸系統、訊號中繼器以及訊號中繼器的控制方法 | |
US20100312929A1 (en) | Universal serial bus device and universal serial bus system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101224 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110613 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130701 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |