CN103577362B - 改善数据传输的方法及其相关计算机系统 - Google Patents

改善数据传输的方法及其相关计算机系统 Download PDF

Info

Publication number
CN103577362B
CN103577362B CN201210276268.9A CN201210276268A CN103577362B CN 103577362 B CN103577362 B CN 103577362B CN 201210276268 A CN201210276268 A CN 201210276268A CN 103577362 B CN103577362 B CN 103577362B
Authority
CN
China
Prior art keywords
basic input
input output
output system
low speed
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210276268.9A
Other languages
English (en)
Other versions
CN103577362A (zh
Inventor
林佩仪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wistron Corp
Original Assignee
Wistron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wistron Corp filed Critical Wistron Corp
Publication of CN103577362A publication Critical patent/CN103577362A/zh
Application granted granted Critical
Publication of CN103577362B publication Critical patent/CN103577362B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1443—Transmit or communication errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Debugging And Monitoring (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明提供一种改善数据传输的方法及其相关计算机系统。该改善数据传输的方法用于一计算机系统的一固件中。该方法包含有于一数据传输通过一高速总线执行时，监控该数据传输的一逾时次数、一重写次数以及一错误标志；以及根据该逾时次数、该重写次数以及该错误标志判断是否传送一中断命令至一基本输入输出系统（Basic？Input/Output？System，BIOS）。

Description

改善数据传输的方法及其相关计算机系统
技术领域
本发明涉及一种改善数据传输的方法及其相关计算机系统，特别是涉及可避免数据传输失败的方法及其相关计算机系统。
背景技术
通用序列总线（UniversalSerialBus，USB）用来存取计算机周边装置以及个人计算机的一大众接口标准。近年来，通用序列总线的应用已被延伸至广大的消费性电子产品以及移动装置。而遵循通用序列总线2.0版本（以下简称USB2.0）规范的接口已被广泛地应用，因为USB2.0可达到最高480Mb/s的传输率以及电源供应的相容性，使得USB2.0接口在目前个人计算机广为盛行。随着数据储存能力以及网络速度进入十亿字节（Gigabyte）时代，计算机与周边装置之间的数据连结需要更高速传输率，而USB2.0却无法满足存取速率持续成长的需求。
因此，为了符合更高速的数据传输需求，一通用序列总线3.0版本（以下简称USB3.0）以于2008年11月初次崭露头角。USB3.0允许了4.8Gbps“超高速”数据传输且USB3.0的净数据传输率可达4Gbps。当USB3.0操作于超高速数据传输时，USB3.0对于两对差动数据线对采用全双工（fullduplex）方式传送讯号，有别于非超高速差动数据线对。因此，USB3.0传输线包含有一条电源线、一条接地线、两条非超高速数据线以及四条超高速数据线。相较之下，USB2.0传输线仅包含一传输线对（即，两条数据线），用以传输数据。此外，在“直达主控制器”（host-directed）的通讯协定下，超高速数据传输可通过通讯渠道建立于主控制器与每个周边装置间，而USB2.0则以广播的方式对所有的周边装置送分组。当然，USB3.0具备其他许多与USB2.0不同的特征，应为本领域技术人员所熟知，因此于此不再赘述。
然而，USB3.0电路上的硬件设计问题（例如：折线问题或者连接器问题），可能导致在USB3.0数据传输期间传输失败或造成数据传输不完整。
发明内容
因此，本发明的主要目的即在于提供一种用于一计算机系统的一固件中改善数据传输的方法以及相关计算机系统，以避免传输失败。
本发明揭示一种用于一计算机系统的一固件中改善数据传输的方法。该方法包含有于一数据传输通过一高速总线执行时，监控该数据传输的一逾时次数、一重写次数以及一错误标志；以及根据该逾时次数、该重写次数以及该错误标志判断是否传送一中断命令至一基本输入输出系统（BasicInput/OutputSystem，BIOS）。
本发明还揭示一种用于一计算机系统的一基本输入输出系统中改善数据传输的方法。该方法包含有于一数据传输起始前，检查一低速标志；以及根据该低速标志判断是否调整一解加强电平（de-emphasislevel），其中该解加强电平相关于该数据传输的一传输率。
本发明还揭示一计算机系统，用来改善数据传输。该计算机系统包含有一固件以及一基本输入输出系统。该固件，用来监控一数据传输的一逾时次数、一重写次数以及一错误标志以及根据该逾时次数、该重写次数以及该错误标志判断是否传送一中断命令。该基本输入输出系统，用来根据该中断命令设定一低速标志以及根据该低速标志判断是否调整一解加强电平。
附图说明
图1A以及图1B为本发明实施例一流程的示意图。
图2为本发明实施例一计算机系统的示意图。
附图符号说明
10流程
100、102、104、106步骤
108、110、112、114步骤
116、118、120、122步骤
124、126步骤
20计算机系统
200基本输入输出系统
220固件
240总线
具体实施方式
请参考图1A以及图1B，图1A以及图1B为本发明实施例一流程10的示意图。流程10用于一计算机系统中，用来改善该计算机系统中一总线的数据传输，以避免传输失败或数据传输不完整。该计算机系统包含有一固件以及一基本输入输出系统（BasicInput/OutputSystem，BIOS）。计算机系统的总线包含有通用序列（UniversalSerialBus，USB）、周边元件互连接口（peripheralcomponentinterconnectexpress，PCIe）、串行进阶技术连接（SerialAdvancedTechnologyAttachment，SATA）等等，而不限于此。该流程10包含下列步骤：
步骤100：开始。
步骤102：基本输入输出系统于一数据传输起始前，检查一低速标志。
步骤104：基本输入输出系统根据低速标志判断是否调整一解加强电平（de-emphasislevel）？若低速标志为“0”，执行步骤108；若低速标志为“1”，执行步骤106。
步骤106：基本输入输出系统降低解加强电平以降低数据传输的传输率。
步骤108：基本输入输出系统通过一高速总线开始执行数据传输。
步骤110：固件于高速总线执行数据传输时，监控数据传输的一逾时次数、一重写次数以及一错误标志。
步骤112：固件判断逾时次数或重写次数是否大于一数值X？若是，执行步骤116；若否，执行步骤110。
步骤114：固件判断错误标志是否为“1”？若是，执行步骤116；若否，执行步骤110。
步骤116：固件传送一中断命令至基本输入输出系统。
步骤118：基本输入输出系统于接收到中断命令时降低解加强电平并设定低速标志为“1”。
步骤120：基本输入输出系统判断计算机系统是否重设或重新开机？若是，执行步骤122；若否，执行步骤124。
步骤122：基本输入输出系统将低速标志重设为“0”。
步骤124：基本输入输出系统将低速标志维持为“1”。
步骤126：结束。
根据流程10，计算机系统的基本输入输出系统于数据传输起始前，检查低速标志是否设定为“0”。当低速标志设定为“0”时，基本输入输出系统通过高速总线（例如：USB3.0）开始执行数据传输。当低速标志设定为“1”时，基本输入输出系统降低解加强电平，并通过一低速总线（例如：USB2.0）开始执行数据传输。其中，解加强电平相关于数据传输的传输率，解加强电平高代表高传输率，解加强电平低代表低传输率，例如：解加强电平可从6dB（5GT/s）降至3.5dB（2.5GT/s）。若基本输入输出系统通过高速总线（例如：USB3.0）开始执行数据传输，固件监控数据传输的逾时次数、重写次数以及错误标志，以判断数据传输是否有错误发生。此外，当在数据传输上的一致命错误、一无法更正错误以及一讯号系统错误其中至少一者发生时，错误标志会被设定为“1”。当逾时次数或重写次数大于数值X，固件传送中断命令至基本输入输出系统。较佳地，数值X为一预设数值，例如：逾时次数或重写次数大于100次。或者，当错误标志为“1”时，固件传送中断命令至基本输入输出系统。当基本输入输出系统于接收到中断命令时，基本输入输出系统得知数据传输有错误发生，必须降低数据传输的传输率。因此，基本输入输出系统根据中断命令降低解加强电平，并设定低速标志为“1”。在此情形下，基本输入输出系统判断该计算机系统是否重设或重新开机。当该计算机系统重设或重新开机时，该基本输入输出系统将该低速标志重设为“0”。当该计算机系统没有重设或重新开机时，该基本输入输出系统将该低速标志维持为“1”。
简言之，在数据传输起始前，基本输入输出系统根据低速标志判断是否通过调整解加强电平执行高速总线（例如：USB3.0）或低速总线（例如：USB2.0）的数据传输。于高速总线的数据传输期间，固件监控逾时次数或重写次数以及错误标志，以判断是否有传输错误发生。若逾时次数或重写次数超过数值X或错误标志被设定为“1”时，固件传送中断命令至基本输入输出系统，以告知基本输入输出系统数据传输有错误发生，必须降低数据传输的传输率以避免传输失败或造成数据传输不完整。基本输入输出系统根据中断命令设定低速标志为“1”，以降低解加强电平，并执行低总线的数据传输直到计算机系统重设或重新开机。当计算机系统重设或重新开机时，基本输入输出系统重设低速标志为“0”。因此，本发明可利用基本输入输出系统以及固件，监控高速总线的数据传输期间是否有传输错误发生，进一步调整解加强电平，以避免传输失败或造成数据传输不完整。
关于流程20的实现方式，请参考图2。图2为本发明实施例一计算机系统20的示意图。计算机系统20包含有一基本输入输出系统200、一固件220以及一总线240。总线240包含有通用序列（UniversalSerialBus，USB）、周边元件互连接口（peripheralcomponentinterconnectexpress，以下简称PCIe）、串行进阶技术连接（SerialAdvancedTechnologyAttachment，SATA）等等，而不限于此。固件220用来监控总线240的数据传输的一逾时次数、一重写次数以及一错误标志，并根据逾时次数、重写次数以及错误标志判断是否传送一中断命令至基本输入输出系统200。基本输入输出系统200，用来根据中断命令设定一低速标志以及根据低速标志判断是否调整一解加强电平。
图2的计算机系统20用来实现流程10，相关变化方式可参考前述说明，于此不赘述。
综上所述，本发明在数据传输起始前，基本输入输出系统根据低速标志调整解加强电平。于高速总线执行数据传输期间，固件监控逾时次数或重写次数以及错误标志。若逾时次数或重写次数超过数值X或错误标志被设定为“1”时，固件传送中断命令至基本输入输出系统。基本输入输出系统根据中断命令设定低速标志为“1”，以降低解加强电平，进一步地降低数据传输的传输率。当计算机系统重设或重新开机时，基本输入输出系统重设低速标志为“0”。因此，本发明可利用基本输入输出系统以及固件，监控高速总线执行数据传输期间是否有传输错误发生，进一步调整解加强电平，以避免传输失败或造成数据传输不完整。
以上所述仅为本发明的较佳实施例，凡依本发明的权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (23)

1.一种改善数据传输的方法，用于一计算机系统的一固件以及一基本输入输出系统中，该方法包含有：
该固件于一数据传输通过一高速总线执行时，监控该数据传输的一逾时次数、一重写次数以及一错误标志；
该固件根据该逾时次数、该重写次数以及该错误标志判断是否传送一中断命令至一基本输入输出系统；以及
该基本输入输出系统根据该中断命令设定一低速标志以及根据该低速标志判断是否调整一解加强电平，其中该解加强电平相关于该数据传输的一传输率。
2.如权利要求1所述的方法，其中该固件根据该逾时次数、该重写次数判断是否传送该中断命令至该基本输入输出系统，包含有于该逾时次数或该重写次数大于一阈值时，该固件传送该中断命令至该基本输入输出系统。
3.如权利要求1所述的方法，其中该固件根据该错误标志判断是否传送该中断命令至该基本输入输出系统，包含有于该错误标志设定为“1”时，该固件传送该中断命令至该基本输入输出系统。
4.如权利要求3所述的方法，其还包含该固件于一致命错误、一无法更正错误以及一讯号系统错误其中至少一者发生时，将该错误标志设定为“1”。
5.如权利要求1所述的方法，其包含有：
该基本输入输出系统于一数据传输起始前，检查一低速标志。
6.如权利要求1所述的方法，其中该基本输入输出系统根据该低速标志判断是否调整该解加强电平，包含有于该低速标志设定为“0”时通过一高速总线开始执行该数据传输以及于该低速标志设定为“1”时降低该解加强电平以降低该数据传输的该传输率。
7.如权利要求6所述的方法，其中该基本输入输出系统降低该数据传输的该传输率，包含有该基本输入输出系统通过一低速总线开始执行该数据传输。
8.如权利要求1所述的方法，其还包含该基本输入输出系统于接收到一中断命令时，降低该解加强电平并设定该低速标志为“1”，其中该中断命令相关于该数据传输的一传输错误。
9.如权利要求8所述的方法，其中该数据传输的该传输错误包含有该数据传输的一逾时次数或一重写次数大于一阈值、一致命错误发生、一无法更正错误发生以及一讯号系统错误发生其中至少一者。
10.如权利要求8所述的方法，其还包含该基本输入输出系统于该低速标志设定为“1”时，判断该计算机系统是否重设或重新开机。
11.如权利要求10所述的方法，其还包含该基本输入输出系统于判断该计算机系统重设或重新开机时，将该低速标志重设为“0”。
12.如权利要求10所述的方法，其还包含该基本输入输出系统于判断该计算机系统无重设或重新开机时，将该低速标志维持为“1”。
13.一计算机系统，用来改善数据传输，该计算机系统包含有：
一固件，用来监控一数据传输的一逾时次数、一重写次数以及一错误标志以及根据该逾时次数、该重写次数以及该错误标志判断是否传送一中断命令；以及
一基本输入输出系统，用来根据该中断命令设定一低速标志以及根据该低速标志判断是否调整一解加强电平。
14.如权利要求13所述的计算机系统，其中该固件根据该逾时次数、该重写次数判断是否传送该中断命令至该基本输入输出系统，包含有于该逾时次数或该重写次数大于一阈值时，该固件传送该中断命令至该基本输入输出系统。
15.如权利要求13所述的计算机系统，其中该固件根据该错误标志判断是否传送该中断命令至该基本输入输出系统，包含有于该错误标志设定为“1”时，该固件传送该中断命令至该基本输入输出系统。
16.如权利要求13所述的计算机系统，其中该固件还用来于一致命错误、一无法更正错误以及一讯号系统错误其中至少一者发生时，将该错误标志设定为“1”。
17.如权利要求13所述的计算机系统，其中该基本输入输出系统还用来于一数据传输起始前，检查该低速标志。
18.如权利要求13所述的计算机系统，其中该基本输入输出系统根据该低速标志判断是否调整该解加强电平，包含有于该低速标志设定为“0”时通过一高速总线开始执行该数据传输以及于该低速标志设定为“1”时降低该解加强电平以降低该数据传输的该传输率。
19.如权利要求18所述的计算机系统，其中该基本输入输出系统降低该数据传输的该传输率，包含有该基本输入输出系统通过一低速总线开始执行该数据传输。
20.如权利要求13所述的计算机系统，其中该基本输入输出系统根据该中断命令设定该低速标志，包含有该基本输入输出系统于接收到该中断命令时，降低该解加强电平并设定该低速标志为“1”。
21.如权利要求20所述的计算机系统，其中该基本输入输出系统还用来于该低速标志设定为“1”时，判断该计算机系统是否重设或重新开机。
22.如权利要求21所述的计算机系统，其中该基本输入输出系统还用来于判断该计算机系统重设或重新开机时，将该低速标志重设为“0”。
23.如权利要求21所述的计算机系统，其中该基本输入输出系统还用来于判断该计算机系统无重设或重新开机时，将该低速标志维持为“1”。
CN201210276268.9A 2012-07-19 2012-08-06 改善数据传输的方法及其相关计算机系统 Active CN103577362B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101126013 2012-07-19
TW101126013A TWI464597B (zh) 2012-07-19 2012-07-19 改善資料傳輸之方法及其相關電腦系統

Publications (2)

Publication Number Publication Date
CN103577362A CN103577362A (zh) 2014-02-12
CN103577362B true CN103577362B (zh) 2016-06-01

Family

ID=49947606

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210276268.9A Active CN103577362B (zh) 2012-07-19 2012-08-06 改善数据传输的方法及其相关计算机系统

Country Status (3)

Country Link
US (1) US20140026001A1 (zh)
CN (1) CN103577362B (zh)
TW (1) TWI464597B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI623836B (zh) 2014-01-27 2018-05-11 新唐科技股份有限公司 連接裝置及其控制晶片及控制方法
US20170314275A1 (en) * 2016-04-27 2017-11-02 United States Gypsum Company Formable corner finishing and trim strip
CN109213623B (zh) * 2017-06-30 2022-02-22 慧荣科技股份有限公司 降低快闪储存介面中传收数据错误方法及装置
CN109426644A (zh) * 2017-08-31 2019-03-05 西安中兴新软件有限责任公司 一种usb数据传输的速率调整方法及装置、设备
US10891179B2 (en) * 2018-10-22 2021-01-12 Western Digital Technologies, Inc. Data storage device with deadlock recovery capabilities
CN110795284B (zh) * 2019-10-25 2022-03-22 浪潮电子信息产业股份有限公司 一种数据恢复方法、装置、设备及可读存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1281189A (zh) * 2000-08-23 2001-01-24 深圳市宏网实业有限公司 一种网络安全服务器及其智能防护方法
US6671831B1 (en) * 2000-06-13 2003-12-30 Cypress Semiconductor Corp. Fault tolerant USB method and apparatus

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805882A (en) * 1996-07-19 1998-09-08 Compaq Computer Corporation Computer system and method for replacing obsolete or corrupt boot code contained within reprogrammable memory with new boot code supplied from an external source through a data port
US8184677B1 (en) * 1998-02-27 2012-05-22 Globalfoundries Inc. Arrangement in a network repeater for monitoring link integrity and automatically down shifting link speed
JP4454772B2 (ja) * 2000-03-17 2010-04-21 富士通マイクロエレクトロニクス株式会社 通信バスの異常検出装置とマイクロコンピュータ
KR100370368B1 (ko) * 2001-01-31 2003-02-05 삼성전자 주식회사 내부 온도가 기준 온도를 초과할 때 슬립 모드로 진입하는 에이씨피아이를 채용한 컴퓨터 시스템 및 그 방법
TW569095B (en) * 2002-05-29 2004-01-01 Via Tech Inc Method for detecting the transmission rate of a host controller by USB device
US6738834B1 (en) * 2002-07-15 2004-05-18 Cypress Microsystems System for reconfiguring a peripheral device using configuration residing on the peripheral device by electronically simulating a physical disconnection and reconnection to a host device
US7072989B1 (en) * 2002-09-27 2006-07-04 Cypress Semiconductor, Inc. USB peripheral device storing an indication of an operating power mode when a host went into hibernate and restarting at the power mode accordingly
TWI267738B (en) * 2003-07-09 2006-12-01 Foquest Advanced Inc Processing system with time monitoring and method thereof
US7512720B2 (en) * 2005-04-29 2009-03-31 Sigmatel, Inc. System and method for accessing universal serial bus networks
US7493422B2 (en) * 2005-11-14 2009-02-17 Ncr Corporation Loss of universal serial bus communication
US7694031B2 (en) * 2006-10-31 2010-04-06 Globalfoundries Inc. Memory controller including a dual-mode memory interconnect
TW200828009A (en) * 2006-12-18 2008-07-01 Inventec Corp Computer peripheral device automatic failure diagnostic method and system
JP5509568B2 (ja) * 2008-10-03 2014-06-04 富士通株式会社 コンピュータ装置、プロセッサ診断方法、及びプロセッサ診断制御プログラム
CN101699419B (zh) * 2009-11-13 2012-03-21 威盛电子股份有限公司 数据传输方法以及使用该方法的通用串行总线主机控制器
US8301813B2 (en) * 2009-12-24 2012-10-30 Ati Technologies Ulc Method and device for disabling a higher version of a computer bus and interconnection protocol for interoperability with a device compliant to a lower version of the computer bus and interconnection protocol
CN101833528A (zh) * 2010-04-06 2010-09-15 四川和芯微电子股份有限公司 电子设备传输速度的调整方法
JP5917069B2 (ja) * 2010-10-20 2016-05-11 キヤノン株式会社 通信制御装置およびその制御方法
US8510607B2 (en) * 2011-01-17 2013-08-13 Avago Technologies General Ip (Singapore) Pte. Ltd. EFTB unit, USB device with the EFTB unit and method for resetting and reenumerating the USB device
US8769343B2 (en) * 2011-06-10 2014-07-01 Nxp B.V. Compliance mode detection from limited information
US8996747B2 (en) * 2011-09-29 2015-03-31 Cypress Semiconductor Corporation Methods and physical computer-readable storage media for initiating re-enumeration of USB 3.0 compatible devices
US8654890B2 (en) * 2011-12-14 2014-02-18 Texas Instruments Incorporated Adaptive real-time control of de-emphasis level in a USB 3.0 signal conditioner based on incoming signal frequency range

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6671831B1 (en) * 2000-06-13 2003-12-30 Cypress Semiconductor Corp. Fault tolerant USB method and apparatus
CN1281189A (zh) * 2000-08-23 2001-01-24 深圳市宏网实业有限公司 一种网络安全服务器及其智能防护方法

Also Published As

Publication number Publication date
TW201405320A (zh) 2014-02-01
CN103577362A (zh) 2014-02-12
US20140026001A1 (en) 2014-01-23
TWI464597B (zh) 2014-12-11

Similar Documents

Publication Publication Date Title
CN103577362B (zh) 改善数据传输的方法及其相关计算机系统
US10552352B2 (en) Methods and apparatus for synchronizing uplink and downlink transactions on an inter-device communication link
US9696777B2 (en) Computer port control
US20140068134A1 (en) Data transmission apparatus, system, and method
US9043528B2 (en) Bridge between a peripheral component interconnect express interface and a universal serial bus 3.0 device
US20210318738A1 (en) Methods and apparatus for enhanced power delivery between devices
WO2014171937A1 (en) Device, method and system for operation of a low power phy with a pcie protocol stack
US8745296B2 (en) Serial storage protocol compatible frame conversion, at least in part being compatible with SATA and one packet being compatible with PCIe protocol
CN204374963U (zh) 一种基于tcm芯片的服务器加密模块
CN100480923C (zh) I2c总线从控制器软实现方法
US20110119557A1 (en) Data Transmission Methods and Universal Serial Bus Host Controllers Utilizing the Same
CN105260260A (zh) 具有数据校验功能的spi数据传输设备及数据校验方法
CN104253667A (zh) 一种应用于手机平台的串行同步总线校验反馈系统和方法
US20230099199A1 (en) Methods to remove dribble introduced and regenerate sync bits lost due to squelch delays in usb high speed packet repeating
CN110099028B (zh) 一种串口数据传输的方法及装置
CN103176941A (zh) 核间通信方法和代理装置
US8954623B2 (en) Universal Serial Bus devices supporting super speed and non-super speed connections for communication with a host device and methods using the same
CN203691435U (zh) 一种基于以太网的1553b总线通信模块
CN107368439B (zh) 主控元件以及数据传输方法
CN108270694A (zh) 一种基于lvds的高速传输方法
CN107704403B (zh) 一种优化主背板信号传输的装置及方法
CN206892854U (zh) 一种提高pcie数据通道使用率的主板
US8688875B2 (en) Host electronic device and host determination method
WO2023160691A1 (zh) 一种基于连接器的端口管理方法及相关设备
CN104050123A (zh) 信息处理的方法及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant