DE4406834C2

DE4406834C2 - PLL-Schaltung

Info

Publication number: DE4406834C2
Application number: DE4406834A
Authority: DE
Inventors: Mitsuo Kusakabe
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1993-03-02
Filing date: 1994-03-02
Publication date: 1998-06-04
Anticipated expiration: 2014-03-03
Also published as: DE4406834A1; JPH0799446A; US5635875A

Description

Die Erfindung bezieht sich auf eine PLL-Schaltung nach dem Oberbegriff des Anspruchs 1.

Der Stand der Technik, der im folgenden mit Bezug zu Fig. 1 bis 4 beschrieben wird, ist teilweise in Hideo Tsunoda, basis of application of PLL, 15. März 1978, Seiten 6, 7, 88, 89, 92 bis 95 und 130 beschrieben.

Fig. 1 ist ein Blockdiagramm einer PLL-Schaltung (Phasenregel kreisschaltung) nach dem Stand der Technik. Ein Spannungssteueroszillator, im weiteren als spannungsgesteuerter Oszillator 1 bezeichnet, ist ein frei schwingender Oszillator, der mit einer Frequenz entsprechend ei ner Eingangsspannung oszilliert. Die Schwingungsfrequenz f_V des Oszillators wird in einem Frequenzteiler 3 durch p geteilt und dann als ein Signal V einem Phasenkomparator 5 zugeführt. Ein Re ferenzsignalgenerator 2 besteht zum Beispiel aus einem Quarz oszillator. Die Ausgangsfrequenz des Referenzsignalgenerators wird so eingestellt, daß sie niedriger als die Schwingungsfre quenz des spannungsgesteuerten Oszillators 1 ist. Die Ausgangs frequenz f_R des Referenzsignalgenerators wird in einem Frequenz teiler 4 durch q geteilt und dann als ein Signal R dem Phasen komparator 5 zugeführt. Der Phasenkomparator 5 vergleicht die zwei Eingänge miteinander, und das Vergleichsergebnis wird an einen Tiefpaßfilter 6 ausgegeben. Der Tiefpaßfilter 6 erzeugt eine Analogspannung, die dem Ausmaß des Vergleichsergebnisses entspricht, und koppelt die Analogspannung an den spannungsge steuerten Oszillator 1 zurück.

Wenn das Teilungsverhältnis p : q der Frequenzteiler 3 und 4 so eingestellt ist, daß die Frequenz, die durch Teilen der Aus gangsfrequenz f_V des spannungsgesteuerten Oszillators 1 durch p im Frequenzteiler 3 gleich der ist, die durch Teilen der Aus gangsfrequenz f_R des Referenzsignalgenerators 2 durch q im Fre quenzteiler 4 erhalten wird, gilt der folgende Ausdruck:

f_V/p = f_R/q. (1)

In Gleichung (1) ist

f_V < f_R (2)

und daher gilt das folgende:

p < q. (3)

Fig. 2 ist ein Schaltbild, das ein bekanntes Beispiel des Phasen komparators 5 von Fig. 1 darstellt. In der Figur ist ein Signal R ein Eingangssignal mit einer Frequenz, die durch Teilen der Aus gangsfrequenz f_R des Referenzsignalgenerators 2 durch q im Fre quenzteiler 4 erhalten wird, und ein Signal V ist ein Eingangs signal mit einer Frequenz, die durch Teilen der Ausgangsfrequenz f_V des spannungsgesteuerten Oszillators 1 durch p im Frequenz teiler 3 erhalten wird. Ein Signal U ist ein Ausgangssignal des Phasenkomparators 5, das ausgegeben wird, wenn die Phase des Si gnals V der des Signals R nacheilt, und ein Signal D ist ein Aus gangssignal des Phasenkomparators 5, das ausgegeben wird, wenn die Phase des Signals V der des Signals R voreilt.

Fig. 3 ist ein Zeitablaufdiagramm, das den Betrieb des Phasen komparators 5 von Fig. 2 zeigt. Die Signale U und D sind aktiv, wenn sie "L" sind. Wenn die Signale V und R in Phase sind, sind beide Signale U und D "H". Wenn das Signal V dem Signal R nach eilt, ist das Signal U nur während des Zeitraums zwischen der ab fallenden Flanke des Signals R und der des Signals V "L". Wenn das Signal V dem Signal R voreilt, ist das Signal D nur während des Zeitraums zwischen der abfallenden Flanke des Signals V und der des Signals R "L". Wie aus dem obigen ersichtlich ist, sind die Signale U und D Impulssignale mit einer Zeitbreite, die gleich der Phasendifferenz zwischen den Signalen R und V ist. Während eines Zeitraums, in dem eine Phasendifferenz besteht, wenn das Signal V voreilt, wird das Signal D ausgegeben, und, wenn das Signal V nacheilt, wird das Signal U ausgegeben. Mit an deren Worten entsprechen die Signale U und D dem Frequenzunter schied zwischen den Signalen R und V mit dem Ergebnis, daß der Abweichungsbetrag der Schwingungsfrequenz des spannungsgesteuer ten Oszillators 1 in einen Zeitbetrag umgewandelt wird und dann als eines der Signale U und D, abhängig von dem Vorzeichen der Abweichung, ausgegeben wird. Das Signal U (D) wird in den Tiefpaßfilter 6 eingegeben, um darin geglättet zu werden.

Fig. 4 ist ein Schaltbild, das ein Beispiel des Tiefpaßfilters 6 von Fig. 1 zeigt. Das Signal U wird an das Gate eines P-Transi stors 22 angelegt, und das Signal D wird an das Gate eines N- Transistors 23 über einen Inverter 21 angelegt. Die Drains der Transistoren 22 und 23 sind miteinander verbunden, und der Ver bindungspunkt ist an einen Ausgangsanschluß über einen aktiven Filter 24 angeschlossen. In dem aktiven Filter 24 ist eine Rei henschaltung aus einem Kondensator 25 und einem Widerstand 26 parallel zu einem Verstärker 27 geschaltet, und ein Widerstand 28 ist mit einem Ende der Parallelschaltung verbunden.

Wenn sich das Signal U auf dem "L"-Pegel befindet, ist der P- Transistor 22 EIN, und der Kondensator 25 des aktiven Filters 24 wird aufgeladen. Wenn sich das Signal D auf dem "L"-Pegel befin det, ist der N-Transistor 23 EIN, und der Kondensator 25 wird entladen. Wenn sich beide Signale U und D auf dem "H"-Pegel be finden, sind sowohl der P-Transistor 22 als auch der N-Transistor 23 AUS, und die Ladung, die in dem Kondensator 25 gehalten ist, bleibt darin erhalten. Wenn die gesamte Periode der Ladevorgänge lang und die Anzahl der Ladevorgänge groß ist, wird die Spannung des Ausgangsanschlusses hoch, und diese hohe Spannung wird in den spannungsgesteuerten Oszillator 1 rückgekoppelt mit dem Ergebnis, daß die Schwingungsfrequenz erhöht wird. Wenn die gesamte Periode der Entladevorgänge lang und die Anzahl der Entladevorgänge groß ist, wird die Spannung des Ausgangsanschlusses niedrig, und diese niedrige Spannung wird in den spannungsgesteuerten Oszillator 1 rückgekoppelt, mit dem Ergebnis, daß die Schwingungsfrequenz ver ringert wird. Wie oben beschrieben, wird in dem Tiefpaßfilter 6 die Rückkopplungsspannung an den spannungsgesteuerten Oszillator 1 durch Prozesse des Ladens und Entladens des Kondensator 25 er zeugt. Wenn die Schwingungsfrequenz des spannungsgesteuerten Os zillators 1 fluktuiert, wird daher eine beträchtlich verlängerte Zeitdauer benötigt, um die Schwingungsfrequenz auf die korrekte zurückzubringen.

Als nächstes wird der Betrieb des Korrigierens der Schwingungs frequenz f_V, die abgewichen ist, beschrieben. Wenn die Schwin gungsfrequenz f_V des spannungsgesteuerten Oszillators 1 abgenom men hat, gibt der Phasenkomparator 5 das Signal U aus, das die Information trägt, daß das Signal V (f_V/p) dem Signal R (f_R/q) nacheilt, und das die Phasendifferenz zwischen den Signalen an zeigt. Dementsprechend wird der Kondensator 25 des Tiefpaßfilters 6 während des Zeitraums, in dem das Signal U fortwährend ausgege ben wird, aufgeladen, so daß die Rückkopplungsspannung ansteigt, mit dem Ergebnis, daß die Schwingungsfrequenz f_V des spannungsge steuerten Oszillators 1 erhöht wird.

Wenn die Schwingungsfrequenz f_V des spannungsgesteuerten Oszil lators 1 erhöht wird, gibt der Phasenkomparator 5 das Signal D aus, das die Information trägt, daß das Signal V dem Signal R voreilt, und das die Phasendifferenz zwischen den Signalen an zeigt. Dementsprechend wird der Kondensator 25 des Tiefpaßfilters 6 während des Zeitraums, in dem das Signal D fortwährend ausge geben wird, entladen, so daß die Rückkopplungsspannung erniedrigt wird, mit dem Ergebnis, daß die Schwingungsfrequenz f_V des span nungsgesteuerten Oszillators 1 verringert wird. Dieser Vorgang wird wiederholt, bis Gleichung (1) erfüllt ist, wobei die Schwin gungsfrequenz f_V stabilisiert wird.

In der oben beschriebenen PLL-Schaltung nach dem Stand der Tech nik wird, wenn die Schwingungsfrequenz f_V des spannungsgesteuer ten Oszillators 1 abweicht, die Rückkopplungsspannung zum Korri gieren der Abweichung in Abhängigkeit von den Lade- und Entlade eigenschaften des Kondensators 25 des Tiefpaßfilters 6 erzeugt, wobei ein Problem erzeugt wird, das darin besteht, daß eine be trächtlich verlängerte Zeitperiode verstrichen sein muß, bis Gleichung (1) erfüllt ist, oder das Problem eines verminderten Ansprechvermögens entsteht. Außerdem besteht ein anderes Problem darin, daß, wenn die PLL-Schaltung außerhalb ihres Betriebsberei ches arbeitet oder wegläuft, es schwierig ist, den Betrieb der PLL-Schaltung zu regeln.

Um diese Probleme zu lösen, wurden verschiedene Verfahren vorge schlagen, in denen der Ausgang einer PLL-Schaltung digitalisiert wird und der Zählwert eines Zählers in einen Analogwert umgewan delt wird und dann in einen spannungsgesteuerten Oszillator rück gekoppelt wird. In dem Verfahren, das in der japanischen Patent offenlegungsschrift Nr. 60-142622 (1985) offenbart ist, wird das Phasenvoreilen oder das Phasennacheilen durch einen Vorwärts- Rückwärtszähler nachgewiesen, und die Anzahl der Stufen eines Oszillators (Ringoszillators) wird verändert. In dem Verfahren, das in der japanischen Patentoffenlegungsschrift Nr. 61-277211 (1986) offenbart ist, wird die Differenz zwischen der Ausgangs frequenz eines spannungsgesteuerten Oszillators und einer Refe renzfrequenz durch einen Vorwärts-Rückwärtszähler gezählt, und ein Latch zum Einstellen der oberen Grenze des Zählers ist vorge sehen, um die obere Grenze dorthinein zu laden. In dem Verfahren, das in der japanischen Patentoffenlegungsschrift Nr. 3-211911 (1991) offenbart ist, wird ähnlich die Differenz zwischen der Ausgangsspannung eines spannungsgesteuerten Oszillators und einer Referenzfrequenz durch einen Vorwärts-Rückwärtszähler gezählt, und ein Korrekturwert eines Referenztaktsignals wird auf der Ba sis des Zählwerts und vorher gespeicherter charakteristischer Werte berechnet, um den Wert eines Steuersignals zur Rückkopplung von dem Korrekturwert zu erhalten. In dem Verfahren, das in der japanischen Patentoffenlegungsschrift Nr. 4-196715 (1992) offen bart ist, führt ein Zähler den Zählvorgang in solch einer Weise aus, daß, wenn die Phase eines Ausgangssignals eines spannungsge steuerten Oszillators der eines Referenztaktsignals nacheilt, der Inhalt erhöht wird, und, wenn die Phase des Ausgangssignals der des Referenztaktsignals voreilt, der Inhalt erniedrigt wird, und die Schwingungsfrequenz des spannungsgesteuerten Oszillators wird durch den Ausgang des Zählers geregelt, der in einen Analogwert umgewandelt worden ist. Außerdem wird in dem Verfahren, das in der japanischen Patentoffenlegungsschrift Nr. 4-104519 (1992) of fenbart ist, eine Mehrzahl von geteilten Signalen und ein Ein gangssignal von außen in der Phase miteinander verglichen, und ein Steuersignal entsprechend der erhaltenen Phasendifferenz wird an eine spannungsgesteuerte Oszillatoreinheit ausgegeben. Diese Verfahren nach dem Stand der Technik beabsichtigen eine PLL- Schaltung bereitzustellen, die ein hervorragendes Ansprechvermö gen aufweist oder die die angestrebte Schwingungsfrequenz schnell wiedererlangen kann.

Wenn die Zufuhr des Referenzsignals angehalten wird, entsteht je doch ein Problem, daß die Gesamtheit der Schaltungen einschließ lich solch einer PLL-Schaltung gestört wird, und es ist daher un möglich, die Schaltungen zu steuern.

Oft ist es so, daß Schwingungsfrequenzen einer Mehrzahl von PLL- Schaltungen umgeschaltet werden, so daß sie als Quellen zum Er zeugen von Taktsignalen von höheren und niedrigeren Frequenzen für einen Mikrocomputer verwendet werden. In solch einem Fall be steht ein Problem darin, daß, wenn die Frequenz eines Taktsignals auf eine andere geschaltet wird, eine beträchtlich verlängerte Zeitspanne verstreichen muß, bis die Schwingungsfrequenz stabilisiert ist, und das Starten des Mikrocomputers wird verzögert.

Aus der US 4 972 442 ist eine PLL-Schaltung nach dem Oberbe griff des Patentanspruches 1 bekannt.

Aus der US 4 511 858 ist eine PLL-Schaltung mit einer span nungsgesteuerten Schwingeinrichtung zum Schwingen mit einer Frequenz entsprechend einer Eingangsspannung, einer ersten Frequenzteilereinrichtung zum Teilen der Schwingungsfrequenz der spannungsgesteuerten Schwingeinrichtung, einer Phasen vergleichseinrichtung zum Erkennen einer Phasendifferenz zwischen einem Ausgangssignal der ersten Frequenzteilerein richtung und einem Referenzsignal, einer Speichereinrichtung zum Speichern einer Mehrzahl von Werten für eine an die spannungsgesteuerte Schwingeinrichtung angelegte Spannung und eine Einrichtung zum Auswählen eines gewünschten Wertes aus der Speichereinrichtung und zum Anlegen an die span nungsgesteuerte Schwingeinrichtung bekannt.

Es ist Aufgabe der Erfindung, eine PLL-Schaltung mit hervor ragender Steuerbarkeit bereitzustellen, bei der, wenn die gewünschte Ausgangsfrequenz auf eine andere umgeschaltet wird, die Schwingung unmittelbar auf die neue Ausgangsfre quenz übertragen werden kann.

Die Aufgabe wird durch die PLL-Schaltung des Anspruches 1 gelöst.

Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Da ein Anfangswert entsprechend der Zielschwingungsfrequenz, die zur Zeit, zur der der Zähler rückgestellt ist, verwendet wird, wird der Anfangswert schnell eingestellt, wenn der Betrieb des Zählers wieder gestartet werden soll, wobei das Ansprechvermögen beträchtlich verbessert wird.

Bei der PLL-Schaltung kann ein Wert, auf den der Zähler eingestellt werden soll, ausgewählt werden. Wenn die Zielschwingungsfrequenz auf eine andere umgeschaltet werden soll, kann der Zähler unmittelbar auf einen Wert eingestellt wer den, wobei die Steuerung des Umschaltens der Schwingungsfrequenz vereinfacht wird und die Steuerbarkeit (Regelbarkeit) verbessert wird.

Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figu ren. Von den Figuren zeigen:

Fig. 1 ein Blockdiagramm einer PLL-Schaltung nach dem Stand der Technik;

Fig. 2 ein Schaltbild eines Phasenkomparators, der in Fig. 1 gezeigt ist;

Fig. 3 ein Zeitablaufdiagramm des Phasenkomparators, der in Fig. 2 gezeigt ist;

Fig. 4 ein Schaltbild eines Tiefpaßfilters, der in Fig. 1 ge zeigt ist;

Fig. 5 ein Blockdiagramm einer PLL-Schaltung einer ersten Ausführungsform;

Fig. 6 ein Schaltbild eines Impulsgenerators und eines Zäh lers, die in Fig. 5 gezeigt sind;

Fig. 7 ein Zeitablaufdiagramm des Impulsgenerators, der in Fig. 6 gezeigt ist;

Fig. 8 ein Zeitablaufdiagramm des Impulsgenerators, der in Fig. 6 gezeigt ist;

Fig. 9 ein Zeitablaufdiagramm des Zählers, der in Fig. 6 ge zeigt ist;

Fig. 10 ein Blockdiagramm eines Konverters, der in Fig. 5 ge zeigt ist, und der Umgebung des Konverters;

Fig. 11 ein Blockdiagramm einer PLL-Schaltung einer zweiten Ausführungsform und

Fig. 12 ein Blockdiagramm einer PLL-Schaltung einer dritten Ausführungsform.

Fig. 5 ist ein Blockdiagramm einer ersten Ausführungsform. In der Figur ist ein spannungsgesteuerter Oszillator 1 ein freischwingender Oszillator, der mit einer Frequenz entspre chend einer Eingangsspannung oszilliert. Die Schwingungsfrequenz f_V des Oszillators wird in einem Frequenzteiler 3 durch p geteilt und dann als ein Signal V einem Phasenkomparator 5 zugeführt. Ein Referenzsignalgenerator 2 besteht beispielsweise aus einem Quarzoszillator. Die Ausgangsfrequenz f_R des Referenzsignalge nerators wird in einem Frequenzteiler 4 durch q geteilt und dann als ein Signal R dem Phasenkomparator 5 und einem Referenzsignal stoppdetektor 10 zugeführt. Der Phasenkomparator 5 vergleicht die Signale V und R miteinander und gibt ein Signal D aus, wenn die Phase des Signals V der des Signals R voreilt, und ein Signal U, wenn die Phase des Signals V der des Signals R nacheilt. Der Pha senkomparator 5 gibt das Signal U (D) so aus, daß die Zeitspanne des Ausgebens des Signals U (D) gleich der Zeitbreite der Phasen differenz zwischen den Signalen V und R ist. Das Signal U (D) wird einem Impulsgenerator 7 und einem Zähler 8 zugeführt.

Der Impulsgenerator 7 erzeugt ein Impulssignal mit Impulsen, de ren Anzahl der Zeitspanne des Ausgebens des Signals U (D) (d. h. der Zeitspanne des "L"-Pegels) entspricht, und führt es dem Zäh ler 8 zu. Von einem Wert, der vorher als der Wert, der der Ziel schwingungsfrequenz entspricht, eingestellt ist, zählt der Zähler 8 die Anzahl der Impulse. Genauer gesagt, wenn die Schwingungs frequenz in Richtung eines niedrigeren (oder höheren) Wertes ab weicht, wird der Wert, der der Zielschwingungsfrequenz ent spricht, um die Anzahl der Impulse, die dem Abweichungsbetrag nach oben oder nach unten entsprechen, erhöht (oder erniedrigt). Wenn die Schwingungsfrequenz stabilisiert ist, hat das Signal U (D) weiterhin den Zustand des "H"-Pegels, und der Impulsgenerator 7 erzeugt kein Impulssignal.

Dieser Zählvorgang wird während einer Zeitspanne, in der das Si gnal, das die Phasendifferenz anzeigt, ausgegeben wird, fort gesetzt. Der Zählwert wird immer an einen Konverter 9 ausgegeben. Der Konverter 9 erzeugt eine Spannung entsprechend dem Zählwert und koppelt sie zum spannungsgesteuerten Oszillator 1 zurück.

Der Referenzsignalstoppdetektor 10 ist eine Schaltung zum Erken nen eines Anhaltens (eines Stopps) der Zufuhr eines Signals, das als Referenz vom Referenzsignalgenerator 2 wirkt. Der Referenz signalstoppdetektor 10 empfängt nämlich die Ausgabe des Frequenz teilers 4 und überwacht die Ausgabe eines Signals mit der Fre quenz, die durch Teilen der Ausgangsfrequenz f_R des Referenzsi gnalgenerators 2 erhalten wird. Wenn ein Stopp der Zufuhr des Si gnals erkannt wird, gibt der Referenzsignalstoppdetektor 10 ein Steuersignal Z mit "L"-Pegel an den Zähler 8 aus.

Fig. 6 ist ein Schaltbild des Impulsgenerators 7 und des Zählers 8, die in Fig. 5 gezeigt sind. Der Impulsgenerator 7 besteht aus einem NAND-Gatter 30, D-FFs (D-Flip-Flops) 31 und 32, einem 3- Eingangs-NAND-Gatter 33 und einem Inverter 35. Die Signale U und D werden in die D-FFs 31 und 32 über das NAND-Gatter 30 eingege ben. Die D-FFs 31 und 32 konvertieren die Zeitbreite des "L"-Pe gels der Signale U und D in ein ganzzahliges Vielfaches der Peri ode eines Taktsignals ϕ.

Das Taktsignal ϕ und ein invertiertes Taktsignal ϕ zum Steuern der PLL-Schaltung werden von einer nicht gezeigten Steuerschal tung gegeben. Das Taktsignal ϕ wird an den Anschluß T des D-FFs 32 eingegeben, und das invertierte Taktsignal ϕ an den Anschluß T des D-FFs 31. Ein Rückstellsignal von der Steuerschaltung wird an den R-Anschluß eines jeden der D-FFs 31 und 32 eingegeben. Ein Ausgang Q₁ des D-FFs 31, ein Ausgang Q₂ des D-FFs 32 und das Taktsignal ϕ werden in das 3-Eingangs-NAND-Gatter 33 eingegeben. Einer der Ausgänge des 3-Eingangs-NAND-Gatters 33 wird als ein Summand an ein 3-Eingangs-AND-Gatter 37a des Zählers 8 eingege ben, und der andere Ausgang wird als ein Subtrahend in ein 3-Ein gangs-AND-Gatter 37b des Zählers 8 über den Inverter 35 ein gegeben. Die Phasendifferenz zwischen den Ausgängen Q₁ und Q₂ ist eine halbe Periode des Taktsignals ϕ. Wenn das Signal U (D) eine Ausgangszeitbreite gleich oder kürzer als die halbe Periode auf weist, wird das Impulssignal daher nicht erzeugt, und das Signal U (D) wird eliminiert. Das Steuersignal Z vom Referenzsignal stoppdetektor 10 wird einem 2-AND-NOR-Gatter 37 eines jeden der Bit-Blöcke 42 des Zählers 8 zugeführt.

Fig. 7 ist ein Zeitablaufdiagramm, das den Vorgang des Erzeugens eines Impulses entsprechend dem Signal U im Impulsgenerator 7, der in Fig. 6 gezeigt ist, darstellt. Der Ausgang Q₁ des D-FFs 31 wird auf "H" gebracht, wie in (a) von Fig. 7 gezeigt ist, bei ei ner ersten abfallenden Flanke des Taktsignals ϕ nach einer abfallenden Flanke des Signals U, und der Ausgang Q₂ des D-FFs 32 wird auf "H" gebracht, wie in (b) von Fig. 7 gezeigt ist, bei ei ner ansteigenden Flanke nach dem Verstreichen einer halben Peri ode. Der Ausgang Q₁ des D-FFs 31 wird auf "L" gebracht, wie in (a) von Fig. 7 gezeigt ist, bei einer nächsten abfallenden Flanke des Taktsignals ϕ, und der Ausgang Q₂ des D-FFs 32 wird auf "L" gebracht, wie in (b) gezeigt ist, bei der ansteigenden Flanke nach dem Verstreichen einer halben Periode. Während der Zeit spanne, in der beide Ausgänge Q₁ und Q₂ "H" sind, wird das 3-Ein gangs-NAND-Gatter 33 geöffnet, so daß ein positiver Impuls des Taktsignals ϕ durch das Gatter hindurchgeht. Auf diese Weise wird, wenn eine Negativ-Impuls-Periode des Taktsignals ϕ während einer "L"-Pegel-Periode des Signals U existiert, wie durch "1" in Fig. 7 gekennzeichnet ist, ein Impulssignal ausgegeben.

Der Ausgangsimpuls des 3-Eingangs-NAND-Gatters 33 ist ein nega tiver Impuls, wie in (c) von Fig. 7 gezeigt ist, und wird in den Zähler 8 eingegeben, um als Summand "1" zu wirken. Der Ausgangs impuls des Inverters 35, der in (d) gezeigt ist, wird in den Zäh ler 8 eingegeben. In dem Fall, in dem das Signal U ausgegeben wird, wirkt jedoch der Ausgang des Inverters 35 nicht als Subtra hend "1", da das 3-Eingangs-AND-Gatter 37b geschlossen ist.

Fig. 8 ist ein Zeitablaufdiagramm, das den Vorgang des Erzeugens eines Impulses entsprechend dem Signal D im Impulsgenerator 7, der in Fig. 6 gezeigt ist, darstellt. Der Ausgang Q₁ des D-FFs 31 wird auf "H" gebracht, wie in (a) von Fig. 8 gezeigt ist, bei ei ner ersten abfallenden Flanke des Taktsignals ϕ nach einer abfallenden Flanke des Signals D, und der Ausgang Q₂ des D-FFs 32 wird auf "H" gebracht, wie in (b) gezeigt ist, bei der ansteigen den Flanke nach dem Verstreichen einer halben Periode. Der Aus gang Q₁ des D-FFs 31 wird auf "L" gebracht, wie in (a) von Fig. 8 gezeigt ist, bei der übernächsten abfallenden Flanke des Taktsi gnals ϕ, und der Ausgang Q₂ des D-FFs 32 wird auf "L" gebracht, wie in (b) von Fig. 8 gezeigt ist, bei der ansteigenden Flanke nach dem Verstreichen einer halben Periode. Während der Periode, in der beide Ausgänge Q₁ und Q₂ "H" sind, ist das 3-Eingangs- NAND-Gatter 33 geöffnet, so daß zwei positive Impulse des Taktsi gnals ϕ durch das Gatter hindurchgehen. Auf diese Weise werden, wenn zwei Negativ-Impuls-Perioden des Taktsignals ϕ während einer "L"-Pegel-Periode des Signals D, wie durch "2" in Fig. 8 ange zeigt ist, existieren, zwei Impulssignale ausgegeben. Die Aus gangsimpulse des 3-Eingangs-NAND-Gatters 33 sind negative Im pulse, wie in (c) gezeigt ist, und gehen durch den Inverter 35 hindurch, um zu positiven Impulsen, wie in (d) gezeigt ist, zu werden. Die Ausgangsimpulse werden dann in den Zähler 8 eingege ben, um als Subtrahend "2" zu wirken. Der Ausgang des 3-Eingangs- NAND-Gatters 33, der in (c) gezeigt ist, wird in den Zähler 8 eingegeben. Falls das Signal D ausgegeben wird, wirkt jedoch der Ausgang des Inverters 35 nicht als Summand "2", da das 3-Ein gangs-AND-Gatter 37a geschlossen ist.

Wie oben unter Bezugnahme auf die Fig. 7 und 8 beschrieben ist, gibt, wenn es m Niedrigpegelperioden des Taktsignals ϕ während der "L"-Pegel-Zeitspanne des Signals U (D) gibt, der Impulsgene rator 7 m Impulssignale aus.

Der Zähler 8 besteht aus einem R-S-FF 34, einem NAND-Gatter 45 und einem Vorwärts-Rückwärtszähler 51. In Übereinstimmung mit dem Signal U (D), das dem Anschluß S (R) zugeführt wird, setzt das R- S-FF 34 seinen Ausgang Q₃ auf "H" ("L"). Der Ausgang Q₃ wird in den Vorwärts-Rückwärtszähler 51 eingegeben, um den Zählerinhalt zu erhöhen (oder zu erniedrigen). Das NAND-Gatter 45 empfängt ein Steuersignal und ein Rückstellsignal von der Steuerschaltung und sendet die Signale an den Vorwärts-Rückwärtszähler 51 zum Befeh len des Setzens (des Einstellens) eines Werts.

Der Vorwärts-Rückwärtszähler 51 ist eine bekannte Schaltung, die aus einer Hintereinanderschaltung von n 1-Bitblock-Stufen 42 be steht, und die die Anzahl der Impulse des Impulssignals, das durch den Impulsgenerator 7 erzeugt wird, zählt. Der digitale Wert entsprechend der Zielschwingungsfrequenz wird über Eingangs anschlüsse a₁, a₂, . . ., a_n eingegeben, und die Bits des digitalen Werts werden in den n 1-Bitblock-Stufen 42 jeweils in Antwort auf das Rückstellsignal oder das Steuersignal gesetzt, Das Impulssi gnal, das durch den Impulsgenerator 7 erzeugt wird, wird als ein Summandimpuls oder ein Subtrahendimpuls in die erste 1-Bitblock- Stufe 42 eingegeben. Der Ausgang Q₃ des R-S-FFs 34 wird in jede der n 1-Bitblock-Stufen 42 als ein Signal zum Schließen oder Öff nen von Gattern, durch die der Summandenimpuls oder der Subtra hendenimpuls hindurchgeht, eingegeben. Die Zählergebnisse der n 1-Bitblock-Stufen 42 werden an die nächsten 1-Bitblock-Stufen 42 und ebenso an den Konverter 9 jeweils über Ausgangsanschlüsse b₁, b₂, . . . b_n ausgegeben.

Die erste 1-Bitblock-Stufe 42 besteht aus Invertern 36 und 38, aus NAND-Gattern 40 und 41, aus einem T-FF 39 und aus dem 2-AND- NOR-Gatter 37. Das 2-AND-NOR-Gatter 37 ist aus den 3-Eingangs- AND-Gattern 37a und 37b und einem NOR-Gatter 37c zusammengesetzt. Das 3-Eingangs-AND-Gatter 37a wirkt als ein Tor, durch das der Summandenimpuls hindurchgeht und in das der Ausgang (der negative Impuls) des 3-Eingangs-NAND-Gatters 33 des Impulsgenerators 7 und der Ausgang Q₃ des R-S-FFs 34 eingegeben werden. Wenn das Signal U eingegeben wird, ist das Tor geöffnet. Das 3-Eingangs-AND-Gat ter 37b wirkt als ein Tor, durch das der Subtrahendenimpuls hin durchgeht, und in das der Ausgang (der positive Impuls) des In verters 35 des Impulsgenerators 7 und ebenso der Ausgang Q₃ des R-S-FFs 34 über den Inverter 36 eingegeben wird. Wenn das Signal D eingegeben wird, ist das Tor geöffnet. Das Steuersignal Z, wel ches normalerweise "H" ist, wird beiden Gattern 37a und 37b zuge führt. Die Ausgänge der Gatter 37a und 37b gehen durch das NOR- Gatter 37c und durch den Inverter 38 hindurch, um zweimal in der Polarität invertiert zu werden, und werden dann in das T-FF 39 eingegeben. Dementsprechend haben die Ausgänge der Gatter 37a und 37b und des Inverters 38 dieselbe Polarität.

Das T-FF 39 ist ein Flip-Flop, das bei einer ansteigenden Flanke arbeitet. Daher wirkt das T-FF 39 als ein Vorwärtszähler, wenn ein negativer Impuls eingegeben wird, und als ein Rückwärtszäh ler, wenn ein positiver Impuls eingegeben wird.

Wenn der digitale Wert entsprechend der Zielschwingungsfrequenz im Zähler 8 gesetzt (eingestellt) werden soll, wird das Signal, welches dem Eingangsanschluß a₁ der ersten 1-Bitblock-Stufe 42 zugeführt ist, zusammen mit dem Rückstellsignal oder dem Steuer signal, das über das NAND-Gatter 45 geliefert wird, dem R-An schluß des T-FFs 39 über das NAND-Gatter 40 zugeführt, und weiter zusammen mit dem Rückstellsignal oder dem Steuersignal dem S-An schluß des T-FFs 39 über das NAND-Gatter 41 zugeführt. Wenn die ses Signal "0" ist, wird das T-FF 39 gesetzt, und wenn dieses Si gnal "1" ist, wird das T-FF 39 rückgestellt.

Die nächste und die folgenden 1-Bitblock-Stufen 42 weisen die selbe Konfiguration wie die erste 1-Bitblock-Stufe 42 auf, mit Ausnahme, daß die Ausgänge Q (negativer Impuls) und Q (positiver Impuls) des T-FFs 39 der vorherigen Stufe jeweils in die 3-Ein gangs-AND-Gatter 37a und 37b eingegeben werden. Daher wird auch in diesen Stufen ein Impuls, der durch das 3-Eingangs-AND-Gatter 37a (oder 37b) hindurchgegangen ist, in derselben Weise erhöht (oder erniedrigt) wie in der ersten 1-Bitblock-Stufe 42.

Fig. 9 ist ein Zeitablaufdiagramm, das den Betrieb des in Fig. 6 gezeigten Zählers 8 darstellt, in dem ein Wert "X" gesetzt wird. Der Zählvorgang wird unter Bezugnahme auf die Fig. 6 und 9 be schrieben.

Wenn sich das Signal U auf dem "L"-Pegel befindet, wird bewirkt, daß das R-S-FF 34 in den Setzzustand durch die abfallende Flanke des Signals eintritt, so daß der Ausgang Q₃ "H" wird, wie in (a) von Fig. 9 gezeigt ist, wobei das 3-Eingangs-AND-Gatter 37a ge öffnet wird. Die 6 Ausgangsimpulse (negative Impulse) ((b) von Fig. 9) des 3-Eingangs-NAND-Gatters 33, die die durch den Im pulsgenerator 7 in Übereinstimmung mit dem Signal U erzeugten Im pulssignale sind, gehen durch das 3-Eingangs-AND-Gatter 37a hin durch und werden dann dem T-FF 39 über das NOR-Gatter 37c und den Inverter 38 zugeführt. Wie in (b) und (d) gezeigt ist, haben die Ausgänge des 3-Eingangs-NAND-Gatters 33 und des Inverters 38 die selbe Polarität.

Da in die T-FFs 39 der ersten, der nächsten und der übernächsten Stufen negative Impulse eingegeben werden, wie in (d), (f) und (h) von Fig. 9 gezeigt ist, wirken diese T-FFs 39 als ein Vor wärtszähler, und der Zählwert wird "X + 6", wie in (j) gezeigt ist. Selbst wenn sich das Signal U auf dem "H"-Pegel befindet, bleibt das R-S-FF 34 in dem Setzzustand, wie in (a) gezeigt ist.

Wenn sich das Signal D auf dem "L"-Pegel befindet, wird bewirkt, daß das R-S-FF 34 in den Rücksetzzustand eintritt, so daß der Ausgang Q₃ "L" wird, wie in (a) von Fig. 9 gezeigt ist. Daher wird das 3-Eingangs-AND-Gatter 37a geschlossen, und ebenso wird sein Ausgang "L", so daß der Ausgang des Inverters 38 "L" wird, wie in (d) gezeigt ist. Das "L" des Ausgangs Q₃ wird zu "H" durch den Inverter 36 invertiert, so daß das 3-Eingangs-AND-Gatter 37b geöffnet wird. Die 4 Ausgangsimpulse (positive Impulse) ((c) von Fig. 9) des Inverters 35, die die durch den Impulsgenerator 7 in Übereinstimmung mit dem Signal D erzeugten Impulssignale sind, gehen durch das 3-Eingangs-AND-Gatter 37b hindurch und werden dann dem T-FF 39 über das NOR-Gatter 37c und den Inverter 38 zu geführt.

Da in die T-FF 39 der ersten, der nächsten und der übernächsten Stufen ein positiver Impuls eingegeben wird, wie in (c), (e) und (g) von Fig. 9 gezeigt ist, wirken diese T-FFs 39 als ein Rück wärtszähler, und der Zählwert wird "X + 2", wie in (j) gezeigt ist. Die Ausgänge Q der T-FFs 39 der ersten, der nächsten und der übernächsten Stufen werden jeweils über die Ausgangsanschlüsse b₁, b₂ und b₃ an den Konverter 9, wie in (e), (g) und (i) gezeigt ist, ausgegeben.

Wie oben beschrieben, arbeitet der Zähler 8 so, daß er das Impulssignal, das in Übereinstimmung mit dem Signal U erzeugt ist, erhöht, und daß er das Impulssignal, das in Übereinstimmung mit dem Signal D erzeugt ist, erniedrigt.

Fig. 10 ist ein Blockdiagramm des in Fig. 5 gezeigten Konverters 9 und der Umgebung des Konverters.

Der Zähler 8 ist mit einer Decodierschaltung 91 durch n Daten leitungen verbunden, so daß der Zählwert des Zählers 8 in die De codierschaltung 91 eingegeben wird. Die Decodierschaltung 91 ist mit einer Auswahlschaltung 92 durch eine Mehrzahl von Decode signalleitungen verbunden. Der Zählwert wird durch die Deco dierschaltung 91 decodiert, und der decodierte Wert wird an die Auswahlschaltung 92 über die Decodesignalleitungen ausgegeben. Eine Widerstandsleiterschaltung 93 ist ein leiterähnlicher Wider standsspannungsteiler, von dem eine Spannung, die zur Steuerung des spannungsgesteuerten Oszillators 1 erforderlich ist, der Aus wahlschaltung 92 zugeführt wird. Die Auswahlschaltung 92 wählt eine Spannung entsprechend dem decodierten Wert, der von der De codierschaltung 91 eingegeben worden ist, aus den Spannungen, die von der Widerstandsleiterschaltung 93 geliefert werden aus, und gibt die ausgewählte Spannung an den spannungsgesteuerten Oszil lator 1 aus. Gemäß dieser Konfiguration wird die Spannung ent sprechend dem Wert, auf den der Zähler 8 gesetzt wird, in den spannungsgesteuerten Oszillator 1 rückgekoppelt, wobei die Ziel schwingungsfrequenz genau aufrechterhalten wird. Selbst wenn die Schwingungsfrequenz abweicht, wird der Abweichungsbetrag in dem Setzwert (eingestellten Wert) gezählt, und daher kann eine korrekte Rückkopplungsspannung mit einem breiten Betriebsbereich unmittelbar erhalten werden.

In der ersten Ausführungsform wird, wenn die Ausgabe des Refe renzsignals vom Referenzsignalgenerator 2 gestoppt wird, der Stoppzustand durch den Referenzsignalstoppdetektor 10 erkannt, und das Steuersignal Z vom "L"-Pegel wird dem 2-AND-NOR-Gatter 37 des Zählers 8 zugeführt. Wie aus Fig. 6 ersichtlich ist, veran laßt dies, daß das 2-AND-NOR-Gatter 37 des Zählers 8 das Impuls signal vom Impulsgenerator 7 oder die Ausgänge Q und Q des T-FFs 39 der vorherigen Stufe blockiert. Daher hält der Vorwärts-Rück wärtszähler 51 den Zählbetrieb an und führt kontinuierlich den Zählwert, der zu dieser Zeit erhalten worden ist, dem Konverter 9 zu, der seinerseits kontinuierlich die Konversionsspannung, die zu dieser Zeit erhalten worden ist, dem spannungsgesteuerten Os zillator rückkoppelt. Auf diese Weise fährt, selbst wenn die Zu fuhr eines Signals, das als Referenzsignal funktioniert, gestoppt wird, der spannungsgesteuerte Oszillator 1 fort, mit der zu jener Zeit erhaltenen Schwingungsfrequenz zu oszillieren. Entsprechend wird selbst im Fall eines Anhaltens eines Referenzsignals die Ge samtheit der Schaltungen einschließlich der PLL-Schaltung nicht gestört, und die PLL-Schaltung weist eine hervorragende Stabili tät auf.

Fig. 11 ist ein Blockdiagramm einer zweiten Ausführungsform. Die Abschnitte von Fig. 11, die identisch mit jenen von Fig. 5 sind, sind mit denselben Bezugszeichen versehen, und ihre Beschreibung wird weggelassen.

Ein Anfangssetzregister 81 ist ein Register zum Speichern eines Wertes als einen Anfangswert, der der Zielschwingungsfrequenz entspricht, die zu der Zeit erhalten wird, wenn der Zähler 8 rückgesetzt wird. Das Anfangssetzregister 81 besteht aus n Bits und ist mit dem Zähler 8 verbunden. Der Aufbau ist so, daß das Rück setzsignal in das Anfangssetzregister 81 eingegeben wird. In der zweiten Ausführungsform ist der Anfangswert, der im Zähler 8 ge setzt werden soll, vorher in dem Anfangssetzregister 81 ge speichert. Durch das Rücksetzsignal wird verursacht, daß der An fangswert im Zähler 8 gesetzt wird. Dann oszilliert der span nungsgesteuerte Oszillator 1 mit der Frequenz f_V entsprechend dem Anfangswert.

In der zweiten Ausführungsform ist ein Anfangswert entsprechend der angestrebten Schwingungsfrequenz gespeichert, der zu der Zeit erhalten wird, zu der der Zähler rückgesetzt ist. Wenn der Be trieb des Zählers wiederaufgenommen werden soll, wird daher der Anfangswert schnell gesetzt, so daß das Ansprechvermögen weiter verbessert ist.

Fig. 12 ist ein Blockdiagramm einer dritten Ausführungsform. Die Abschnitte von Fig. 12, die identisch mit jenen von Fig. 5 und 11 sind, sind mit denselben Bezugszeichen bezeich net, und ihre Beschreibung wird weggelassen.

Der Frequenzteiler 4 produziert Ausgänge einer Mehrzahl von Fre quenzen, die durch Teilen der Ausgangsfrequenz f_R des Referenz signalgenerators 2 erhalten werden, und führt die Ausgänge einer Auswahlumschaltschaltung 61 zu. Die Auswahlumschaltschaltung 61 wählt den Ausgang der Frequenz, die der Zielschwingungsfrequenz entspricht und als Referenz funktioniert, von den Ausgängen der Mehrzahl von Frequenzen des Frequenzteilers 4 aus und führt den ausgewählten Ausgang dem Phasenkomparator 5 zu. Wenn das Rück setzsignal gegeben wird, wird der Ausgang der Frequenz, die dem Wert des Anfangssetzregisters 81 entspricht und die als Referenz funktioniert, ausgewählt, und wenn das Steuersignal gegeben wird, wird der Ausgang der Frequenz, der dem Wert eines Änderungssetz registers 82 entspricht und als Referenz wirkt, ausgewählt. In jedem Fall wird der ausgewählte Ausgang dem Phasenkomparator 5 zugeführt.

Das Änderungssetzregister 82 ist ein Register zum Speichern eines Wertes entsprechend zu f_V', auf den die Zielschwingungsfrequenz geändert werden soll, als einen Änderungswert. Der Änderungswert wird über einen Datenbus von der nicht gezeigten Steuerschaltung zugeführt. Genauso wie das Anfangssetzregister 81 besteht das Än derungssetzregister 82 aus n Bits und ist mit dem Zähler 8 ver bunden. Der Aufbau ist so, daß das Rücksetzsignal am Anfangssetz register 81 und das Steuersignal am Änderungssetzregister 82 an liegt.

Der Anfangswert, auf den der Zähler 8 gesetzt (eingestellt) werden soll, wird vorher im Anfangssetzregister 81 gespeichert. Das Rücksetzsignal veranlaßt, daß der Anfangswert im Zähler 8 gesetzt wird. Zur selben Zeit veranlaßt das Rücksetzsignal, daß die Auswahlumschaltschaltung 61 das Signal, das dem Anfangswert ent spricht und als Referenz wirkt, ausgewählt oder geschaltet wird und führt das ausgewählte Signal dem Phasenkomparator 5 zu. Dann schwingt der spannungsgesteuerte Oszillator 1 mit der Frequenz f_V, die dem Anfangswert entspricht.

Der Änderungswert zum Umschalten der Zielschwingungsfrequenz wird durch die Steuerschaltung gegeben und in dem Änderungssetzregi ster 82 gespeichert. Das Kontrollsignal veranlaßt, daß der Ände rungswert im Zähler 8 gesetzt wird. Zur selben Zeit veranlaßt das Steuersignal, daß die Auswahlumschaltschaltung 61 das Signal, das dem Änderungswert entspricht und als Referenz dient, ausgewählt und geschaltet wird, und führt das ausgewählte Signal dem Phasen komparator 5 zu. Dann schwingt der spannungsgesteuerte Oszillator 1 mit der Frequenz f_V', entsprechend dem Änderungswert. Auf diese Weise kann der Vorgang des Schaltens der Schwingungsfrequenz in Übereinstimmung mit dem Rücksetzsignal und dem Steuersignal durchgeführt werden, und daher kann der Umschaltvorgang schnell, leicht und sicher durchgeführt werden.

In der dritten Ausführungsform sind Werte, die jeweils einer Mehrzahl von Zielschwingungsfrequenzen entsprechen, vorher in dem Register gespeichert, und ein gewünschter Wert wird von dem Regi ster ausgewählt. Entsprechend kann ein Wert unmittelbar im Zähler gesetzt werden, wobei die Steuerung des Umschaltens der Schwin gungsfrequenz vereinfacht wird. Mit anderen Worten weist die dritte Ausführungsform eine hervorragende Steuerbarkeit auf.

Im obigen wurde eine Ausführungsform mit zwei Registern zum Spei chern von Werten, die der Zielschwingungsfrequenz entsprechen, beschrieben. Die Anzahl der Register kann drei oder mehr sein. Alternativ kann durch Vorsehen einer Einrichtung zum Auswählen des Signals, das als Referenz dient, die Gesamtheit der Schaltun gen einschließlich der PLL-Schaltung in einer von verschiedenen Schaltungskonfigurationen, in der eine Anzahl von Frequenzen se lektiv geschaltet werden, aufgebaut sein.

Wie oben beschrieben, kann eine sta bile Schwingung durch Setzen eines Wertes, der der Zielschwin gungsfrequenz, bzw. der gewünschten Ausgangsfrequenz der PLL-Schaltung entspricht, in einem Zähler aufrechterhalten wer den. Wenn die Schwingungsfrequenz abweicht, wird der Abwei chungsbetrag unmittelbar in dem Setzwert gezählt. Selbst wenn der Abweichungsbetrag groß ist, kann daher die Schwingungsfrequenz schnell in die Zielschwingungsfrequenz rückgeführt werden, wobei eine PLL-Schaltung, die nicht wegläuft und die ein hervorragendes Ansprechvermögen aufweist, bereitgestellt werden kann.

Claims

1. PLL-Schaltung mit einer spannungsgesteuerten Schwingeinrichtung (1) zum Schwin gen mit einer Frequenz entsprechend einer Eingangsspannung, einer ersten Frequenzteilereinrichtung (3) zum Teilen der Schwingungsfrequenz der spannungsgesteuerten Schwingeinrich tung (1),
einer Auswahleinrichtung (61) zum Auswählen eines Frequenzsi gnales von einer Mehrzahl von Frequenzsignalen entsprechend einer gewünschten Ausgangsfrequenz der PLL-Schaltung als Refe renz einer Phasenvergleichseinrichtung (5) zum Erkennen einer Phasendifferenz zwischen einem Ausgangssignal der ersten Fre quenzteilereinrichtung (3) und einem Ausgangssignal der Aus wahleinrichtung (61) und zur Unterscheidung zwischen einem Phasenvoreilen und einem Phasennacheilen,
dadurch gekennzeichnet, daß
eine Referenzsignalerzeugungseinrichtung (2) zum Ausgeben ei nes Referenzsignals,
eine zweite Frequenzteilereinrichtung (4) zum Teilen der Aus gangsfrequenz der Referenzsignalerzeugungseinrichtung (2) und zum Ausgeben der Mehrzahl von Frequenzsignalen, eine Impulserzeugungseinrichtung (7) zum Erzeugen eines Im pulssignals mit Impulsen, deren Anzahl der durch die Phasen vergleichseinrichtung (5) erkannten Phasendifferenz ent spricht,
eine Zähleinrichtung (8),
eine Speichereinrichtung (81, 82) zum Speichern einer Mehrzahl von Werten, auf die die Zählereinrichtung (8) eingestellt wer den soll,
eine Einrichtung zum Auswählen eines gewünschten Wertes aus der Speichereinrichtung (81, 82) und zum Einstellen der Zähl einrichtung (8) auf den ausgewählten Wert,
wobei die Zähleinrichtung (8) die Anzahl von Impulsen in Übereinstimmung mit der Unterscheidung zwischen dem Phasenvor eilen und dem Phasennacheilen, das durch die Phasenvergleichs einrichtung (5) erkannt worden ist, zu dem eingestellten Wert addiert oder von diesem subtrahiert,
eine Umwandlungseinrichtung (9) zum Umwandeln eines Zählwerts der Zähleinrichtung (8) in eine Spannung entsprechend dem Zählwert und zum Rückkoppeln der Spannung an die spannungsge steuerte Schwingeinrichtung (1) vorgesehen sind.

2. PLL-Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Speichereinrichtung (81, 82) ein Anfangsregister (81) zum vorher Speichern eines Anfangs wertes, auf den die Zähleinrichtung (8) eingestellt wird, und ein Änderungsregister (82) zum Speichern eines anderen Wertes als des Anfangswertes als einen Änderungswert aufweist.

3. PLL-Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß als Reaktion auf ein Rücksetzsi gnal ein Frequenzsignal entsprechend dem Anfangswert, der in dem Anfangsregister (81) gespeichert ist, als Referenz durch die Auswahleinrichtung (61) ausgewählt wird und die Zähleinrichtung (8) auf den Anfangswert eingestellt wird, und als Reaktion auf ein Steuersignal ein Frequenzsignal entspre chend dem Änderungswert, der in dem Änderungsregister (82) ge speichert ist, als Referenz durch die Auswahleinrichtung (61) ausgewählt wird und die Zähleinrichtung (8) auf den Änderungs wert eingestellt wird.