DE3805964A1 - Digitaler pll - Google Patents

Digitaler pll

Info

Publication number
DE3805964A1
DE3805964A1 DE3805964A DE3805964A DE3805964A1 DE 3805964 A1 DE3805964 A1 DE 3805964A1 DE 3805964 A DE3805964 A DE 3805964A DE 3805964 A DE3805964 A DE 3805964A DE 3805964 A1 DE3805964 A1 DE 3805964A1
Authority
DE
Germany
Prior art keywords
converters
bit
control circuit
signal
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE3805964A
Other languages
English (en)
Other versions
DE3805964C2 (de
Inventor
Kenzaburou Iijima
Yohinori Hayashi
Makoto Suzuki
Atsushi Uchiyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Yamaha Motor Co Ltd
Original Assignee
Yamaha Corp
Yamaha Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp, Yamaha Motor Co Ltd filed Critical Yamaha Corp
Publication of DE3805964A1 publication Critical patent/DE3805964A1/de
Application granted granted Critical
Publication of DE3805964C2 publication Critical patent/DE3805964C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)

Description

Die Erfindung betrifft einen digitalen PLL, insbesondere eine Verbesserung der Funktion eines digitalen PLLs, welcher gut für die Anwendung in Hochgeschwindigkeitsschaltungen geeignet ist.
PLL bedeutet "phase locked loop", also "phasengekoppelter geschlossener Regelkreis" oder "phasengekoppelter Regelkreis mit Rückkopplung".
Eine große Vielzahl von Schaltungen wurde entwickelt, um die Verschiebung oder den Bewegungsweg eines beweglichen Objekts durch Demodulation der Ausgangssignale eines Detektionsencoders festzustellen.
Bei einem typischen Beispiel solcher Detektionsschaltungen ist ein digitaler PLL vorhanden, in welchem Analogsignale sinR und cosR entsprechend der Verschiebung eines beweglichen Objekts von einem Encoder ausgegeben werden und zur Detektion der Phase des beweglichen Objekts digitalisiert werden. Genauer gesagt, ein Encoder gibt Analogsignale sinR und cosR entsprechend der Winkelverschiebung eines beweglichen Objekts aus, und diese Analogsignale sind R und cosR werden dann durch die entsprechenden A/D-Konverter digitalisiert. Ein Funktionsgenerations-ROM ist getrennt vorgesehen, um Signale sinΦ und cosΦ aufgrund der Adreßdaten auszugeben, die ein n-Bit-Zähler erzeugt. Diese Signale sinΦ und cosΦ werden mit den digitalisierten Signalen sinR und cosR durch entsprechende Multiplizierer multipliziert. Die Multiplikationsprodukte werden dann zur Berechnung eines Wertes sin(R-Φ) miteinander durch einen Komparator verglichen. Wenn der Wert sin(R-Φ) positiv ist, wird beim "0"-Pegel ein Signal /D ausgegeben. Dagegen wird ein Signal /D beim "1"-Pegel ausgegeben, wenn der Wert sin(R- Φ) negativ ist. Das Signal /D wird dann dem oben beschriebenen Zähler zugeführt, welcher ebenfalls eine Reihe von vorgeschriebenen Taktpulsen erhält. Beim Erhalt des Signals /D beim "0"-Pegel arbeitet der Zähler in einer aufwärtszählenden Weise. Dagegen arbeitet der Zähler in einer abwärtszählenden Weise beim Erhalt des Signals /D beim "1"-Pegel. Ausgangssignale des Zählers werden beim Anstieg des Signals /D entsprechend übernommen.
Im Falle einer solchen Detektionsschaltung arbeitet der digitale PLL so, daß der Wert sin(R-Φ) immer 0 sein sollte, d. h. R sollte immer gleich Φ sein. In anderen Worten, das Ausgangssignal des Zählers entspricht der Winkelverschiebung R des beweglichen Objekts. Selbst wenn das Signal /D zwischen den "0"- und "1"-Pegeln schwankt, wenn sich der Wert sin(R-Φ) 0 nähert, beseitigt das Vorhandensein eines Speichers oder Latch Schwankungen in der Ausgabe. Eine solche Detektionsschaltung ist in der japanischen Patentanmeldung 61-54 288 vorgeschlagen.
Unter der Annahme, daß ein 8-Bit-Zähler und Taktpulse von 2 MHz in der oben beschriebenen Detektionsschaltung verwendet werden, beträgt die maximale Frequenz, welche der Regelkreis verarbeiten kann, 2 MHz/256 = 7,8 kHz. Im Falle von sich sehr schnell bewegenden Objekten übersteigen die Frequenzen ihrer Eingangssignale oft 7,8 kHz, und der Regelkreis ist nicht mehr in der Lage, solche Eingangssignale zu verarbeiten. Daher herrscht auf dem Markt eine starke Nachfrage nach einer Hochgeschwindig­ keits-Signalverarbeitung durch digitale PLL. In Verbindung damit bildet eine Begrenzung der Zugriffsgeschwindigkeit des Funktionsgenerations-ROMs und der Verarbeitungs­ geschwindigkeit des Komparators ein Hindernis, Taktpulse mit höheren Frequenzen zu benutzen. Ferner muß eine Zeit für den Betrieb der A/D-Konverter reserviert werden. Aus diesen Gründen kann eine Signalverarbeitung der digitalen PLL mit höherer Geschwindigkeit nicht erwartet werden, trotz der starken Nachfrage auf dem Markt.
Durch die Erfindung soll die Aufgabe gelöst werden, die Signalverarbeitungsgeschwindigkeit eines digitalen PLLs bedeutend zu erhöhen.
Diese Aufgabe wird gemäß der Erfindung durch die kennzeichnenden Merkmale des Anspruches 1 gelöst.
Gemäß der Grundidee der Erfindung enthält der PLL eine Gruppe von Funktionsgenerations-ROMs mit verschiedenen Bit­ zahlen und eine Bitzahl-Steuerschaltung, welche anhand der Frequenzdetektion der Eingangssignale des Regelkreises die Arbeitsbitzahlen der Hauptelemente im Regelkreis reduziert, wie die Frequenz ansteigt, und, in Übereinstimmung mit einer solchen Verringerung der Arbeitsbitzahl, ein Funktionsgenerations-ROM mit einer kleineren Bitzahl aus der Gruppe auswählt.
Bei einer bevorzugten Ausführungsform der Erfindung enthält der digitale PLL ferner eine Taktpuls-Steuerschaltung, welche Systemtaktpulse mit einer höheren Geschwindigkeit ausgibt, wenn die Frequenz steigt.
Die Erfindung wird im folgenden mit bezug auf die Zeichnungen beschrieben, in welchen eine Ausführungsform der Erfindung als Beispiel dargestellt ist. Im einzelnen zeigt
Fig. 1 ein Blockdiagramm einer Ausführungsform des digitalen PLLs gemäß der Erfindung,
Fig. 2A und 2B Blockdiagramme eines Zählers, welcher für den in Fig. 1 dargestellten Regelkreis verwendet wird und
Fig. 3 ein Zeitdiagramm für den in den Fig. 2A und 2B dargestellten Zähler.
In Fig. 1 sind A/D-Konverter 11 und 12 mit einem Encoder (nicht dargestellt) verbunden zum Empfang von Analogsignalen sinR und cosR, welche in ihnen digitalisiert werden. Die A/D-Konverter 11 und 12 sind auch mit einem Selektor 15 verbunden, welcher ein EOC- (End of conversion = Ende der Konversion) Steuersignal ausgibt, um den Wand­ lungsvorgang der Konverter 11 und 12 abzuschließen. Die Ausgangssignale der Konverter 11 und 12 werden entsprechenden Multiplizierern 3 und 4 zugeleitet. Gleichzeitig werden die höchsten Bitsignale (MSB) der Ausgangssignale der Konverter 11 und 12 einer Frequenzdiskriminatorschaltung 16 zugeführt. Diese Frequenzdiskriminatorschaltung 16 ermittelt die Frequenzen der Eingangssignale anhand von Änderungen der oben beschriebenen höchsten Bitsignale und gibt, in Überein­ stimmung mit den ermittelten Frequenzen, Steuersignale Sa und Sb an den Selektor 15 und einen Taktgeber 17, welcher Systemtaktpulse ausgibt, ab, um sie an verschiedene Elemente in der Schaltung weiterzuleiten. Der Taktgeber 17 wird von der Frequenzdiskriminatorschaltung 16 gesteuert, um ihre Systemtaktpulse zu beschleunigen, wie ihre Eingangssignalfrequenzen ansteigen.
Funktionsgenerations-ROMs M 1 bis Mn sind mit den Multiplizierern 3 und 4 verbunden, von welchen jeder beim Erhalt von Adreßdaten Adr von einem Zähler 18, welcher mit dem Selektor 15 verbunden ist, Signale sin0 und cos0 abgibt. In der Reihenfolge von M 1 bis Mn nehmen das Ausgangsdatenbit und der Adreßbus der Funktionsgenerations-ROMs M 1-Mn im Zahlenwert ab. Die Adreßbusse der Funktionsgenerations-ROMs M 1-Mn sind von der höheren Seite her bzw. vom höchstwertigen Bit ausgehend der Reihe nach miteinander verbunden. Eines der Funktionsgenerations-ROMs M 1-Mn wird von dem Selektor 15 ausgewählt, welcher damit verbunden ist. Bei diesem Vorgang gibt der Selektor 15 das EOC-Steuersignal mit einer höheren Geschwindigkeit ab, in Übereinstimmung mit dem Steuersignal Sa, wie die Eingangssignalfrequenz ansteigt, wobei die Umwandlungsbitzahlen der A/D-Konverter 11 und 12 reduziert werden. In Übereinstimmung mit diesem Vorgang wird ein Funktionsgenerations-ROM mit einer kleineren Ausgangsbitzahl vom Selektor 15 ausgewählt.
Der Zähler 18 zählt eine Reihe von gegebenen Taktpulsen CLK und enthält n niedrigere Bits und L höhere Bits. Ein Signal TI vom Selektor 15 wird in eines der n niedrigeren Bits eingefügt. Die Auswahl des für das Signal TI aufnahmefähigen Bits wird vom Selektor 15 durchgeführt. Beim Anstieg der Eingangssignalfrequenz wird ein höheres Bit zum Empfang des Signals TI ausgewählt. Ein Komparator 8 ist zwischen die Multiplizierer 3 und 4 und den Zähler 18 geschaltet. Ferner ist ein Speicher oder Latch 10 mit den Ausgangsseiten des Komparators 8 und des Zählers 18 verbunden.
Der PLL mit der oben beschriebenen Konstruktion arbeitet wie im folgenden beschrieben. Wenn die Frequenzen der Analogsignale sinR und cosR ansteigen, ermittelt die Frequenzdiskriminatorschaltung 16 die Anstiege und gibt als Folge davon Steuersignale Sa und Sb ab, welche den ermittelten Frequenzen entsprechen. Als Folge davon arbeitet der Selektor 15, um die Umwandlungsbitanzahl der A/D-Konverter 11 und 12 zu reduzieren.
Eines der Funktionsgenerations-ROMs M 1-Mn, welches der Umwandlungsbitzahl der A/D-Konverter 11 und 12 entspricht, wird ausgewählt, um die Arbeitsbitzahl bei den Multiplizierern 3 und 4 zu verringern, und um die Multiplikationszeit zu verkürzen.
Am Zähler 18 wird das Signal TI vom Selektor 15 in ein Bit eingebracht, welches der gewandelten Bitzahl der A/D- Konverter 11 und 12 entspricht, und das Zählen der Taktpulse CLK wird bei dieser Bitposition gestartet.
Als Folge davon ändert sich sein Zählausgang ziemlich schnell. Wenn das Signal TI in ein k-tes Bit von der niedrigsten Seite bzw. von den niedrigwertigen Bits eingebracht wird, ist seine Arbeitsgeschwindigkeit 2 (k - 1)- Mal höher als die Arbeitsgeschwindigkeit, welche benötigt wird, wenn die n niedrigeren bzw. n-niedrigwertigen Bits alle für das Zählen verwendet würden. Die Zählausgänge des Zählers 18 werden als Adreßdaten Adr zu dem ausgewählten der Funktionsgenerations-ROM M 1-Mn weitergeleitet. Auf diese Weise wird ein digitaler PLL mit einer reduzierten Bitzahl durch die Multiplizierer 3, 4, den Komparator 8, den Zähler 18 und die Funktionsgenerations-ROMs M 1-Mn gebildet. Als Folge davon ist die Arbeitsgeschwindigkeit des Regelkreises um 2 (k - 1)-Mal erhöht worden gegenüber der, welche benötigt wird, wenn alle n niedrigeren bzw. n- niedrigwertigen Bits zum Zählen verwendet werden.
In diesem Fall können auch die Frequenzen der Systemtaktpulse, welche vom Taktgeber ausgegeben werden, erhöht werden. Dieser Anstieg der Frequenz fördert auch die Geschwindigkeitserhöhung des PLLs gemäß der Erfindung. Obere Grenzen werden jedoch den Frequenzen der Systemtaktpulse im Zusammenhang mit der Lesegeschwindigkeit an den Funktionsgenerations-ROMs M 1-Mn gesetzt.
Wie aus der vorstehenden Beschreibung hervorgeht, werden die Umwandlungsbitzahl der A/D-Konverter 11, 12 und die Bitzahl des PLLs für hohe Frequenzen der Eingangssignale reduziert, wobei die Arbeitsgeschwindigkeit, d. h. die Signalverarbeitungsgeschwindigkeit, des Systems beträchtlich erhöht wird. Die Reduzierung der Bitzahl hat keinen nachteiligen Einfluß auf die Detektionsgenauigkeit insofern, als keine hochgradige Auflösung im Falle eines schnell beweglichen Objekts erforderlich ist.
Die Arbeitsbitzahlen, d. h. der Arbeitsbereich der gewandel­ ten Werte des PLLs und der A/D-Konverter sollten auf Werte gesetzt sein, welche kein Ausbrechen des Regelkreises verursachen und eine zuverlässige A/D-Umwandlung ermöglichen, damit also der Fangbereich des PLL nicht verlassen wird.
Ein Beispiel des Zählers 18 ist in den Fig. 2A und 2B dargestellt, in welchen eine Triggersteuerschaltung TIC, welche im Selektor 15 enthalten ist, ein Bit bestimmt, um einen Triggerimpuls zum Zähler 18 weiterzuleiten.
Wie in Fig. 2B dargestellt ist, enthält der Zähler 18 (n + L) Sätze von Bitzahlen BC, welche kaskadenartig verbunden sind, und wobei jedes Bit BC aus logischen Gattern zusammengesetzt ist, wie dies in Fig. 2A dargestellt ist.
Die Bitzelle BC ist in Form eines synchronen Auf- und Abwärts-Zählers gegeben, welcher einen dynamischen Zweiphasen-Taktbetrieb ausführt. Genauer gesagt arbeitet die Bitzelle BC wie folgt.
  • 1. Wenn ein "0"-Signal ihrem Terminal /D zugeführt wird, arbeitet die Bitzelle BC in einer aufwärtszählenden Weise. Wenn ihr Triggereingangsterminal TI bei dieser Weise auf einem "1"-Pegel gehalten wird, wird ihr Ausgangsterminal Q beim Anstieg der Taktpulse CKB invertiert. Ihr Trigger­ ausgangsterminal TO wird nur dann auf dem "1"-Pegel gehal­ ten, wenn das Ausgangsterminal Q und das Triggereingangs­ terminal TI beide auf dem "1"-Pegel gehalten werden. Sonst wird das Triggerausgangsterminal TO auf dem "0"-Pegel gehalten.
  • Wenn das Triggereingangsterminal TI in der aufwärtszählenden Weise beim "0"-Pegel gehalten wird, bleibt das Ausgangsterminal Q unverändert, sogar wenn sich die Taktpulse ändern. In anderen Worten, sein Zählbetrieb ist gesperrt.
  • 2. Wenn ein "1"-Signal ihrem Terminal /D zugeführt wird, arbeitet die Bitzelle BC in der abwärtszählenden Weise. Wenn ihr Triggereingangsterminal TI bei dieser Weise auf dem "0"-Pegel gehalten wird, wird ihr Ausgangsterminal Q beim Anstieg der Taktpulse CKB invertiert. Ihr Triggerausgangsterminal TO wird nur dann auf dem "0"-Pegel gehalten, wenn das Ausgangsterminal Q und das Triggereingangsterminal TI beide auf dem "0"-Pegel gehalten werden. Ansonsten wird das Triggerausgangsterminal TO auf dem "1"-Pegel gehalten.
  • Wenn das Triggereingangsterminal TI bei der abwärtszählenden Weise auf dem "1"-Pegel gehalten wird, bleibt das Ausgangsterminal unverändert, selbst wenn sich die Taktpulse ändern. In anderen Worten, sein Zählbetrieb ist gesperrt.
  • 3. Die Bitzelle BC wird zurückgestellt, wenn ihrem Terminal RK ein "1"-Signal zugeführt wird. Beim Zuführen eines "1"-Signals zum Terminal RK wird das Ausgangsterminal Q beim Anstieg der Taktpulse CKB auf dem "0"-Pegel gehal­ ten, ohne Rücksicht auf den Zustand der anderen verarbeite­ ten Signale. Daher werden die Bitzellen BC gleichzeitig synchron zurückgestellt, trotz ihrer Kaskadenverbindung.
  • Durch die Kaskadenverbindung der Bitzellen BC ist der Zähler so gebildet, daß er jede ausgewählte Anzahl von Bits enthält. Der Betrieb der Bitzelle BC ist in Fig. 3 dargestellt. Im Falle der Konstruktion, welche in den Fig. 2A und 2B dargestellt ist, werden die Taktpulse CKA nicht verwendet.
  • In der in Fig. 2B dargestellten Konstruktion setzen die Signale TI 1-TIn das erste Bit für den Zählbetrieb. Angenommen, daß ein Signal TIk dem Triggereingangsterminal TI einer Bitzelle BC, welche als das erste Bit wirkt, zugeführt wird, setzt die Triggersteuerschaltung TIC das Signal TIk auf den "1"-Pegel, andere Signale auf eine hohe Impedanzkondition und das Signal /D auf den "0"-Pegel. Als Folge davon wird ein Aufwärtszähler mit (n + L - k) Bits gebildet. Das oben beschriebene Signal TIk wird durch Inversion des Signals /D durch einen in Fig. 2B dargestellten Inverter gebildet.
  • Wenn die Triggersteuerschaltung TIC das Signal TIk auf den "0"-Pegel setzt, andere Signale auf eine hohe Impedanzkondition und das Signal /D auf den "1"-Pegel, wird ein Abwärtszähler mit (n + L - k) Bits gebildet.
  • In diesem Falle erhalten die höherwertigen L-Bits des Zählers 18 keine Triggerimpulse von der Triggersteuerschaltung TIC und bleiben außerhalb des digitalen PLLs, diese L-Bits können mit den niedrigwertigen n-Bits durch die gemeinsame Verwendung der Aufwärts- Abwärts-Schalterterminals /D synchronisiert werden. Dadurch kann die Konstruktion des Zählers stark vereinfacht werden.

Claims (4)

1. Digitaler PLL, gekennzeichnet durch ein Paar A/D-Konverter (11, 12), welche mit einem Encoder zum Empfang von Eingangssignalen verbindbar sind, welche einer Verschiebung eines beweglichen Objekts entsprechen, wobei jeder der A/D-Konverter in seiner Arbeitsbitzahl veränderbar ist,
ein Paar Multiplizierer (3, 4), welche mit den A/D-Konvertern (11, 12) verbunden sind,
einen Komparator (8), welcher mit den Multiplizierern (3, 4) verbunden ist und ein Aufwärts-Abwärts- Schaltsignal in Übereinstimmung mit dem Ergebnis des Vergleichs der Ausgangssignale der Multiplizierer (3, 4) abgibt,
einen Zähler (18), welcher mit dem Komparator (8) zum Empfang des Aufwärts-Abwärts-Schaltsignals und mit einer Zufuhrquelle von Systemtaktpulsen verbunden ist, und in seiner Arbeitsbitzahl veränderbar ist,
eine Vielzahl von Funktionsgenerations-ROMs (M 1-Mn) mit verschiedenen Bitzahlen, von welchen jedes mit den Multiplizierern (3, 4) verbunden ist und
eine Bitzahl-Steuerschaltung, welche mit den A/D- Konvertern (11, 12), den Funktionsgenerations-ROMs (M 1-Mn) und dem Zähler (18) verbunden ist,
wobei die Bitzahl-Steuerschaltung die Frequenz der Eingangssignale vom Encoder ermittelt und auf der Basis des Ermittlungsergebnisses ein EOC-Signal ausgibt, welches den A/D-Konvertern (11, 12) zugeführt wird, um die Arbeitsbitzahl der A/D-Konverter zu reduzieren, wenn die Frequenz ansteigt,
wobei die Bitzahl-Steuerschaltung auf der Basis des Ermittlungsergebnisses eines der Funktionsgenerations- ROMs (M 1-Mn) in Übereinstimmung mit der Arbeitsbitzahl der A/D-Konverter (11, 12), welche durch das EOC-Signal festgelegt ist, auswählt und
wobei die Bitzahl-Steuerschaltung ferner auf der Basis des Ermittlungsergebnisses ein TI-Signal ausgibt, welches dem Zähler (18) zugeordnet und in ein höherwertiges Bit gegeben wird, wenn die Frequenz ansteigt, um das Startbit ihres Zählbetriebs festzulegen.
2. PLL nach Anspruch 1, dadurch gekennzeichnet, daß die Bitzahl-Steuerschaltung eine Frequenzdiskriminatorschaltung (16), welche mit den A/D-Konvertern (11, 12) verbunden ist, und einen Selektor (15), welcher mit der Frequenzdiskriminatorschaltung (16) verbunden ist, enthält.
3. PLL nach Anspruch 1 oder 2, gekennzeichnet durch eine Taktpulssteuerschaltung, welche mit den A/D- Konvertern (11, 12) verbunden ist und mit steigender Frequenz Systemtaktpulse höherer Geschwindigkeit erzeugt.
4. PLL nach Anspruch 3, dadurch gekennzeichnet, daß die Taktpulssteuerschaltung eine Frequenzdiskriminatorschaltung (16), welche mit den A/D-Konvertern (11, 12) verbunden ist, und einen steuerbaren Taktgeber (17), welcher mit der Frequenzdiskriminatorschaltung (16) verbunden ist, enthält.
DE3805964A 1987-03-03 1988-02-25 Digitaler pll Granted DE3805964A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62048332A JPS63214618A (ja) 1987-03-03 1987-03-03 デジタル・フェイズ・ロックド・ル−プ

Publications (2)

Publication Number Publication Date
DE3805964A1 true DE3805964A1 (de) 1988-09-15
DE3805964C2 DE3805964C2 (de) 1991-11-21

Family

ID=12800457

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3805964A Granted DE3805964A1 (de) 1987-03-03 1988-02-25 Digitaler pll

Country Status (6)

Country Link
US (1) US4847879A (de)
JP (1) JPS63214618A (de)
KR (1) KR920002947B1 (de)
CH (1) CH675937A5 (de)
DE (1) DE3805964A1 (de)
GB (1) GB2201852B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02150717A (ja) * 1988-12-01 1990-06-11 Tamagawa Seiki Co Ltd 精密位置検出装置
DE4003453A1 (de) * 1990-02-06 1991-08-08 Bosch Gmbh Robert Schaltungsanordnung fuer eine drehwinkelstellungs-erfassung
GB2242583B (en) * 1990-03-27 1993-12-22 F T Tech Ltd Dual reference tracking resolver to digital converter
DE4119452A1 (de) * 1991-06-13 1992-12-17 Thomson Brandt Gmbh Pll-schaltung mit einem zaehlphasendiskriminator
US5313503A (en) * 1992-06-25 1994-05-17 International Business Machines Corporation Programmable high speed digital phase locked loop
US5646496A (en) * 1994-11-08 1997-07-08 Dana Corporation Apparatus and method for generating digital position signals for a rotatable shaft
DE19819069A1 (de) * 1998-04-29 1999-11-04 Bosch Gmbh Robert Schaltungsanordnung zur arithmetischen Verknüpfung eines Analogsignals mit einem in digitaler Form vorliegenden Wert sowie Verfahren und Schaltungsanordnung zur Bestimmung eines Winkels
US6803863B1 (en) * 2000-01-07 2004-10-12 Tai-Her Yang Method and circuitry device for non-linear output displacement conversion with reference to signal speeds coming from displacement detector
JP2002131083A (ja) * 2000-10-20 2002-05-09 Tamagawa Seiki Co Ltd ２相正弦波信号のデジタル変換における分解能自動切換方法及び回路
US6674379B1 (en) * 2002-09-30 2004-01-06 Koninklijke Philips Electronics N.V. Digital controller with two control paths
CN109764897B (zh) * 2019-01-08 2021-06-22 哈工大机器人集团股份有限公司 一种正余弦编码器高速信号采集及细分方法和系统

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3878535A (en) * 1972-06-08 1975-04-15 Sundstrand Data Control Phase locked loop method of synchro-to-digital conversion
US4134106A (en) * 1976-12-16 1979-01-09 The Bendix Corporation Absolute resolver angle to digital converter circuit
EP0009339A1 (de) * 1978-08-31 1980-04-02 OLIVETTI CONTROLLO NUMERICO S.p.A. Digitale Positionsmessvorrichtung
WO1981002780A1 (en) * 1980-03-21 1981-10-01 Trallfa Nils Underhaug As A device for position measurement
EP0100391A2 (de) * 1982-07-31 1984-02-15 Robert Bosch Gmbh Schaltungsanordnung für ein zyklisch absolutes Lagemesssystem
US4527120A (en) * 1980-08-06 1985-07-02 Tokyo Shibaura Denki Kabushiki Kaisha System for converting mechanical movement to a digital signal
DE3520643A1 (de) * 1984-06-11 1985-12-12 Allen-Bradley Co., Milwaukee, Wis. Verfahren zum aufbereiten eines festwertspeichers zur verwendung in einer einem drehmelder zugeordneten digitalumsetzerschaltung und drehmelder-digitalumsetzerschaltung mit einem derart aufbereiteten speicher
EP0165046A2 (de) * 1984-06-12 1985-12-18 Toshiba Kikai Kabushiki Kaisha Pulsgenerator zur Erzeugung einer Impulsfolge zur Darstellung des Abstandsänderung eines Körpers
US4577163A (en) * 1984-07-09 1986-03-18 Honeywell Inc. Digital phase locked loop
US4617679A (en) * 1983-09-20 1986-10-14 Nec Electronics U.S.A., Inc. Digital phase lock loop circuit
DE3636000A1 (de) * 1985-11-07 1987-05-14 Simmering Graz Pauker Ag Schaltungsanordnung zur digitalen verarbeitung mehrphasiger impulsfolgen eines impulsgebers
JPS62211505A (ja) * 1986-03-12 1987-09-17 Nippon Gakki Seizo Kk エンコ−ダ用変位検出回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3989931A (en) * 1975-05-19 1976-11-02 Rockwell International Corporation Pulse count generator for wide range digital phase detector
US4247898A (en) * 1978-09-27 1981-01-27 Rca Corporation Apparatus for computing the change in bearing of an object
US4583856A (en) * 1983-06-27 1986-04-22 Gca Corporation Resolution system for interferometer
JPH0614610B2 (ja) * 1984-12-17 1994-02-23 沖電気工業株式会社 パルス幅制御回路
IT1184024B (it) * 1985-12-17 1987-10-22 Cselt Centro Studi Lab Telecom Perfezionamenti ai circuiti ad aggancio di fase numerici

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3878535A (en) * 1972-06-08 1975-04-15 Sundstrand Data Control Phase locked loop method of synchro-to-digital conversion
US4134106A (en) * 1976-12-16 1979-01-09 The Bendix Corporation Absolute resolver angle to digital converter circuit
EP0009339A1 (de) * 1978-08-31 1980-04-02 OLIVETTI CONTROLLO NUMERICO S.p.A. Digitale Positionsmessvorrichtung
WO1981002780A1 (en) * 1980-03-21 1981-10-01 Trallfa Nils Underhaug As A device for position measurement
US4527120A (en) * 1980-08-06 1985-07-02 Tokyo Shibaura Denki Kabushiki Kaisha System for converting mechanical movement to a digital signal
EP0100391A2 (de) * 1982-07-31 1984-02-15 Robert Bosch Gmbh Schaltungsanordnung für ein zyklisch absolutes Lagemesssystem
US4617679A (en) * 1983-09-20 1986-10-14 Nec Electronics U.S.A., Inc. Digital phase lock loop circuit
DE3520643A1 (de) * 1984-06-11 1985-12-12 Allen-Bradley Co., Milwaukee, Wis. Verfahren zum aufbereiten eines festwertspeichers zur verwendung in einer einem drehmelder zugeordneten digitalumsetzerschaltung und drehmelder-digitalumsetzerschaltung mit einem derart aufbereiteten speicher
EP0165046A2 (de) * 1984-06-12 1985-12-18 Toshiba Kikai Kabushiki Kaisha Pulsgenerator zur Erzeugung einer Impulsfolge zur Darstellung des Abstandsänderung eines Körpers
US4577163A (en) * 1984-07-09 1986-03-18 Honeywell Inc. Digital phase locked loop
DE3636000A1 (de) * 1985-11-07 1987-05-14 Simmering Graz Pauker Ag Schaltungsanordnung zur digitalen verarbeitung mehrphasiger impulsfolgen eines impulsgebers
JPS62211505A (ja) * 1986-03-12 1987-09-17 Nippon Gakki Seizo Kk エンコ−ダ用変位検出回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z: PRODUCT ENGINEERING, June 30, 1969, S.46 *

Also Published As

Publication number Publication date
DE3805964C2 (de) 1991-11-21
GB8803960D0 (en) 1988-03-23
KR880012016A (ko) 1988-10-31
GB2201852B (en) 1991-03-13
CH675937A5 (de) 1990-11-15
JPS63214618A (ja) 1988-09-07
KR920002947B1 (ko) 1992-04-10
GB2201852A (en) 1988-09-07
US4847879A (en) 1989-07-11
JPH052247B2 (de) 1993-01-12

Similar Documents

Publication Publication Date Title
DE19736898C2 (de) Multiphasen-Taktgenerator
DE3902313C2 (de) Analog /Digitalwandler
DE4403910C2 (de) Verfahren und Vorrichtung zur Generierung von Schwellwertpegeln in einer Funkkommunikationsvorrichtung zum Empfang von Signalen mit vier Pegeln
DE2854980C2 (de) Impulsgenerator
DE2838549C2 (de) Impulsbreitenmeßschaltung zur Anwendung in einem Prozessorsystem
EP0137208B1 (de) Verfahren zur Umwandlung eines Eingangsbitstromes
EP0084592A1 (de) Verfahren und Schaltungsanordnung zur Messung der Zeitdifferenz zwischen Abtastzeitpunkten zweier abgetasteter Signale, insbesondere EIn- und Ausgangssignale eines Abtastratenumsetzers
DE3805964C2 (de)
DE4129657C2 (de) Programmierbare Frequenzteiler-Einrichtung
DE2353253A1 (de) Taktgeber und verfahren zur taktignalerzeugung in einem datenverarbeitungssystem
DE3022746A1 (de) Digitale phasenkomparatorschaltung
DE69830870T2 (de) Kombinatorische Verzögerungsschaltung für einen digitalen Frequenzvervielfacher
DE3431777C2 (de)
DE2119091A1 (de) Spannungsgesteuerter Taktgenerator
DE2236382C3 (de) Anordnung zum Normieren der Höhe von Schriftzeichen
DE2916976A1 (de) Speicherschaltung
DE10196066B4 (de) Verzögerungsschaltung
DE2704756C2 (de) Digital-Analog-Umsetzer
DE19620865C2 (de) Frequenzteiler
DE10152102B4 (de) Vorrichtung zum Detektieren von Eingangssignalflanken zur Signalverarbeitungsausführung auf der Basis von Flankenzeitsteuerungen
DE3230329C2 (de)
DE2619319C3 (de) Synthesizer-Abstimmvorrichtung
DE3033867C2 (de) Impulsfrequenzvervielfacher
DE3046772C2 (de) Taktgenerator
DE2418031A1 (de) Konverter zur umwandlung digitaler impulse von einem ersten in ein zweites masssystem

Legal Events

Date Code Title Description
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8105 Search report available
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee