DE3441226C2 - - Google Patents
Info
- Publication number
- DE3441226C2 DE3441226C2 DE19843441226 DE3441226A DE3441226C2 DE 3441226 C2 DE3441226 C2 DE 3441226C2 DE 19843441226 DE19843441226 DE 19843441226 DE 3441226 A DE3441226 A DE 3441226A DE 3441226 C2 DE3441226 C2 DE 3441226C2
- Authority
- DE
- Germany
- Prior art keywords
- counter
- frequency
- voltage
- output
- phase comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail
- H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail by using digital means for generating the oscillator control signal
- H03L7/148—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail by using digital means for generating the oscillator control signal said digital means comprising a counter or a divider
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Die Erfindung geht aus von einem Phasenregelkreis mit
den im Oberbegriff des Patentanspruchs genannten
Merkmalen.
Ein derartiger Phasenregelkreis ist in der Deut
schen Patentanmeldung P 33 24 919.9 beschrieben.
Bei diesem Phasenregelkreis wird z. B. bei Unter
brechung der Führungsgröße - also des Signales,
auf dessen Frequenz die Frequenz eines spannungs
gesteuerter Oszillators geregelt wird - die Stell
größe digital in einem als Speicher dienendem Vor
wärts-Rückwärts-Zähler festgehalten. Der span
nungsgesteuerter Oszillator schwingt dann im Ide
alfall während der Unterbrechungszeit der Füh
rungsgröße mit praktisch der gleichen Frequenz wei
ter wie vor der Unterbrechung. Die mit der Fre
quenz des spannungsgesteuerten Oszillators ver
sorgten Bauteile arbeiten also im Idealfall auch
bei Ausbleiben der Führungsgröße im richtigen Takt
und in der richtigen Phasenlage, bis die Störung
behoben ist, die die Unterbrechung der Führungs
größe verursacht hat.
Wird der Phasenregelkreis für besonders schnelle
Regelung ausgelegt, treten aus folgendem Grund Ab
weichungen vom Idealfall auf:
Zwischen der Detektion der Störung in der Füh
rungsgröße und dem Festhalten der Stellgröße da
durch, daß der Vorwärts-Rückwärts-Zähler angehal
ten wird, verstreicht eine von den verwendeten
Bauteilen abhängige Zeit. Während dieser Zeit ver
sucht der Regelkreis die Frequenz- und Phasendif
ferenz zwischen der u. U. erheblich gestörten
Führungsgröße und der Schwingung des spannungsge
steuerten Oszillators auszuregeln, indem er die
Frequenz des spannungsgesteuerten Oszillators ver
stellt. Je schneller der Regelkreis reagiert,
desto größer ist die Frequenzverstellung. Daher
wird beim Anhalten des Vorwärts-Rückwärts-Zählers
ein Wert der Stellgröße gespeichert, der den span
nungsgesteuerten Oszillator mit störender Fre
quenzabweichung weiterlaufen läßt.
Der Erfindung liegt die Aufgabe zugrunde, einen
Phasenregelkreis entsprechend dem Oberbegriff des
Anspruchs anzugeben, dessen Oszillator bei Unter
brechung der Führungsgröße mit vernachlässigbarer
Frequenzabweichung weiterläuft.
Diese Aufgabe wird durch die im Kennzeichen des
Anspruchs angegebenen Merkmale gelöst.
Anhand der Figur soll ein Ausführungsbeispiel der
Erfindung näher erläutert werden.
Die Figur zeigt einen Phasenregelkreis mit einem
Phasenvergleicher P, dessen einem Eingang die
Führungsgröße f und dessen anderem Eingang die
Schwingung eines spannungsgesteuerten Oszillators
O zugeführt wird. Die Ausgangsspannung des Phasen
vergleichers P wird als analog angenommen. Ein In
tegrator IN mittelt die Ausgangsspannung des Pha
senvergleichers P, so daß am Ausgang des Integra
tors eine langsam veränderliche Spannung auf
tritt. Mit dieser Spannung und einem Umschalter U
wird die Zählrichtung (vorwärts V, rückwärts R)
eines Zählers Z gesteuert, der seine Zählimpulse
von einem Pulsgenerator T über einen Schalter S
und die Kontaktstrecke des Umschalters U erhält.
Da die Steuerspannung des Umschalters U eine lang
sam veränderliche Funktion der Zeit ist, ist die
Änderung der Zählrichtung des Zählers Z in diesem
Zusammenhang als seltenes Ereignis anzusehen. Mit
entsprechend geringer Frequenz gibt auch der Puls
generator T seine Impulse ab, so daß das Verstellen
des Zählers Z ebenfalls als seltenes Ereignis an
zusehen ist. Der Zählerstand ZS des Zählers Z gibt
folglich die gemittelte, langsam veränderliche
Ausgangsspannung des Phasenvergleichers P in digi
taler Form an.
Die Wahl der Impulsfolgefrequenz des Pulsgenerators
T und die der Zeitkonstanten des Integrators IN
gehören zur Frage der Bemessung und Auslegung des
Phasenregelkreises, die wiederum vom Anwendungs
fall abhängt und hier nicht weiter behandelt wer
den soll.
Der Zählerstand ZS des Zählers Z liegt in dualer
Darstellung an seinen N Ausgängen Q 1, Q 2 . . . QN an
und wird über N Leitungen an ein Rechenwerk W wei
tergegeben, in dem die Zahl ZS in der weiter unten
geschilderten Weise bedingt verändert wird. Vom
Rechenwerk W gelangt die veränderte oder auch
nicht veränderte Zahl ZS über weitere Leitungen
ebenfalls in dualer Form an die N Eingänge E 1,
E 2 . . . EN einer Schaltmatrix M. Die Schaltmatrix M
setzt die Dualzahl, die in paralleler Form an
ihren N Eingängen anliegt, in die Steuergröße für
die Oszillator O um.
Zur Steuerung des Rechenwerks W wird die nicht ge
mittelte Ausgangsspannung des Phasenvergleichers P
einem Schwellenwertdetektor SW zugefügt und der Aus
gang des Schwellenwertdetektors SW mit einem ersten
Steuereingang des Rechenwerkes W verbunden. Die
schnellen Änderungen der Ausgangsspannung des Pha
sendetektors P spiegeln sich in häufigen Wechseln
des Ausgangssignales des Schwellenwertdetektors SW
wieder. Je nach Zustand ("0" oder "1") am Ausgang
des Schwellenwertdetektors SW wird nun durch das Re
chenwerk W die Zahl ZS, die den Zählerstand des
Zählers Z darstellt, um die ganze Zahl n vergrö
ßert oder verkleinert. Es wird also entweder die
Zahl ZS + n oder die Zahl ZS - n an die Schaltma
trix M weitergegeben und so, ausgehend von einem
langsam veränderlichen Mittelwert, die Frequenz
des spannungsgesteuerten Oszillators O im schnel
len Wechsel erhöht oder erniedrigt. Die ganze Zahl
n ist dabei so gewählt, daß der schnelle Frequenz
wechsel in einem kleinen Bereich erfolgt;
sie kann z. B. die Werte 1 oder 2 haben.
Tritt nun eine Unterbrechung der Führungsgröße f
auf, so reagiert der erfindungsgemäße Phasenregel
kreis zunächst über das Rechenwerk W mit einer Er
höhung oder einer Erniedrigung der Frequenz des
spannungsgesteuerten Oszillators O gegenüber der
mittleren Frequenz, die sich vor Auftreten der Un
terbrechung eingestellt hat. Bevor jedoch aufgrund
der Störung auch die mittlere Frequenz verändert
werden kann, öffnet eine Überwachungsschaltung B
mit ihrem Ausgangssignal einen Schalter S und un
terbricht damit die Zufuhr von Zählimpulsen an den
Zähler Z. Über eine Verbindung des Ausganges der
Überwachungsschaltung B mit einem zweiten Steuer
eingang des Rechenwerkes W wird beim Öffnen des
Schalters S das Rechenwerk W dazu veranlaßt, nur
den Zählerstand ZS an die Schaltmatrix M weiterzu
geben. Während der Unterbrechung der Führungsgröße
f läuft daher der spannungsgesteuerte Oszillator O
mit der mittleren Frequenz weiter, die sich vor
der Unterbrechung eingestellt hat und deren zuge
hörige Stellgröße digital im Zähler Z gespeichert
ist.
Auf diese Weise wird der nachteilige Einfluß, den
eine Unterbrechung der Führungsgröße f auf das
Verhalten des eingangs erwähnten Phasenregelkrei
ses hat, beim erfindungsgemäßen Phasenregelkreis
verhindert.
Claims (1)
- Phasenregelkreis, bei dem
einem Phasenvergleicher (P) ei ne Führungsgröße (f) und eine von einem spannungsgesteu erten Ozillator abgegebene Ausgangsgröße zugeführt wird,
die Zähleinrichtung eines Zählers (Z) durch den Phasenver gleicher (P) gesteuert wird,
die Impulse eines Pulsge nerators (T) den Zähler (Z) takten,
die Taktzufuhr an den Zähler (Z) unterbunden wird, wenn eine Überwachungs schaltung (B) eine Störung in der Führungsgröße (f) fest stellt,
eine Schaltmatrix (M) vorgesehen ist, deren Schaltzustand die Frequenz des spannungsgesteuerten Os zillators (O) festlegt,
und zwischen dem Zähler (Z) und der Schaltmatrix (M) ein Rechenwerk (W) geschaltet ist,
dadurch gekennzeichnet,
daß für die Steuerung der Zählrichtung zwischen dem Aus gang des Phasenvergleichers (P) und dem Zähler (Z) ein Integrator (IN) eingefügt ist,
daß die Frequenz des Pulsgenerators (T) möglichst klein bemessen wird,
daß das Rechenwerk (W) die Schaltmatrix (M) bei störungs freiem Betrieb entsprechend einer Zahl einstellt, die größer oder kleiner als der Stand des Zählers (Z) ist, je nachdem, ob das Ausgangssignal des Phasenvergleichers (P) eine Schwelle über- oder unterschreitet, und
daß bei einer Störung in der Führungsgröße (f) die Schaltmatrix (M) mit dem Stand des Zählers (Z) einge stellt wird.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19843441226 DE3441226A1 (de) | 1984-11-10 | 1984-11-10 | Phasenregelkreis |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19843441226 DE3441226A1 (de) | 1984-11-10 | 1984-11-10 | Phasenregelkreis |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3441226A1 DE3441226A1 (de) | 1986-05-15 |
| DE3441226C2 true DE3441226C2 (de) | 1990-05-31 |
Family
ID=6250056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19843441226 Granted DE3441226A1 (de) | 1984-11-10 | 1984-11-10 | Phasenregelkreis |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3441226A1 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4406834A1 (de) * | 1993-03-02 | 1994-09-08 | Mitsubishi Electric Corp | PLL-Schaltung |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3912838A1 (de) * | 1989-04-19 | 1990-10-25 | Thomson Brandt Gmbh | Pll-schaltung zum erzeugen eines taktsignals in einem recorder |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4380742A (en) * | 1980-08-04 | 1983-04-19 | Texas Instruments Incorporated | Frequency/phase locked loop circuit using digitally controlled oscillator |
| DE3324919A1 (de) * | 1983-07-09 | 1985-01-17 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Phasenregelkreis |
-
1984
- 1984-11-10 DE DE19843441226 patent/DE3441226A1/de active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4406834A1 (de) * | 1993-03-02 | 1994-09-08 | Mitsubishi Electric Corp | PLL-Schaltung |
| DE4406834C2 (de) * | 1993-03-02 | 1998-06-04 | Mitsubishi Electric Corp | PLL-Schaltung |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3441226A1 (de) | 1986-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3854706T2 (de) | Phasenregelschleife mit verlängerter Lade- und Entlade-Zeit. | |
| DE69932583T2 (de) | Phasenregelkreis | |
| DE2428495A1 (de) | Anordnung zur stoerungsunterdrueckung in synchronisierten oszillatoren | |
| EP0135121B1 (de) | Schaltungsanordnung zum Erzeugen von Rechtecksignalen | |
| DE19546632A1 (de) | Digitale Detektorschaltung zur Rückgewinnung des Bittaktes aus einem Datenstrom | |
| DE4342266A1 (de) | Taktgenerator sowie Phasenkomparator zur Verwendung in einem solchen Taktgenerator | |
| CH656497A5 (de) | Taktsignal-generator fuer ein system zur wiedergabe von digitalinformation | |
| DE2430652C3 (de) | Analog-Digital-Wandler | |
| DE3022746A1 (de) | Digitale phasenkomparatorschaltung | |
| DE69411511T2 (de) | Schaltung zur Taktrückgewinnung mit angepassten Oszillatoren | |
| DE2836723A1 (de) | Zeitsteuerschaltung | |
| DE2702047B2 (de) | Schaltungsanordnung zur Wiedergewinnung von Daten | |
| DE2648560C2 (de) | Synchronisierung von Taktsignalen mit Eingangssignalen | |
| DE2163971B2 (de) | Schaltung zur digitalen Frequenzeinstellung eines Oszillators | |
| DE3441226C2 (de) | ||
| DE3302700A1 (de) | Schaltungsanordnung zum einstellen der mittenfrequenz des oszillators eines phasenregelkreises | |
| DE69319966T2 (de) | Nichtlineare Verstärkungsregelung für PLL-Schaltungen | |
| DE3119650A1 (de) | Funktionsgenerator | |
| DE4425087A1 (de) | Übertragungssystem | |
| EP0199147B1 (de) | Schaltungsanordnung zum Wiedergewinnen binärer Datensignale und in diesen enthaltener Datentaktsignale | |
| EP0060862B1 (de) | Schaltungsanordnung zur erzeugung einer regelspannung in abhängigkeit von der frequenz- oder phasendifferenz und verwendung der schaltungsanordnung | |
| DE69214055T2 (de) | Verfahren und Schaltungsanordnung zur Synchronisierung eines Signals | |
| DE2616398B1 (de) | Schaltungsanordnung zur regelung der impulsfolgefrequenz eines signals | |
| DE2641501C3 (de) | Abstimmbarer Oszillator hoher Frequenzgenauigkeit und Konstanz | |
| DE3324919C2 (de) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8120 | Willingness to grant licenses paragraph 23 | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |