DE3441226A1 - Phasenregelkreis - Google Patents
PhasenregelkreisInfo
- Publication number
- DE3441226A1 DE3441226A1 DE19843441226 DE3441226A DE3441226A1 DE 3441226 A1 DE3441226 A1 DE 3441226A1 DE 19843441226 DE19843441226 DE 19843441226 DE 3441226 A DE3441226 A DE 3441226A DE 3441226 A1 DE3441226 A1 DE 3441226A1
- Authority
- DE
- Germany
- Prior art keywords
- phase
- counter
- locked loop
- interruption
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 claims description 8
- 238000012544 monitoring process Methods 0.000 claims description 3
- 230000002452 interceptive effect Effects 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail
- H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail by using digital means for generating the oscillator control signal
- H03L7/148—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail by using digital means for generating the oscillator control signal said digital means comprising a counter or a divider
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
-
- Phasenregelkreis
- Die Erfindung betrifft einen Phasenregelkreis mit den im Oberbegriff des Patentanspruchs genannten Merkmalen.
- Ein derartiger Phasenregelkreis ist in der Deutschen Patentanmeldung P 33 24 919.9 -beschrieben.
- Bei diesem Phasenregelkreis wird z.B. bei Unterbrechung der Führungsgröße - also des Signales, auf dessen Frequenz die Frequenz eines spannungsgesteuerten Oszillators geregelt wird - die Stellgröße digital in einem als Speicher dienendem Vorwärts-Rückwärts-Zähler festgehalten. Der spannungsgesteuerte Oszillator schwingt dann im Idealfall während der Unterbrechungszeit der Führungsgröße mit praktisch der gleichen Frequenz weiter wie vor der Unterbrechung. Die mit der Frequenz des spannungsgesteuerten Oszillators versorgten Bauteile arbeiten also im Idealfall auch bei Ausbleiben der Führungsgröße im richtigen Takt und in der richtigen Phasenlage, bis die Störung behoben ist, die die Unterbrechung der Führungsgröße verursacht hat.
- Wird der Phasenregelkreis für besonders schnelle Regelung ausgelegt, treten aus folgendem Grund Abweichungen vom Idealfall auf: Zwischen der Detektion der Störung in der Führungsgröße und dem Festhalten der Stellgröße dadurch, daß der Vorwärts-Rückwärts-Zähler angehalten wird, verstreicht eine von den verwendeten Bauteilen abhängige Zeit. Während dieser Zeit versucht der Regelkreis die Frequenz- und Phasendifferenz zwischen der u. U. erheblich gestörten Führungsgröße und der Schwingung des spannungsgesteuerten Oszillators auszuregeln, indem er die Frequenz des spannungsgesteuerten Oszillators verstellt. Je schneller der Regelkreis reagiert, desto größer ist die Frequenzverstellung. Daher wird beim Anhalten des Vorwärts-Rückwärts-Zählers ein Wert der Stellgröße gespeichert, der den spannungsgesteuerten Oszillator mit störender Frequenzabweichung weiterlaufen läßt.
- Der Erfindung liegt die Aufgabe zugrunde, einen Phasenregelkreis entsprechend dem Oberbegriff des Anspruchs anzugeben, dessen Oszillator bei Unterbrechung der Führungsgröße mit vernachlässigbarer Frequenzabweichung weiterläuft.
- Diese Aufgabe wird durch die im Kennzeichen des Anspruchs angegebenen Merkmale gelöst.
- Anhand der Figur soll ein Ausführungsbeispiel der Erfindung näher erläutert werden.
- Die Figur zeigt einen Phasenregelkreis mit einem Phasenvergleicher P, dessen einem Eingang die Führungsgröße f und dessen anderem Eingang die Schwingung eines spannungsgesteuerten Oszillators O zugeführt wird. Die Ausgangsspannung des Phasenvergleichers P wird als analog angenommen. Ein Integrator IN mittelt die Ausgangsspannung des Phasenvergleichers P, sodaß am Ausgang des Integrators eine langsam veränderliche Spannung auftritt. Mit dieser Spannung und einem Umschalter U wird die Zählrichtung (vorwärts V, rückwärts R) eines Zählers Z gesteuert, der seine Zählimpulse von einem Pulsgenerator T über einen Schalter S und die Kontaktstrecke des Umschalters U erhält.
- Da die Steuerspannung des Umschalters U eine langsam veränderliche Funktion der Zeit ist, ist die Änderung der Zählrichtung des Zählers Z in diesem Zusammenhang als seltenes Ereignis anzusehen. Mit entsprechend geringer Frequenz gibt auch der Pulsgenerator T seine Impulse ab, sodaß das Verstellen des Zählers Z ebenfalls als seltenes Ereignis anzusehen ist. Der Zählerstand ZS des Zählers Z gibt folglich die gemittelte, langsam veränderliche Ausgangsspannung des Phasenvergleichers P in digitaler Form an.
- Die Wahl der Impulsfolgefreqenz des Pulsgenerators T und die der Zeitkonstanten des Integrators IN gehören zur Frage der Bemessung und Auslegung des Phasenregelkreises, die wiederum vom Anwendungsfall abhängt und hier nicht weiter behandelt werden soll.
- Der Zählerstand ZS des Zählers Z liegt in dualer Darstellung an seinen N Ausgängen Q1, Q2...QN an und wird über N Leitungen an ein Rechenwerk W weitergegeben, in dem die Zahl ZS in der weiter unter geschilderten Weise bedingt verändert wird. Vom Rechenwerk W gelangt die veränderte oder auch nicht veränderte Zahl ZS über weitere Leitungen ebenfalls in dualer Form an die N Eingänge El, E2... EN einer Schaltmatrix M. Die Schaltmatrix M setzt die Dualzahl, die in paralleler Form an ihren N Eingängen anliegt, in die Steuergröße für die Oszillator O um.
- Zur Steuerung des Rechenwerks W wird die nicht gemittelte Ausgangsspannung des Phasenvergleichers P einem Schwellwertdetektor SW zugefügt und der Ausgang des Schwellwertdetektros SW mit einem ersten Steuereingang des Rechenwerkes W verbunden. Die schnellen Änderungen der Ausgangs spannung des Phasendetektors P spiegeln sich in häufigen Wechseln des Ausgangssignales des Schwellwertdetektors SW wieder. Je nach Zustand ("0" oder "1") am Ausgang des Schwellwertdetektors SW wird nun durch das Rechenwerk W die Zahl ZS, die den Zählerstand des Zählers Z darstellt, um die ganze Zahl n vergrössert oder verkleinert. Es wird also entweder die Zahl ZS + n oder die Zahl ZS - n an die Schaltmatrix M weitergegeben und so, ausgehend von einem langsam veränderlichen Mittelwert, die Frequenz des spannungsgesteuerten Oszillators O im schnellen Wechsel erhöht oder erniedrigt. Die ganze Zahl n ist dabei so gewählt, daß der schnelle Frequenzwechsel in einem kleinen Bereich erfolgt; sie kann z.B. die Werte 1 oder 2 haben.
- Tritt nun eine Unterbrechung der Führungsgröße f auf, so reagiert der erfindungsgemäße Phasenregelkreis zunächst über das Rechenwerk W mit einer Erhöhung oder einer Ernierdrigung der Frequenz des spannungsgesteuerten Oszillators 0 gegebenüber der mittleren Frequenz, die sich vor Auftreten der Unterbrechung eingestellt hat. Bevor jedoch aufgrund der Störung auch die mittlere Frequenz verändert werden kann, öffnet eine Überwachungsschaltung B mit ihrem Ausgangssignal einen Schalter S und unterbricht damit die Zufuhr von Zählimpulsen an den Zähler Z. Über eine Verbindung des Ausganges der Überwachungsschaltung B mit einem zweiten Steuereingang des Rechenwerkes W wird beim Öffnen des Schalters S das Rechenwer W dazu veranlaßt, nur den Zählerstand ZS an die Schaltmatrix M weiterzugeben. Während der Unterbrechung der Führungsgröße f läuft daher der spannungsgesteuerte Oszillator O mit der mittleren Frequenz weiter, die sich vor der Unterbrechung eingestellt hat und deren zugehörige Stellgröße digital im Zähler Z gespeichert ist.
- Auf diese Weise wird der nachteilige Einfluß, den eine Unterbrechung der Führungsgröße f auf das Verhalten des Eingangs erwähnten Phasenregelkreises hat, beim erfindungsgemäßen Phasenregelkreis verhindert.
- - Leerseite -
Claims (1)
- Patentanspruch Phasenregelkreis, bei dem die Zählrichtung eines Zählers (Z) durch einen Phasenvergleicher (P) gesteuert wird und die Impulse eines Pulsgenerators (T) den Zähler (Z) takten und die Taktzufuhr an den Zähler (Z) unterbunden wird, wenn eine Überwachungsschaltung (B) eine Störung in der Führungsgröße (f) feststellt und eine Schaltmatrix (M) vorgesehen ist, deren Schaltzustand die Frequenz eines spannungsgesteuerten Oszillators (0) festlegt und zwischen dem Zähler (Z) und der Schaltmatrix (M) ein Rechenwerk (W) geschaltet ist, dadurch gekennzeichnet, daß für die Steuerung der Zählrichtung zwischen dem Ausgang des Phasenvergleichers (P) und dem Zähler (Z) ein Integrator (IN) eingefügt ist, daß die Frequenz des Plusgenerators (T) möglichst klein bemessen wird, daß das Rechenwerk (W) die Schaltmatrix (M) bei störungsfreiem Betrieb entsprechend einer Zahl einstellt, die größer oder kleiner als der Stand des Zählers (Z) ist, je nachdem ob das Ausgangssignal des Phasenvergleichers (P) eine Schwelle über- oder unterschreitet und daß bei einer Störung in der Führungsgröße (f) die Schaltmatrix (M) mit dem Stand des Zählers (Z) eingestellt wird.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19843441226 DE3441226A1 (de) | 1984-11-10 | 1984-11-10 | Phasenregelkreis |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19843441226 DE3441226A1 (de) | 1984-11-10 | 1984-11-10 | Phasenregelkreis |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3441226A1 true DE3441226A1 (de) | 1986-05-15 |
| DE3441226C2 DE3441226C2 (de) | 1990-05-31 |
Family
ID=6250056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19843441226 Granted DE3441226A1 (de) | 1984-11-10 | 1984-11-10 | Phasenregelkreis |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3441226A1 (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3912838A1 (de) * | 1989-04-19 | 1990-10-25 | Thomson Brandt Gmbh | Pll-schaltung zum erzeugen eines taktsignals in einem recorder |
| US5635875A (en) * | 1993-03-02 | 1997-06-03 | Mitsubishi Denki Kabushiki Kaisha | PLL circuit with improved stability |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4380742A (en) * | 1980-08-04 | 1983-04-19 | Texas Instruments Incorporated | Frequency/phase locked loop circuit using digitally controlled oscillator |
| DE3324919A1 (de) * | 1983-07-09 | 1985-01-17 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Phasenregelkreis |
-
1984
- 1984-11-10 DE DE19843441226 patent/DE3441226A1/de active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4380742A (en) * | 1980-08-04 | 1983-04-19 | Texas Instruments Incorporated | Frequency/phase locked loop circuit using digitally controlled oscillator |
| DE3324919A1 (de) * | 1983-07-09 | 1985-01-17 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Phasenregelkreis |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3912838A1 (de) * | 1989-04-19 | 1990-10-25 | Thomson Brandt Gmbh | Pll-schaltung zum erzeugen eines taktsignals in einem recorder |
| US5635875A (en) * | 1993-03-02 | 1997-06-03 | Mitsubishi Denki Kabushiki Kaisha | PLL circuit with improved stability |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3441226C2 (de) | 1990-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3841512C2 (de) | ||
| DE2428495A1 (de) | Anordnung zur stoerungsunterdrueckung in synchronisierten oszillatoren | |
| EP0135121B1 (de) | Schaltungsanordnung zum Erzeugen von Rechtecksignalen | |
| CH656497A5 (de) | Taktsignal-generator fuer ein system zur wiedergabe von digitalinformation | |
| DE69700318T2 (de) | Phasensynchronisationssystem | |
| EP0137948B1 (de) | Schaltungsanordnung zum Überprüfen des zeitlichen Abstands von Rechtecksignalen | |
| EP0216113B1 (de) | Synchronisierungseinrichtung | |
| DE2059797B1 (de) | Taktversorgungsanlage | |
| DE2648560C2 (de) | Synchronisierung von Taktsignalen mit Eingangssignalen | |
| EP0115326A2 (de) | Schaltungsanordnung zum Einstellen der Mittenfrequenz des Oszillators eines Phasenregelkreises | |
| EP0166749B1 (de) | Phasenregelkreis | |
| DE1588329B2 (de) | Einrichtung zur digitalen drehzahlregelung eines gleichstrommotors | |
| DE3441226A1 (de) | Phasenregelkreis | |
| DE3028945C2 (de) | Abstimmeinrichtung mit phasensynchronisierter Schleife und Maßnahmen zur automatischen Feinabstimmung | |
| DE2616398B1 (de) | Schaltungsanordnung zur regelung der impulsfolgefrequenz eines signals | |
| DE2641501C3 (de) | Abstimmbarer Oszillator hoher Frequenzgenauigkeit und Konstanz | |
| DE3324919C2 (de) | ||
| DE2164175C3 (de) | Schaltung zur digitalen Frequenzeinstellung eines in einer Regelschleife liegenden Oszillators | |
| DE2938043A1 (de) | Redundantes taktversorgungssystem | |
| EP0062768B1 (de) | Schaltungsanordnung zur Überwachung von Schaltwerken | |
| DE4143351C2 (de) | Verfahren zur Deaktivierung eines Impulsgeneratorkanals | |
| DE3540178A1 (de) | Schaltungsanordnung zur phasenregelung | |
| DE2603543C3 (de) | Taktgenerator mit hoher Frequenzgenauigkeit und -konstanz | |
| DE3803965C2 (de) | Schaltungsanordnung mit einem spannungsgesteuerten Oszillator | |
| DE1923798B2 (de) | Schaltungsanordnung zur zaehlung und speicherung elektro nischer impulse |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8120 | Willingness to grant licences paragraph 23 | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |