-
-
Redundantes Taktversorgungssystem
-
Die Erfindung bezieht sich auf ein Taktversorgungssystem mit einer
Anzahl von gleichartig aufgebauten Taktgeneratoren, die jeweils einen Phasenregelkreis
mit einem spannungsgesteuerten Oszillator enthalten, dessen Steuerspannungseingang
über ein Tiefpaßfilter mit einem Phasenkomparator verbunden ist, der das Oszillatortaktsignal
mit einem Referenztaktsignal vergleicht.
-
Ein ausfallsicheres Taktversorgungssystem kann aus mehreren Taktgeneratoren
aufgebaut werden. Die redundanten Taktgeneratoren des ausfallsicheren Taktversorgungssystems
müssen miteinander synchronisiert werden.
-
Die Synchronisation mehrerer Taktgeneratoren wird bei hohen Frequenzen
problematisch, wenn gleichzeitig eine hohe Freuqenzgenauigkeit und eine hohe Genauigkeit
des Phasengleichlaufs gefordert wird und wenn das Zu-oder Abschalten einzelner Taktgeneratoren
ohne Beeinflussung der weiterlaufenden Taktgeneratoren möglich sein soll. Ein solches
Taktversorgungssystem muß weiterhin so ausgelegt werden, daß beim Ausfall eines
Taktgenerators keine störenden Auswirkungen auf das Ausgangssignal des gesamten
Systems erfolgen. Das System soll auch noch dann arbeitsfähig sein, wenn nur noch
ein einziger Taktgenerator fehlerfrei arbeitet und alle übrigen Taktgeneratoren
defekt sind.
-
Der Erfindung liegt die Aufgabe zugrunde, ein Taktversorgungssystem
der eingangsgenannten Art zu schaffen, das diese Anforderungen erfüllt.
-
Erfindungsgemäß wird diese Aufgabe durch folgende Merkmale gelöst:
a) jeder Taktgenerator enthält einen Mehrheitsentscheider, dessen Eingänge mit jeweils
zwei Kontrolltaktsignalen des eigenen Oszillators und mit jeweils zwei Kontrolltaktsignalen
der Oszillatoren der anderen Taktgeneratoren beaufschlagt sind, b) die Kontrolltaktsignale
werden jeweils von einem ersten Verstärker und von einem zweiten Verstärker gebildet,
wobei der erste Verstärker über ein Verzögerungsglied mit dem Taktausgang des Oszillators
des zugehörigen Taktqenerators und der zweite Verunmittelbar stärker mit/dem Taktausgang
des Oszillators des zugehörigen Taktgenerators in Verbindung steht, c) der Mehrheitsentscheider
bildet aus den ihm eingangsseitig zugeführten Kontrolltaktsignalen das Referenztaktsignal,
dessen Taktimpulse jeweils den Kontrolltaktimpulsen auf der Mehrzahl seiner Eingänge
entsprechen, d) der Referenzeingang des Phasenkomparators ist mit dem Referenztaktsignal
des Mehrheitsentscheiders und der Variableneingang des Phasenkomparators ist mit
dem verzögerten Kontrolltaktsignal vom ersten Verstärker beaufschlagt, e) die Taktsignale
der Oszillatoren aller Taktgeneratoren bzw. die um einen Teilerfaktor untersetzten
Taktsignale der Oszillatoren aller Taktgeneratoren bzw.
-
die unverzögerten Kontrolltaktsignale aller Taktgeneratoren werden
einem Mehrheitsentscheider zur
Bildung eines Mehrheitstaktsignals
zugeführt, dessen Taktimpulse jeweils den Impulsen auf der Mehrzahl der Ausgänge
aller Taktgeneratoren entsprechen.
-
Das erfindungsgemäße Taktversorgungssystem weist durch seinen redundanten
Aufbau aus mehreren Taktgeneratoren eine hohe Ausfallsicherheit auf. Die Taktgeneratoren
des Systems sind stets einwandfrei synchronisiert und können beliebig zu- und abgeschaltet
werden.
-
Vorteilhafte Weiterbildungen des erfindungsgemäßen Taktversorgungssystems
sind in den Unteransprüchen gekennzeichnet.
-
Ein Ausführungsbeispiel der Erfindung ist in den Figuren dargestellt
und wird im folgenden im einzelnen beschrieben. Das dabei erläuterte Zahlenbeispiel
und die angegebenen Bauelemente dienen lediglich zum besseren Verständnis und beschränken
nicht den Schutzumfang.
-
Es zeigen: FIG 1 ein erfindungsgemäßes Taktversorgungssystem, FIG
2 einen einzelnen Taktgenerator des erfindungsgemäßen Taktversorgungssystems nach
FIG 1, FIG 3 ein Impulsdiagramm, FIG 4 einen Uberwachungsschaltkreis, FIG 5 einen
Mehrheitsentscheider.
-
FIG 1 zeigt ein vierkanalig aufgebautes ausfallsicheres Taktversorgungssystem
mit vier gleichartig aufgebauten Taktgeneratoren 1, 2, 3, 4. Die Taktgeneratoren
sind untereinander über Kontrolltaktleitungen L11, L12; L21, L22; L31, L32; L41,
L42 verbunden. Durch Richtungspfeile
ist angedeutet, daß jeder Taktgenerator
jeweils zwei Kontrolltaktleitungen mit Kontrolltaktsignalen speist und auf jeweils
sechs Leitungen Kontrolltaktsignale von den anderen Taktgeneratoren empfängt. Beispielsweise
speist der Taktgenerator 1 die Kontrolltaktleitungen L11 und L12 mit Kontrolltaktsignalen
und empfängt Kontrolltaktsignale auf den Leitungen L21 und L22 vom Taktgenerator
2, auf den Leitungen L31 und T.32 vom Takgenerator 3 und auf den Leitungen L41 und
L42 vom Taktgenerator 4. Die Ausgänge Al, A2, A3, A4 der Taktgeneratoren 1, 2, 3,
4 sind mit den Eingängen eines Mehrheitsentscheiders 5 verbunden, dessen Ausgang
6 ein Mehrheitstaktsignal führt, welches das gewünschte ausfallsichere Taktsignal
darstellt. In hochzuverlässigen Systemen können auch mehrere Mehrheitsentscheider
5 mit parallelgeschalteten Eingängen vorgesehen sein, die jeweils eines von mehreren
redundant betriebenen Systemen mit einem Taktsignal versorgen.
-
Es sei an dieser Stelle darauf hingewiesen, daß die Erfindung nicht
auf ein Taktversorgungssystem mit vier Taktgeneratoren beschränkt ist, sondern bei
geringeren Anforderungen an die Redundanz auch mit zwei oder drei und bei höheren
Anforderungen an die Redundanz auch mit mehr als vier gleichartig aufgebauten Taktgeneratoren
ausgerüstet werden kann. Die dargestellte Ausführungsform mit vier Taktgeneratoren
ist bereits derart ausfallsicher, daß sie auch bei außerordentlich hohen Anforderungen
an die Zuverlässigkeit geeiqnet ist.
-
Der Mehrheitsentscheider 5 kann bei einer geradzahligen Anzahl von
Taktgeneratoren keine echte Mehrheitsentscheidung bilden, wenn an der einen Hälfte
seiner Eingänge andere Signalzustände als an der anderen Hälfte seiner Eingänge
herrschen. Bei einer geradzahligen Anzahl von Taktgeneratoren muß daher der Mehrheitsentscheider
5 so aufqebaut oder proqrammiert werden, daß
er bei gleicher Anzahl
von unterschiedlichen Signalzuständen an seinen Eingängen einem Signalzustand den
Vorzug gibt. Konkret heitß es im vorliegenden Ausführungsbeispiel, daß der Mehrheitsentscheider
5 ein H-Signal am Ausgang 6 abgeben wird, wenn an zwei Eingängen ein H-Signal und
an zwei Eingängen ein L-Signal ansteht. Ebenso wird der Mehrheitsentscheider natürlich
ein H-Signal abgegeben, wenn an drei oder vier Eingängen ein H-Signal ansteht.
-
FIG 2 zeigt den Aufbau des Taktgenerators 1 im einzelnen.
-
Der Taktgenerator 1 enthält einen spannungsgesteuerten Oszillator
VCXO. Die Frequenz des spannungsgesteuerten Oszillators kann beispielsweise durch
einen externen Kondensator bestimmt werden. Ein besonders frequenzgenaues Taktsignal
wird erhalten, wenn - wie dargestellt - der Oszillator mit einem Schwingquarz beschaltet
wird. Der Oszillator wird damit zu einem spannungsgesteuerten Quarzoszillator (voltage-controlled
crystal oscillator), dessen vom Schwingquarz bestimmte Frequenz durch die Steuer
spannung in einem kleinen Bereich geändert werden kann. Beispielsweise kann bei
einem derartigen spannungsgesteuerten Quarzoszillator die Ausgangsfrequenz zwischen
19,965 MHz und 20,035 MHz durch Veränderung der Steuer spannung von OV bis 5V "gezogen"
werden.
-
Der Steuerspannungseingang des Oszillators VCXO ist über einen Spannungsteiler
R1, R2 und eine Diode D mit Vorwiderstand R3 mit einem Tiefpaßfilter LPF (low-pass
filter) verbunden, dessen Eingang mit dem Ausgang eines Phasenkomparators PC (phase-comparator)
verbunden ist. Der Referenzeingang RI (reference input)
des Phasenkomparators
PC ist mit dem Ausgang AM eines Mehrheitsentscheiders V (voter) und der Variableneingang
VI (variable input) ist mit dem Ausgang All des Mehrheitsentscheiders V verbunden.
-
Es wird angenommen, daß das Potential P der Versorgungsspannung +5V
beträgt. Der Phasenkomparator PC gibt bei Phasengleichheit seiner Eingangssignale
eine Ausgangsspannung ab, die in der Mitte des Potentials der Versorgungsspannung
liegt, also bei +2,5V. Das Tiefpaßfilter LPF üblicher Bauart ist mit einer definierten
Drift versehen. Der nichtinvertierende Eingang seines Operationsverstärkers ist
an ein Potential gelegt, das geringfügig kleiner ist als die Ausgangsspannung des
Phasenkomparators PC bei Phasengleichheit, beispielsweise also +2,49 V. Dieses Potential
wird durch die Widerstände R4 und R5 eingestellt. Die Ausgangsspannung des Tiefpaßfilters
LPF wird sich daher stets langsam dem Wert OV nähern. Eine andere Möglichkeit zur
Einstellung einer bestimmten Drift besteht darin, den eigentlich zur Offsetkompensation
vorgesehenen Eingang des Operationsverstärkers entsprechend zu beschalten.
-
Die genaue Einstellung der Frequenz des Oszillators VCXO erfolgt über
den Spannungsteiler, der ein Potentiometer R1 gegen Masse und einen ohmschen Widerstand
R2 gegen das Potential P der Versorgungsspannung aufweist. Die am Spannungsteiler
R1, R2 eingestellte Steuerspannung kann nur geändert werden, wenn die Ausgangsspannung
des Tiefpaßfilters LPF größer ist als die Schwellenspannung der Diode D. Kleinere
Filterausgangsspannungen werden von der Diode D abgekoppelt. Da aber die Filterausgangsspannung
driftet, wird sie - vorausgesetzt, daß
der Taktgenerator 1 alleine
betrieben wird - stets nach einiger Zeit abgekoppelt und die Frequenz des Oszillators
VCXO wird dann alleine durch die am Spannungsteiler R1, R2 eingestellte Steuerspannung
bestimmt.
-
Der Taktausgang des Oszillators VCXO ist über einen Frequenzteiler
FD (frequency divider) geführt, der die Oszillatorfrequenz um ein vorgegebenes Teilerverhältnis
herabsetzt. Die Frequenzteilung ist erforderlich, wenn die Frequenz des gewünschten
Mehrheitstaktsignals kleiner ist als die Frequenz des Oszillators. Eine Frequenzteilung
ist auch vorteilhaft, um die Frequenzen der miteinander zu vergleichenden Taktsignale
in den Arbeitsbereich des Phasenkomparators PC zu bringen.
-
Der Ausgang des Frequenzteilers FD, der mit dem um einen Teilerfaktor
untersetzten Takt signal des Oszillators VCXO belegt ist, ist über ein Verzögerungsglied
7, 8 auf einen ersten Verstärker 11 und auf einen zweiten Verstarker 12 geführt.
Das Verzögerungsglied besteht aus einem Längswiderstand 8 und einem Querkondensator
7.
-
Als Verstärker 11, 12 sind im Ausführungsbeispiel Treiber mit 3-state-Ausgängen
vorgesehen. Eine geeignete integrierte Schaltung mit zwei derartigen Treibern wird
unter der Typenbezeichnung SN55113 von der Firma Texas Instruments vertrieben.
-
Die beiden Verstärker 11 und 12 weisen Sperreingänge auf, die mit
einem logischen L-Signal den Verstärkerausgang hochohmig schalten, unabhängig vom
Signal am Verstärkereingang und somit den Verstärker sperren. Der Sperreingang des
3-state-Verstärkers 11 ist mit dem Ausgang eines NOR-Gatters 9 verbunden, dessen
Eingänge mit einem Zeitglied TD 1 (time delay) und mit einem Uber-
wachungsschaltkreis
tJ1 verbunden sind. Der Spcrreingang des Verstärkers 12 ist mit dem Ausgang eines
NOR-Gatters 10 verbunden, dessen Eingänge mit einem Zeitglied TD 2 und ebenfalls
mit dem Uberwachungsschaltkreis U1 verbunden sind. Die Zeitglieder TD1 und TD2 sind
beispielsweise monostabile Kippstufen, die jeweils beim Einschalten der Versorgungsspannung
angestoßen werden.
-
Das Zeitglied TD2 hat eine größere Impulsdauer als das Zeitglied TD1.
Die Verstärker 11 und 12 werden somit nach dem Einschalten der Versorgungsspannung
jeweils für eine bestimmte Zeit gesperrt. Sie können außerdem bei einem Sperrsignal
des Uberwachungsschaltkreises U1 gesperrt werden.
-
Die Verstärker 11 und 12 erzeugen Kontrolltaktsignale, die in die
Kontrolltaktleitungen L11 und L12 eingespeist werden. Das Kontrolltaktsignal vom
Verstärker 11 auf der Kontrolltaktleitung L11 ist geringfügig verzögert gegenüber
dem Kontrolltaktsignal vom Verstärker 12 auf der Kontrolltaktleitung L12. Der mit
dem unverzögerten Kontrolltaktsignal belegte Ausgang Al des Verstärkers 12 ist der
eigentliche Ausgang des Taktgenerators 1 und ist auf den in FIG 1 dargestellten
Mehrheitsentscheider 5 geführt.
-
Die Kontrolltaktsignale auf dem Kontrolltaktleitungspaar L11, L12,
also die Kontrolltaktsignale des eigenen Oszillators, werden über Entkoppelschaltkreise
Dcli und DC12 (decoupling circuits) auf die Eingänge Ell und E12 des Mehrheitsentscheiders
V gegeben.
-
Die Kontrolltaktsignale des Taktgenerators 2 auf dem Kontrolltaktleitungspaar
L21, L22, sowie die Kontrolltaktsignale desTaktgenerators 3 auf dem Kontrolltaktleitungspaar
I.31, 132 und die Kontrolltaktsignale
des Taktgenerators 4 auf
dem Kontrolltaktleitungspaar L41, L42 werden über nicht näher bezeichnete Entkoppelschaltkreise
auf die Eingänge E21, E22 sowie E31, E32 und E41, E42 gegeben. Die Entkoppelschaltkreise
verhindern, daß bei einem Ausfall des Mehrheitsentscheiders V ein falsches Signal
auf alle acht Kontrolltaktleitungen aufgeprägt werden kann. Beim Ausfall eines Entkoppelschaltkreises
wird jeweils nur das Kontrolltaktleitungspaar eines Taktgenerators stillgelegt.
-
Der Eingang des Entkoppelschaltkreises DC11 ist über einen ohmschen
Widerstand R11 gegen das Potential P der Versorgungsspannung geschaltet. Dieser
Eingang liegt daher auf H-Signal, wenn der Verstärker 11 kein Ausgangssignal abgibt.
Der Eingang des Entkoppelschaltkreises DC12 ist über einen ohmschen Widerstand R12
gegen Masse geschaltet. Dieser Eingang liegt daher auf L-Signal, wenn der Verstärker
12 kein Ausgangssignal abgibt. Die übrigen Entkoppelschaltkreise sind entsprechend
beschaltet. Als Entkoppelschaltkreise können übliche <;rundgatter verwendet werden.
-
Der Mehrheitsentscheider V bildet durch einen Mehrheitsentscheid aus
den acht Kontrolltaktsignalen auf seinen Eingängen E11 bis E42 ein Referenztaktsignal,
das am Ausgang AM erscheint. Bei "Stimmengleichheit" wird dem H-Signal der Vorzug
gegeben, d.h., wenn vier Kontrolltaktsignale auf L-Signal und vier Kontrolltaktsignale
auf H-Signal liegen, so setzt sich das H-Signal am Ausgang AM als Referenztaktsignal
durch.
-
Am zweiten Ausgang All des Mehrheitsentscheiders V erscheint jeweils
das verzögerte Kontrolltaktsignal, beim Taktgenerator 1 also das Kontrolltaktsignal
vom Verstärker 11, das in den Eingang Ell des Mehrheitsentscheiders V eingespeist
wird. Die Signallaufzeit zwischen dem Eingang Ell und dem Ausgang All des Mehrheitsentscheiders
V ist die gleiche wie zwischen den weiteren Eingängen E12 - E42 und dem Ausgang
AM. Der Mehrheitsentscheider V hat Sperreingänge K2, K3, K4, die jeweils einem der
Kontrolltaktleitungspaare der übrigen Taktgeneratoren, 2, 3, 4 zugeordnet sind und
die jeweils mit Uberwachungsschaltkreisen U2, U3, U4 verbunden sind.
-
Die Uberwachungsschaltkreise, deren Aufbau und Funktion anhand der
FIG 3 später erläutert wird, sind eingangsseitig jeweils mit einem Kontrolltaktleitungspaar
verbunden. Erkennt ein Uberwachungsschaltkreis den Ausfall eines Kontrolltaktsignals
auf dem Kontrolltaktleitungspaar, so wird ein Sperrsignal auf den zugehörigen Sperreingang
gegeben, welches bewirkt, daß die Signale des betreffenden Kontrolltaktleitungspaares
beim Mehrheitsentscheid nicht mehr berücksichtigt werden.
-
Die beiden Ausgänge AM und All des Mehrheitsentscheiders V sind mit
den Eingängen des Phasenkomparators PC verbunden. Das Referenztaktsignal am Ausgang
AM ist auf den Referenzeingang RI geschaltet. Das Kontrolltaktsignal am Ausgang
All, das immer mit der Frequenz des eigenen Oszillators schwingt, ist auf den Variableneingang
VI geschaltet. Der Phasenkomparator PC führt beispielsweise den Phasenvergleich
jeweils bei den negativen Flanken seiner beiden Eingangstaktsignale durch. Liegt
am Variableneingang VI eine niedrigere Frequenz als am Referenzeingang RI, so steigt
die Spannung am Ausgang des TicfpnRfilters LPF an, bis der
Oszillator
VCXO so weit gezogen ist, daß seine Frequenz mit der Frequenz des Referenztaktsignals
übereinstimmt.
-
Liegt dagegen am Variableneingang VI eine höhere Frequenz als am Referenzeingang
RI, so sinkt die Spannung am Ausgang des Tiefpaßfilters LPF, bis die Frequenz des
Oszillators VCXO den niedrigeren Wert der Frequenz des Referenztaktsignals annimmt.
-
FIG 3 zeigt ein Impulsdiagramm der wichtigsten Signale in stark zeitlich
gedehnter Darstellung. Die Signale sind mit den Bezeichnungen der Leitungen bzw.
Bauelemente gekennzeichnet, auf denen sie erscheinen. In der ersten Zeile ist das
Ausgangssignal des spannungsgesteuerten Oszillators VCXO, bzw. so vorhanden, des
Frequenzteilers FD dargestellt. Die zweite Zeile zeigt das verzögerte Kontrolltaktsignal
auf der Kontrolltaktleitung L11, wobei die Verschiebung gegenüber dem Signal VCXO
(FD) durch die Laufzeit des Verstärkers 11 und die Verzögerungszeit des Verzögerungsgliedes
7,8 bedingt ist. Die dritte Zeile zeigt das unverzögerte Kontrolltaktsignal auf
der Kontrolltaktleitung L12, das um die Laufzeit des Verstärkers 12 gegenüber dem
Signal VCXO (FD) verschoben ist. Die Signale auf den Eingängen Eil und E12 des Mehrheitsentscheiders
entsprechen den Kontrolltaktsignalen unter Berücksichtigung der Laufzeit der Entkopplerschaltkreise.
Das Signal am Ausgang All des Mehrheitsentscheiders weist gegenüber dem Signal am
Eingang E11 die gleiche Laufzeitverschiebung auf wie das Signal am Ausgang AM des
Mehrheitsentscheiders gegenüber den Signalen an seinen weiteren Eingängen, beispielsweise
E12.
-
Zur Erläuterung der Wirkungsweise des erfindungsgemäßen Taktversorgungssystems
wird zunächst angenommen, das lediglich der Taktgenerator 1 in Betrieb ist, während
die Taktgeneratoren 2, 3, 4 nicht in Betrieb sind. In der praktischen Ausführung
eines solchen Taktversorgungssystems kann jeder Taktgenerator auf einer eigenen
Leiterplatte untergebracht sein, die in ein entsprechend ausgebildetes Gehäuse gesteckt
werden. Dabei kann bei der Inbetriebnahme oder beim späteren Austauschen defekt
gewordener Taktgeneratoren der Zustand eintreten, daß lediglich eine Leiterplatte
mit einem Taktgenerator gesteckt ist.
-
Wenn lediglich der Taktgenerator 1 in Betrieb ist, so treten nur die
in FIG 3 dargestellten Signale auf. Für das Referenztaktsignal am Ausgang AM des
Mehrheitsentscheiders V werden bei einem derartigen Betriebszustand nur die Kontrolltaktsignale
an den Eingängen Ell und E12 berücksichtigt. Da sich bei Ungleichheit der Signale
Ell und E12 das H-Signal durchsetzt, erscheinen an den beiden Eingängen des Phasenkomparators
PC nach der Laufzeit des Mehrheitsentscheiders V die negativen Flanken der Signale
an den Eingängen RI und VI zur gleichen Zeit. Mit idealen Bauelementen würde die
Spannung am Ausgang des Tiefpaßfilters LPF und damit auch die Oszillatorfrequenz
konstant bleiben. In der Praxis ergibt sich jedoch ein Driften der Ausgangsspannungen
d3s Tiefpaßfilters durch geringfügige Laufzeitunterschiede, Toleranzen bei den Widerstands-und
Kapazitätswerten der Bauelemente und durch Unterschiede bei len Offsetströmen und
Offsetspannungen der verwendeten Jerstärker. Um das Driften der Ausgangsspannung
des Tiefpaßfilters LPF in Richtung und Größe
zu definieren, ist
der nichtinvertiererde Eingang des Operationsverstärkers im Tiefpaßfilter in der
bereits beschriebenen Weise an den Spannungsteiler R4, R5 gelegt.
-
Das Driften der Ausgangsspannungen des Tiefpaßfilters LPF in Richtung
auf kleinere Spannungswert hat zur Folge, daß der Oszillator VCXO des Taktgeneratrs
nach einiger Zeit mit seiner kleinstmöglichen Frequenz innerhalb des Ziehbereichs
schwingt, die durch dLe am Spannungsteiler R1, R2 eingestellte Steuerspannung bestimmt
wird.
-
Wird zusätzlich zum ersten Taktgenerator noch ein zweiter Taktgenerator
gesteckt und damit in Betrieb genommen, so sind die beiden Verstärker des neu hinzu
geschalteten lrakt(3enfrdt(rs zunichst über die beiden Zeitglieder gesperrt. Der'Oszillator
des zweiten Taktgenerators schwingt an, die ausgangsspannunq des Tiefpaßfilters
driftet, bis sie die Schwellenspannung der Diode D unterschreitet und der Oszillator
läuft auf eine Frequenz, die durch die an seinem vorgeschalteten Spannungsteiler
eingestellte Steuerspannung bestimmt ist. Nach Ablauf der Freigabeverzögerung durch
das Zeitglied TD1 wird der erste Verstärker 11 im zweiten Taktgenerator freigegeben.
Durch unvermeidliche Toleranzen und Ungenauigkeiten beim Abgleich können die Frequenzen
der Oszillatoren in beiden Taktgebern qerinqfügiq voneinander abweichen. Es muß
daher zunächst eine Synchronisation beider Taktgeneratoren vorgenommen werden. Die
Synchronisation des zweiten Taktgenerators auf die Frequenz des bereits laufenden
ersten Taktgenerators ist abhängig davon, ob die Frequenz des Oszillators des bereits
laufenden
Taktgenerators ör oder niedriger liegt als die Frequenz
des Oszillators des neu hinzu geschalteten Taktgenerators: Wenn die Frequenz des
Oszillators des bereits laufenden Taktgenerators, z.B. 19,98 MHz größer ist als
die Frequenz des Oszillators des neu hinzu geschalteten Taktgenerators, z.B. 19,97
MHz, so kdnn der erste, bereits laufende Taktgenenerator nicht auf die niedrigere
Frequenz des hinzugeschalteten zweiten Taktgenerators gezogen werden, da der Oszillator
des bereits laufenden Taktgenerators bereits mit seiner kleinstmöglichen Frequenz
schwingt, die von der am Spannungsteiler Rl, R2 eingestellten Steuerspannung bestimmt
ist. Im neu hinzu geschalteten zweiten Taktgenerator liegt am Referenzeingang des
Phasenkornparators eine höhere Frequenz als am Variableneingang. Im zweiten Taktgenerator
steigt die Ausgangsspannung des drin Piasenkomparator nachgeschafteten Tiefpaßfilters
und wird zu der am Spannungslei@@ eingestellten Steuerspannung addiert, bis der
Oszillator mit der Frequenz auf der Kontrolltaktleitung til schwingt. Dies bedeutet,
daß die Frequenz des Oszillators des neu hinzu geschalteten Taktgenerators auf die
Frequenz von 19,98 MHz des bereits laufenden Taktgenerators synchronisiert wird.
-
Nach Ablauf der Zeitverzögerung durch die Zeitverzögerungsstufe TD2,
die größer ist als die Zeit, die zum Synchronisieren der laktgeneraloren benötigt
wird, wird der Verstärker 12 freigegeben. Die beiden Takgeneratoren laufen jet-t
synchron mit 19,98 MHz.
-
Ist dagcgen die kleinstmryliche, durch die am Spannungsteiler eingestellte
Steuerspannung bestimmte Frequenz des Oszillators bereits laufenden Taktgeneratoren,
z.B.
-
19,98 MHz, kleiner als die kleinstmögliche Frequenz
des
neu hinzu geschalteten Taktgenerators, z.B. 19,99 MHz, so kann der Oszillator des
neu hinzu geschalteten zweiten Taktgenerators nicht nach er kleineren Frequenz gezogen
werden. Zunächst wird wiederum nach Ablauf der Freigabeverzögerung durch das Zeitglied
TD1 der erste Verstärker im zweiten Taktgenerator freigegeben. Nunmehr liegt am
Referenzeingang des Phasenkomparators im bereits laufenden ersten Taktgenerator
eine höhere Frequenz als am Variableneingang. Die Ausgangsspannung des Tiefpaßfilters
im bereits laufenden ersten Taktgenerator steigt nun in jeder Taktperiode an, bei
der die negative Flanke des Mehrheitstaktsignals im Ausgang AM früher erscheint
als am Ausgang All, und wird zu der am Spannungsteiler eingestellten Steuerspannung
hinzugefügt. Wenn der bereits laufende erste Taktgenerator die Frequenz des neu
hinzu geschalteten zweiten Taktgenerators von 19,99 Mz erreicht hat, ist der erste
Taktgenerator auf den zweiten Taktgenerator synchronisiert. Nach Ablauf der verzögerungszeit
des verzOgerullgsclliedes TD2 des zweiten Taktgenerators wird dessen Verstärker
12 fre@gegeben und die beiden Taktgeneratoren lauferl synchron mit 19,99 MHz.
-
Beim Zuschalten des dritten und vierten Taktgenerators wiederholt
sich dci beschriebene Synchronisiervorgang.
-
Am Ende schwingen die Oszillatoren aller Taktgeneratoren mit der Frequenz
des Taktgenerators, dessen kleinstmögliche, durch die eingestelte Steuerspannung
bestimmte Frequenz am höchsten liegt. Diese Frequenz hat dann auch das Mehrheitstaktsignal
am Ausgang 6 des Mehrheitsentscheiders 5.
-
Die Freigabeverzögerung durch das Zeitglied TD1 bemißt sich nach der
Zeit, die der Oszillator VCXO zum Anschwingen benötigt, sowie der Zeit, in der die
Ausgangsspannung des Tiefpaßfilters LPF bis auf die Schwellenspannung der Diode
D abgesunken ist. Hierzu kann beispielsweise eine Freigabeverzögerung von 200 ms
gewählt werden. Die Freigabeverzögerung durch das Zeitglied TD2 bemißt sich zusätzlich
zur Freigabeverzögerung durch das Zeitglied TD1 nach der Zeit, die zum Synchronisieren
der beiden Taktgeneratoren benötigt wird. Die Freigabeverzögerung durch das Zeitglied
TD2 kann beispielsweise zu 400 ms gewählt werden.
-
Wenn gewährleistet ist, daß die Taktgeneratoren stets nacheinander
in Betrieb genommen werden, so können die Impulsdauer der jeweiligen Zeitglieder
in den einzelnen Taktgeneratocen auf gleiche Zeiten eingestellt werden.
-
Dies ist möglich, wenn Maßnahmen getroffen werden, um die Taktgeneratoren
nacheinander an die Versorgungsspannung anschließen. Sollen dagegen die Taktgeneratoren
alle gleichzeitig an die Versorgungsspannung angeschlossen werden können, so läßt
sich durch entsprechende Einstellung der Impulsdauern der Zeitglieder erreichen,
daß die Taktgeneratoren nacheinander synchronisiert werden. Sie können beispielsweise
die Impulsdauern der Zeitglieder TD1 und TD2 des ersten Taktgenerators auf 200 ms
und 400 ms, die Impulsdauern der Zeitglieder des zweiten Taktgenerators auf 600
ms und 800 ms, die Impulsdauern der Zeitglieder des dritten Taktgenerators auf 1000
ms und 1200 ms und schließlich die Impulsdauern der Zeitglieder des vierten Taktgenerators
auf 1400 ms und 1600 ms eingestellt werden.
-
Wenn nunmehr einer der laufenden Taktgeneratoren ausfällt, so kann
bei einem Teil der Fehler der Uberwachungsschaltkreis des defekten Taktgenerators
den Ausfall erkennen und ihn durch Sperren des ersten und zweiten Verstärkers 11
und 12 unschädlich machen und durch die Kontrollanzeige S1 melden. Dies ist möglch,
wenn im Mehrheitsentscheider V, im Phasenkomparator PC, im Tiefpaßfilter LPF, im
Oszillator VCXO oder im Frequenzteiler FD ein Defekt auftritt. Es können jedoch
auch andere Fehler auftreten, beispielsweise Leitungsbruch oder Leitungsschluß auf
den Kontrolltaktleitungen, Versorgungsspannungsausfall bei einem Taktgenerator,
Defekte in den Verstärkern 11 oder 12 oder in den Entkopplungsschaltkreisen DC11
oder DC12. Um auch diese Fehler zu erfassen, ist in jedem Taktgenerator eine Kontrolle
der anderen Taktgeneratoren durch die Uberwachungsschaltkreise U2, U3 und U4 vorgesehen.
Wenn diese Uberwachungsschaltkreise einen Fehler auf einem Kontrolltaktleitungspaar
erkennen, so wird dies angezeigt und das gestörte Kontrolltaktleitungspaar wird
beim Mehrheitsentscheid nicht mehr berücksichtigt.
-
FIG 4 zeigt den Aufbau des Uberwachungsschaltkreises U1 des Taktgenerators
1. Das Prinzip dieses Uberwachungsschaltkreises besteht darin, daß nachtriggerbare
Zeitstufen 21 und 22 jeweils mit der positiven Flanke der Kontrolltaktsignale angestoßen
werden. Die Abfallverzögerung der Zeitstufen ist etwas größer als eine Periodendauer
bei der kleinstmöglichen Frequenz. Die Ausgangssignale der Zeitstufen 21 und 22
liegen daher immer auf H-Signal, solange in jeder Periode ein Taktsignal erscheint.
Ein Abfall einer Zeitstufe erfolgt nur dann, wenn ein Kontrolltaktsignal ausbleibt.
-
Die Kontrolltaktsignale auf den Kontrolltaktleitungen L11 und L12
werden über die Entkoppelschaltkreise DC11 und DC12 auf die beiden nachtriggerbaren
Zeitstufen 21 bzw. 22 gegeben. Die Ausgänge der beiden nachtriggerbaren Zeitstufen
21 und 22 sind auf die Eingänge eines NAND-Gatters 20 geschaltet. Dem NAND-Gatter
20 ist ein weiteres NAND-Gatter 16 und diesem ein NAND-Gatter 23 nachgeschaltet.
Im ungestörten Betrieb liegen die Ausgänge der beiden nachtriggerbaren Zeitstufen
21 und 22 ständig auf H-Signal. An den Ausgängen der NAND-Gatter 20 und 23 erscheint
ständig ein L-Signal. Wenn ein Takt in einem der Kontrolltaktsignale auf den Kontrolltaktleitungen
ein L11 oder L12 ausbleibt, so wechselt der Ausgang der betreffenden Zeitstufe 21
oder 22 auf L-Signal. Am Ausgang des NAND-Gatters 20 erscheint ein H-Signal, das
von der Anzeige S1 gemeldet wird. Uber das Gatter 23 wird außerdem ein H-Signal
zum Sperren der NOR-Gatter 9 und 10 und damit der Verstärker 11 und 12 abgegeben.
-
Als weiteres Uberwachungskriterium wird durch ein Exklusiv-ODER-Gatter
17 ein Vergleich der beiden Kontrollsignale untereinander durchgeführt. Der Ausgang
des Exklusiv-ODER-Gatters 17 ist auf einen invertierenden Eingang des NAND-Gatters
20 geschaltet. Außerdem wird in einem weiteren Exklusiv-ODER-Gatter 18 ein Vergleich
des verzögerten Kontrolltaktsignals auf der Kontrolltaktleitung L11 mit dem Signal
am Ausgang Al des Taktgenerators 1 durchgeführt.
-
Beim beschriebenen Synchronisiervorgang meldet der bisher beschriebene
Uberwachungsschaltkreis U1 einen Fehler an der Anzeige S1. Um jedoch eine Sperre
der Gatter 9 und 10 beim Synchronisiervorgang zu verhindern, ist der zweite Eingang
des NAND-Gatters 16 mit dem Ausgang der nachtriggerbaren Zeitstufe 22 verbunden,
die ihrerseits vom verzögerten Kontrolltaktsignal angestoßen wird, das jedoch erst
nach Ablauf der Freigabeverzögerung durch das Zeitglied TD2 erscheint. Das NAND-Gatter
16 wird dadurch solange gesperrt, bis der Verstärker 12 freigegeben wird und der
Ausgang der Zeitstufe 22 ein H-Signal führt.
-
Ein weiteres NAND-Gatter 15 ist zum Erkennen von Leitungsbrüchen auf
der Kontrolltaktleitung L12 vorgesehen. Die Eingänge des NAND-Gatters 15 sind mit
dem Ausgang des Entkoppelschaltkreises DC12 und über ein weiteres Invertierglied
19 mit dem Ausgang der Zeitstufe 22 verbunden. Im ungestörten Betrieb wird das ständige
H-Signal der Zeitstufe 22 vom Invertierglied 19 in ein ständiges L-Signal invertiert.
Bei einem Leitungsbruch der Kontrolltaktleitung L12 führt der Ausgang des NADN-Gatters
15 ständig L-Signal, das über das weitere NAND-Gatter 23 zum Sperren der NOR-Gatter
9 und 10 und damit der Verstärker 11 und 12 ausgegeben wird.
-
Die weiteren Uberwachungsschaltkreise U2, U3, U4 sind in gleicher
Weise aufgebaut, jedoch ist die Beschaltung dieser Eingänge und Ausgänge modifiziert,
wie in FIG 1 ersichtlich ist. Der obere Eingang der weiteren Überwachungsschaltkreise
U2, U3, U4 wird nicht mit dem
Ausgang Al des Taktgenerators, sondern
mit dem das Referenztaktsignal führenden Ausgang AM des Mehrheitsentscheiders V
beschaltet. Die beiden weiteren Eingänge der weiteren Uberwachungsschaltkreise U2,
U3, U4 werden jeweils mit einem der Kontrolltaktleitungspaare L21, L22 bzw. L31,
L32 bzw. L41, L42 verbunden.
-
Die Störungsmeldungsausgänge der weiteren Uherwachungsschaltkreise
werden jeweils mit einer Anzeige verbunden, beispielsweise wird der Störungsmeldungsausgang
des Uberwachungsschaltkreises U2 mit einer Anzeige S2 verbunden. Die Sperrsignalausgänge
der Uberwachungsschaltkreise U2, U3, U4 werden jeweils mit den Sperreingängen des
Mehrheitsentscheiders V für das betreffende Kontrolltaktleitungspaar verbunden.
Durch ein Sperrsignal eines Uberwachungsschaltkreises wird das entsprechende Kontrolltaktleitungspaar
beim Mehrheitsentscheid nicht mehr berücksichtigt.
-
In FIG 4 ist der Aufbau eines Überwachungsschaltkreises mit logischen
Schaltelementen dargestellt. Es ist jedoch insbesondere auch möglich, die logischen
Funktionen eines derartigen Uberwachungsschaltkreises mit Hilfe eines programmierbaren
Festwertspeichers (PROM) zu realisieren. Ein derartiger Uberwachungsschaltkreis
hesteht dann aus den beiden Zeitgliedern 21 und 22 und einen Festwertspeicher, dessen
Adresseingänge mit den Ausgängen der beiden Zeitstufen, den Kontrolltaktleitungen,
und dem Ausgang Al bzw. AM beschaltet sind.
-
Die Signale auf diesen Leitungen bilden die Adressierung des Festwertspeichers.
In Abhängigkeit von der jeweiligen, durch die Eingangssignale bestimmte Adresse
gibt der Festwertspeicher Rinärworte aus, die als Störungsmeldung und als Sperrsignale
für das betreffende Kontrolltaktleitungspaar interpretiert werden.
-
FIG 5 zeigt einen aus logischen Bauelementen aufgebauten Mehrheitsentscheider
V. Der Mehrheitsentscheider V realisiert die Forderung, daß bei einer geradzahligen
Anzahl von Signaleingängen das H-Signal bei "Stimmengleichheit" bevorzugt wird.
Der dargestellte Mehrheitsentscheider V soll ein H-Signal ausgeben, wenn auf vier
oder mehr als vier seiner Eingänge Ell, E12, E21, E22, E31, E32, E41, E42 ein H-Signal
ansteht. Ansonsten soll er ein L-Signal abgeben. Weiterhin soll der Mehrheitsentscheider
V Signale auf einem Eingangsleitungspaar beim Mehrheitsentscheid nicht berücksichtigen,
wenn am betreffenden Sperreingang ein Sperrsignal erscheint. Es sollen beispielsweise
die Signale auf den Eingängen E21 und E22 nicht mehr berücksichtigt werden, wenn
am zugehörigen Sperreingang K2 ein Sperrsignal ansteht.
-
Der Mehrheitsentscheider V enthält acht NOR-Gatter 24 bis 31 orbit
je 5 Eingängen. Die Eingänge der NOR-Gatter 24 bis 31 sind jeweils mit fünf der
Eingänge Ell bis E42 des Mehrheitsentscheiders verbunden, wobei die Eingangsbeschaltung
der NOR-Gatter 24 bis 31 mit den Eingängen des Mehrheitsentscheiders in zyklischer
Vertauschung vorgenommen ist. Die Ausgänge der NOR-Gatter 24 bis 31 sind mit den
Eingängen eines weiteren NOR-Gatters 32 verbunden, dessen Ausgang AM das Referenztaktsignal
führt. Der Ausgang All ist über ein Laufzeitglied 36 mit den Eingang E17 verbunden.
Durch ein entsprechendes Laufzeitglied 36 kann erreicht werden, daß die Signallaufzeit
zwischen dem Eingang E11 und dem Ausgang All die gleiche ist wie zwischen den weiteren
Eingängen, beispielsweise zwischen dem Eingang E42 und dem Ausgang AN.
-
Jeweils einem Eingangspaar des Mehrheitsentscheiders V ist eine aus
Gattern aufgebaute Schaltung zugeordnet, die den Zweck hat, daß bei einem Sperrsignal
eines Uberwachungsschaltkreises die Signale auf diesem Eingangsleitungspaar den
Mehrheitsentscheid nicht mehr beeinflussen. Für das Eingangsleitungspaar E21, E22
besteht diese Gatter-Schaltung aus einem UND-Gatter 33, einem ODER-Gatter 34 und
einem Invertierglied 35. Die Eingänge des ODER-Gatters 34 sind mit dem Eingang E22
und dem Sperrsignaleingang K2 verbunden. Die Eingänge des UND-Gatters 33 sind mit
dem Eingang E21 und mit dem Invertierglied 35 verbunden, daß seinerseits eingangsseitig
mit dem Sperreingang K2 beschaltet ist. Wenn auf dem Sperreingang K2 ein Signal
als Sperrsignal erscheint, so wird dieses auf den Ausgang des ODER-Gatters 34 durchgeschaltet,
sc daß am Ausgang des ODER-Gatters 34 ständig ein H-Signal ansteht. Das H-Sperrsignal
wird im Invertierglied 35 in ein Signal invertiert und sperrt das UND-(tLer ,-,.
Am Ausgang des UND-Gatters 33 erscheint somit stänsai(l ein l.-SigraS.
-
Unabhängig von den Signalen auf den Eingängen E21 und E22 wird somit
ein H-Signal und L-Signal in die eigentliche Mehrheitsentscheiderlogik eingespeist.
-
Allgemein kann ein derartiger Mehrheitsentscheider V für eine geradzahlige
Anzahl n von Eingängen aus ebensovielen NOR-Gattern aufgebaut werden, die jeweils
n/2-1 Eingänge aufweisen und deren Ausgänge über ein weiteres NOR-Gatter mit n-Eingängen
verknüpft werden.
-
Ein derartiger Mehrheitsentscheider kann aher auch mit; hilfe eines
programmierten Festwertspeichers realisiert werden, beispielsweise mit einem Read
Only Memor-z ROM,
einem Programmable Read Only Memory PROM oder
einem Programmable Logik Array PLA. Die Signale auf den Eingängen und die Sperrsignale
bilden hierbei die Adressen für den Festwertspeicher, der in Abhängigkeit von der
jeweils anliegenden Adressierung ein binäres Wort ausgibt, welches als Referenztaktsignal
bzw. als Variablentaktsignal auf die Eingänge des Phasenkomparators PC geschaltet
wird.
-
4 Patentansprüche 5 Figuren
Leerseite