DE2634897A1 - Anordnung zu einer elektronisch programmierbaren frequenzkorrektur - Google Patents
Anordnung zu einer elektronisch programmierbaren frequenzkorrekturInfo
- Publication number
- DE2634897A1 DE2634897A1 DE19762634897 DE2634897A DE2634897A1 DE 2634897 A1 DE2634897 A1 DE 2634897A1 DE 19762634897 DE19762634897 DE 19762634897 DE 2634897 A DE2634897 A DE 2634897A DE 2634897 A1 DE2634897 A1 DE 2634897A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- arrangement
- input
- input terminal
- signal gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000006172 buffering agent Substances 0.000 claims 1
- 239000013078 crystal Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/662—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by adding or suppressing pulses
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G3/00—Producing timing pulses
- G04G3/02—Circuits for deriving low frequency timing pulses from pulses of higher frequency
- G04G3/022—Circuits for deriving low frequency timing pulses from pulses of higher frequency the desired number of pulses per unit of time being obtained by adding to or substracting from a pulse train one or more pulses
Description
6 Frankfurt am Main 70
Schneckenhofstr. 27 - Tel. 617079
2. August 1976 Gzw/goe
ROCKWELL INTERNATIONAL CORPORATION
Anordnung zu einer elektronisch programmierbaren Frequenzkorrektur
'
Die Erfindung bezieht sich auf eine Anordnung zu einer elektronisch
programmierbaren Frequenzkorrektur gemäß dem Gattungsbegriff des Hauptanspruches.
Die Erfindung wendet sich im besonderen an eine elektronisch programmierbare
Anordnung zur Erequenzkorrektur unter Verwendung der Impulsauffüll-(Ergänzungs)-Technik (stuffing techniques) zur selektiven
Einstellung der Frequenz einer Eingangssignalquelle auf eine gewünschte Frequenz. Zur Erzeugung von EingangsSignalen
mit spezifischen Frequenzen, die Komponenten, die eine elektronische Uhr oder dergleichen bilden, betätigen, werden konventionelle
Kristalloszillatoren verwendet. Die Kristalle müssen häufig ein wenig abgestimmt werden, damit sie sehr genau die gewünschte
Quellenfrequenz abgeben. Bei einer dieser Abstimmtechniken ist der Kristall unterhalb einer Glasoberfläche angeordnet. Zur Abstimmung
des Kristalles wird ein Laserstrahl durch das Glas gerichtet. Diese Technik ist jedoch relativ teuer.
709S37/05B7
Bei einer anderen Abstimmtechnik wird ein kleiner Trimmkondensator
verwendet. Dieser Trimmkondensator ist jedoch so auch im
Beispiel einer elektronischen Uhr, im Hinblick auf die Kosten
und seine Größe unerwünscht.
Beispiel einer elektronischen Uhr, im Hinblick auf die Kosten
und seine Größe unerwünscht.
Es sind auch Kristalle bekannt, die sehr leicht abgestimmt werden können, jedoch mangelt es vielen dieser Kristalle an Stabilität,
d.h. die von ihnen erzeugten Frequenzen tendieren dazu, mit dem Alter des Kristalles, bei Stoßbeanspruchung, bei Temperaturänderungen
usw. sich zu verschieben.
Zur Korrektur der Oszillatorfrequenz auf eine gewünschte Frequenz sind auch mechanische Mittel üblich, die Schalter, Überbrückungen
oder Banddrähte aufweisen. Derartige Anordnungai nehmen jedoch ebenfalls
einen relativ großen Raum ein. Bei der Verwendung in Einrichtungen, bei denen der Raum kritisch ist, so z.B. im Fall
eines elektronischen Uhren-Moduls, sind daher die konventionellen mechanischen Mittel zum Einsfellen der Oszillatorfrequenz unerwünscht.
eines elektronischen Uhren-Moduls, sind daher die konventionellen mechanischen Mittel zum Einsfellen der Oszillatorfrequenz unerwünscht.
Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung zur Frequenzkorrektur
vorzugeben, die niederige Kosten und eine hohe
Stabilität aufweist, um so akkurat die Frequenz eines Oszillator-Eingangssignals auf eine gewünschte Frequenz einzustellen.
Stabilität aufweist, um so akkurat die Frequenz eines Oszillator-Eingangssignals auf eine gewünschte Frequenz einzustellen.
-/-709837/0567
Die Lösung dieser Aufgabe gelingt gemäß der Erfindung durch die kennzeichnenden Merkmale des Hauptanspruches.
Bei der erfindungsgemäßen Anordnung sind somit Überwachungseinrichtungen
vorgesehen, die die Frequenz des Eingangssignales testen und die bestimmen, wieviele Korrekturimpulse notwendig
sind, um die Frequenz der Eingangssignalquelle wie gewünscht einzustellen. Eine Speicherstufe, die in einer bevorzugten Ausführungsform aus Register-Flip-Flops bestehen kann, ist elektrisch programmiert,
derart, daß selektiv eine gewünschte Zahl von Korrekturimpulsen durch eine Impulsformerstufe geleitet werden. Die
Korrekturimpulse bilden ein Signal, das zurückgeführt ist und mit dem Eingangssignal torgesteuert ist. In einem bevorzugten Ausführungsbeispiel
der Erfindung wird die Zahl der Korrekturimpulse, die zurückgeführt werden und mit dem Eingangssignal torgesteuert
werden, in einer binär gewichteten Folge ausgewählt, indem selektiv
eine entsprechende Zahl von Register-Flip-Flops in einen geeigneten logischen Zustand gebracht werden, um die Logik, die die
Impuls formerstufe enthält, anzuschalten.
Weitere Merkmale, Vorteü und Anwendungsmöglichkeiten der Erfindung
ergeben sich anhand der Beschreibung von in der Zeichnung dargestellten Ausführungsbeispielen«
709837/05B7
Es zeigen:
Fig. 1 den wellenförmigen Verlauf eines Oszillator-Eingangssignals,
• ein Signal, das entsteht, indem man das Oszillator-Eingangssignal durch den Paktor 2 teilt, und das Rückführ-Korrektursignal
gemäß der vorliegenden Erfindung,
Fig. 2 die programmierbare Frequenz-Korrekturanordnung nach
der vorliegenden Erfindung,
Fig» 3 den Verlauf von Impulsfolgen innerhalb einer Hälfte des Korrektur-Zyklus, die selektiv addiert werden können,
um das vorliegende Rückführ-Korrektursignal zu bilden,
Fig. 4 ein Beispiel eines Speicherelementes, das Teil der programmierbaren
Speicherstufe der vorliegenden Frequenzkorrekturanordnung ist.
Die in Fig. 1 dargestellten Kurvenzüge beschreiben den Verlauf des Eingangs-Oszillatorsignals, das mit f. bezeichnet ist, den
Verlauf eines Signales, das erhalten wird, indem man das Eingangssignal durch den Faktor 2 teilt, und den Verlauf eines Rückführ-Korrektursignals,
das mit f~ bezcihnet ist. Das Oszillator-EIngangssignal
kann beispielweise durch eine übliche Kristalloszillator-Verstärkersignalquelle
vorgegeben werden und hat typischer-
709837/0587 ~Ί~
AO
weise eine Frequenz von 32,768 Hz. Dieses Eingangssignal P.
(Fig. 1) kann dazu verwendet werden, geeignete Komponenten einer elektronischen Uhrenanordnung oder dergleichen anzutreiben. Die
Mittel zum Weiterleiten des Rückführsignals ff. sind kraft der
vorliegenden Erfindung elektronisch programmiert, um so oft wie notwendig, einen Korrekturimpuls vorzugeben, und zwar innerhalb
eines jeden der η-Zyklen des Eingangs-Oszillatorsignals f. . Wie
später noch in größeren Einzelheiten erläutert wird, besteht das Rückführ-Korrektursignal ffb aus einer Anzahl von einstellenden
Impulsen, die selektiv aufaddiert und zu dem Oszillator-Eingangssignal hinzuaddiert werden derart, daß sehr genau ein resultierendes
Ausgangssignal (fQ) vorgegeben wird, das die gewünschte
Frequenz hat. Die Weiterleitung des Rückführ-Korrektursignals ffb wird kurzzeitig im Vergleich zu der Weiterleitung des
Oszillater-Eingangssignals f. durch große Zählmittel verzögert, damit verhindert wird, daß die Impulse des Rückführ-Korrektursignals
f b mit dem Oszillator-Eingangssignal f. überlappen.
Die Fig. 2 zeigt im Rahmen eines bevorzugten Ausführungsbeispiels der Erfindung eine Rückführanordnung 3o, die geringe Kosten und
eine hohe Stabilität aufweist, und die ein Ausgangssignal f erzeugt,
das eine Frequenz besitzt, die sehr genau auf eine gewünschte Frequenz eingestellt ist. Die vorliegende Anordnung verwendet
eine Technik, die als "Impulsergänzung" ("pulse stuffing")
709837/0587
AA
bekannt ist. Ganz allgemein kann man sagen, daß die Impulsergänzung
sich auf eine periodische Addition von Impulsen zu einer Impulsfolge bezieht, die an sich eine gleichförmige Wiederholfrequenz
hat. Bei der vorliegenden Technik wird die Frequenz des Oszillator-Eingangssignals f. anfänglich auf eine kleinere als
die gewünschte Frequenz eingestellt. Die Korrekturimpulse, die von dem Rückführsignal f„. bereitgestellt werden, werden selektiv
zu dem Oszillator-Eingangssignal f. hinzuaddiert, derart, daß effektiv die normale Arbeitsfrequenz des Oszillators auf die
gewünschte Frequenz eingestellt ist.
Entsprechend der vorliegenden Erfindung wird das Oszillator-Eingangssignal
f. an den Eingangsanschluß eines Eingangszählers 1 angeigt. Der Eingangszähler 1 teilt die Frequenz des Oszillator-Eingangssignals
f. um den Faktor 2. Das Ausgangssignal fin/2
des Zählers 1 und das Rückführ-Korrektursignal ff, werden an
erste und zweite Eingangsanschlüsse eines ODER-Gaters 2 mit zwei Eingängen angelegt. Ein Signal mit geeigneten logischen Pegeln,
z.B. binären Pegeln, wird von dem Ausgangaanschluß des ODER-Gatters
2 an einen Eingangs ans chluß einer Zählerstufe 1I angelegt.
Die Frequenz dieses Signals, das von dem Ausgangsanschluß des ODER-Gatters 2 an den Eingangsanschluß der Zähletstufe k abgelegt
ist, stellt die Summe der Frequenzen des Signals f»n/p und ^es
Rückführ-Korrektursignals ff. dar. In einer bevorzugten Ausfüh-
709837/0687 -/-
/12
rungsform besteht der Zähler 1J aus einer konventionellen großen
Teilerstufe, die ein Ausgangssignal mit einer Frequenz erzeugt, die sich aus dem Signal F^n/2 dividiert durch den Paktor 3o,72o
ableitet. Das Signal an dem Ausgangsanschluß des Zählers A hat
daher in der vorliegenden Ausführungsform eine Frequenz von ungefähr
o,5 Hz,
Der Ausgangsanschluß der Zählerstufe 2J ist mit dem Eingangsanschluß
einer anderen Zählerstufe 4o verbunden. Die Zählerstufe ko
besteht aus einer Vielzahl von bekannten Kipp-Flip-Flops 6 bis Io.
Die Ausgangsklemme des Zählers 4 ist mit dem Kipp-Eingangsanschluß
eines ersten Flip-Flops 6 verbunden. Jedes der Flip-Flops 6 bis stellt eine Zählerstufe 4o dar, in der eine Division durch 2
stattfindet. Die Größen der Zähler 1, 4 und ko sind entsprechend
ausgewählt derart, daß die Frequenz eines Ausgangssignals f in gewünschter Weise gewählt werden kann. In dem vorliegenden Ausführungsbeispiel
besitzt daher das Signal f an dem Ausgangsanschluß 45 der Zählerstufe 4o eine Frequenz von I/60 Hz und eine
Periode von 60 Sekunden.
Die einzelnen Kipp-Flip-Flops 6 bis Io sind elektrisch untereinander
in Reihe zu einer Kette verschaltet, derart, daß sie nacheinander kippen, wenn der logische Pegel des Signals, das von
dem Ausgangsanschluß des Zählers 4 an den Eingangsanschluß
709837/05B7 -/".
des Zählers 4o gelegt wird, auf den relativen Zustand "niedrig1,·
d.h. falsch, geht. Bei irgendeinem Taktimpuls geht der logische Pegel von nur einem der Kipp-Flip-Flops 6 bis Io nach relativ
"hoch", d.h.wahr. Im Hinblick auf die Eigenschaft der Flip-Flops,
das Eingangssignal durch 2 zu dividieren, kippt jedes Flip-Flop im Verhältnis zu einem anderen mit einem binären Betrag, d.h.,
das Taktsignal, das vom Ausgangsanschluß 5 des Zählers 4 zugeführt
wird, veranlaßt das Flip-Flop 6 mit der doppelten Geschwindigkeit des Flip-Flop 7 zu kippen, mit dem vierfachen der Geschwindigkeit
des Flip-Flops 8 usw. Die Ausgangsanschlüsse jedes der Flip-Flops 6 bis Io sind mit entsprechenden Eingangsanschlüssen
einer Pufferstufe 5o und einer Impulsformerstufe 7o verbunden.
40
Die die Zählerstufe bildenden Flip-Flops 6 bis Io geben ausgangsseitig Impulsfolgen mit geeigneten logischen Pegeln an die entsprechenden Eingangsanschlüsse der Pufferstufe 5o und der Impulsformerstufe 7o ab, und zwar jeweils mit einer Impuls folgefrequenz, mit der die entsprechenden Flip-Flops 6 bis Io kippen.
Die die Zählerstufe bildenden Flip-Flops 6 bis Io geben ausgangsseitig Impulsfolgen mit geeigneten logischen Pegeln an die entsprechenden Eingangsanschlüsse der Pufferstufe 5o und der Impulsformerstufe 7o ab, und zwar jeweils mit einer Impuls folgefrequenz, mit der die entsprechenden Flip-Flops 6 bis Io kippen.
In einer bevorzugten Ausführungsform besteht die Pufferstufe
aus einer Vielzahl von bekannten D-Flip-Flops 11 bis 15. Die Pufferstufe 5o ist elektrisch zwischen die Ausgangsanschlüsse der
Zählerstufe 4o und die Eingangsanschlüsse der Impulsformer-Steuer stufe 7o der vorliegenden Rückführanordnung 3o geschaltet.
Jedes der D-Flip-Flops weist einen Takteingangsanschluß auf,
-/-709837/06*7
wobei die einzelnen Anschlüsse untereinander verbunden sind und das Oszillator-Eingangssignal f. empfangen. Eine binäre Information
wird an den Daten-Anschlüssen der Flip-Flops 11 bis 15 von den entsprechenden Ausgangsanschlüssen der Flip-Flops 6 bis
Io dann empfangen, wenn der logische Pegel des Oszillator-Eingangssignals
f. den Wert "hoch" annimmt. Die Information, die in der Zählerstufe 4o und in jedem der Flip-Flops 6 bis Io enthalte!
ist, wird dadurch durch die Pufferstufe 5o in die Flip-Flops 11 bis 15 vervielfältfgt, Die Pufferstufe 5o ist so ausgebildet,
daß sie die Zufuhr von einzelnen Impulsen, die das Rückführ-Kor**
rektursignal f», bilden, beenden kann, wobei die Führungskanten
(leading edges) der Impulse abhängig sind von der Zeit, die ein Signal benötigt, um die große Zählerstufe 4 zu durchlaufen. Die
Pufferstufe 5o hat daher die Funktion zu trennen und ein überlappen
der Impulse, die das Oszillatoreingangssignal f. bilden, mit dem Rückführ-Korrektursignal ff. zu verhindern.
Jedes D-Flip-Flop 11 bis 15 der Pufferstufe 5o ist mit seinem ausgangsseitigen Anschluß mit einem entsprechenden Eingangsanschluß
der Impulsformer-Steuerstufe 7o verbunden. Diese Impulsformer-Steuerstufe 7o besteht in einer bevorzugten Ausführungsform aus einer Vielzahl von UND-Gattern l6 bis 2o und einem
ODER-Gatter 26 mit fünf Eingängen. Es ist jedoch verständlich, daß diese die Pulsformerstufe 7o bildende Logik nur beispiels-
709837/05B7 -/-
weise ist. Irgendwelche anderen geeigneten logischen Realisierungen
oder Übertragungsgatter-Anordnungen können anstelle des erwähnten Beispiels verwendet werden.Jedes die logische Steuerstufe
7o bildende UND-Gatter 16 bis 2o weist drei Eingangsanschlüsse auf. Der erste Eingangsanschluß der UND-Gatter l6 bis 2o ist
mit dem entsprechenden Ausgangsanschluß der die Pufferötufe 5o
bildenden D-Flip-Flops 11 bis 15 verbunden. Der zweite Eingangsanschluß
der UND-Gatter 16 bis 2o ist jeweils mit dem entsprechenden Ausgangsanschluß der die Zählerstufe 1Io bildenden Kipp-Flip-Flops
6 bis Io verbunden. Der dritte Anschluß der UND-Gatter 16
bis 2o ist jeweils mit dem entsprechenden Ausgangsanschluß einer Einrichtung verbunden, die eine programmierbare Speicherstufe
6o bildet. Der Ausgangsanschluß jedes der UND-Gatter 16 bis 2o ist mit einem Eingangsanschluß der ODER-Gatter 26 verbunden.
Der Ausgangsanschluß des ODER-Gatters 26 ist über den Rückführpfad 28 mit einem Eingangsanschluß des ODER-Gatters 2 verbunden.
Es versteht sich für den Fachmann, daß das ODER-Gatter 2 weggelassen
werden kann und daß anstelle des ODER-Gatters 26 mit fünf Eingängen ein ODER-Gatter 27 mit sechs Eingängen vorgesehen
werden kann. Der Ausgangsanschluß des EingangsZählers 1 ist dabei
mit einem Eingangsanschluß des ODER-Gatters 27 verbunden. Der Ausgangsanschluß des ODER-Gatters 27 ist über den Rückführpfad
709837/0587
2634397
f ». mit dem Eingangsanschluß des großen Zählers 4 verbunden,
so wie es in der Ausführungsform nach Fig. 2a dargestellt ist.
Die die Impulsformer-Steuerstufe 7o bildende Logik ist selektiv
durch eine programmierbare Speicherstufe 6o anschaltbar. Die programmierbare Speicherstufe 6o besteht aus elektrischen Speicherelementen,
beispielsweise aus konventionellen CMOS-Speicher-Elip-Plops
21 bis 25. Die Flip-Flops 21 bis 25 sind so ausgebildet, daß sie selektiv in einem gewünschten binären Zustand geschaltet
werden können, in dem man sie kurzzeitig an eine geeignete Spannungsversorgung, d.h. an einen logischen Pegel entsprechend
dem Zustand binär "1", oder an Masse, d.h. an einen logischen Pegel entsprechend dem Zustand binär "O" anlegt, so wie es später
in Bezug auf die Fig. 4 noch in größeren Einzelheiten erläutert werden soll. Jedes Flip-Flop 21 bis 25 der programmierbaren Speicherstufe
6o bleibt in seinem binären Zustand, bis die Spannungsversorgung von dem Chip weggenommen wird. Es ist verständlich,
daß die die Speicherstufe 6o bildenden Speicher-Flip-Flops 21 bis 25 auch durch andere geeignete Mittel ersetzt werden können.
Beispielsweise können die dritten Eingangsanschlüsse der UND-Gatter 16 bis 2o mittels eines Drahtes direkt mit einer Bezugspotentialquelle
verbunden werden, die representativ den passenden logischen Pegel-Signalen gleicht.
709837/05B7
Es soll nun de Arbeitswelse der erflndungsgemäßen Anordnung
näher beschrieben werden. Wie bereits früher erwähnt, pflanzt sich das Eingangssignal f. mit einer Frequenz fort, die kleiner
ist als die letztlich gewünschte. Es sind Überwachungsmittel (nicht dargestellt) vorgesehen, die die Frequenz des Eingangs-Oszillatorsignals
f. überprüfen und bestimmen, wie viele Korrekturimpulse
notwendig sind, um die gewünschte Ausgangs frequenz i
zu erhalten. Die Zahl der Korrekturimpulse, die an die Eingangsanschlüsse der die Impulsformer-Steuerstufe 7o bildenden UND-Gatter
l6 bis 2o anzulegen ist, ist eine Funktion der Frequenz des Eingangs-Oszillatorsignals f. . Im Hinblick auf die"Divisiondurch
2ll-Natur der Flip-Flops 6 bis Io wird die mittlere Zahl von
Impulsen, die die einzelnen Impulsfolgen der vorliegenden Erfindung, die das Rückführ-Korrektursignal ffb bilden, von den Flip-Flops
6 bis Io an die entsprechenden UND-Gatter lö bis 2o in
einer geeigneten binär gewichteten Folge abgegeben. Es ist jedoch nicht notwendig, daß die Folge binär gewichtet ist.
Wenn die erforderliche Zahl von Korrekturimpulsen bestimmt ist, dann werden die (binär) gewichteten Zahlen so ausgewählt, daß sie,
wenn sie zusammenaddiert werden, der gewünschten Zahl von Korrekturimpulsen am nächsten kommen. Jedes der Speicher-Flip-Flops
21 bis 25 wird anfänglich auf den Pegel "niedrig" gebracht. Die Speicher-Flip-Flops 21 bis 25, die den ausgewählten binären
-/-709837/05B7
Zahlen entsprechen (abhängig von der entsprechenden Frequenz mit der die Flip-Flops 6 bis Io kippen) werden auf den logischen Pegel
"hoch" gebracht. Wie bekannt, muß, um eines der UND-Gatter 16 bis 2o, die die Impulsformerstufe 7o bilden, anzuschalten, ein Signal
mit dem Pegel "hoch", d.h. einer Spannung entsprechend einer binären "1" an jeden Eingangsanschluß angelegt werden. Wenn irgendeiner
der Eingangsanschlüsse der UND-Gatter 16 bis 2o ein Signal mit einem Pegel entsprechend dem Zustand "niedrig", d.h. einer
Spannung entsprechend dem Zustand binär "O" erhält, dann ist das Gatter nicht mehr durchlässig. Die Ausgangsanschlüsse der Speicher-Flip-Flops
21 bis 25 sind mit entsprechenden Eingangsanschlüssen der UND-Gatter l6 bis 2o verbunden. Die nicht ausgebildeten
Speicher-Flip-Flops 21 bis 25, die in dem Zustand "niedrig" vertfleiben, schalten die entsprechenden mit ihnen verbundenen
UND-Gatter 16 bis 2o ab und bringen somit die Ausgangssignale dieser UND-Gatter 16 bis 2o auf einen Pegel, der dem Zustand
binär "O" entspricht. Indem man die ausgewählten der Flip-Flops 21 bis 25 in den Zustand binär "1" bringt, können von den Flip-Flops
6 bis 10 innerhalb des Wahlbereiches irgendeine gewünschte Zahl von Korrekturimpulsen an die Eingangsklemmen der entsprechenden,
mit ihnen verbundenen UND-Gatter 16 bis 2o abgegeben werden.
Während des Zeitintervalles, in dem sich der binäre Zustand der Kipp-Flip-Flops 6 bis Io nach dem Pegel "hoch" ändert, jedoch
709837/0587 -/-
-VS-
bevor die D-Flip-Flops 11 bis 15 eine an sie angelegte Information
vervielfältigen, ist der logische Pegel der Ausgangssignale der Flip-Flops 11 bis 15 im Zustand "hoch", wenn während des
vorausgehenden Taktzyklus der binäre Zustand der entsprechenden, mit ihnen verbundenen Flip-Flops 6 bis Io im Zustand "niedrig"
gewesen ist. Die Ausgangssignale der Flip-Flops 11 bis 15 werden an entsprechende erste Eingangsanschlüsse der UND-Gatter l6 bis
2o angelegt. Die Kipp-Flip-Flops 6 bis Io kippen mit unterschiedlichen Frequenzen im Verhältnis zueinander und geben an entsprechende zweite Eingangsanschlüsse der UND-Gatter 16 bis 2o Korrektur-Impulsfolgen, bestehend aus einer gewichteten Zahl von Impulsen, ab. Daher wird jedes der UND-Gatter 16 bis 2o angeschaltet, abhängig davon, welche der Speicher-Flip-Flops 21 bis 25 programmiert sind, um selektiv ein Signal mit dem Zustand "hoch" an die entsprechenden dritten Eingänge der UND-Gatter l6 bis 2o anzulegen .
vorausgehenden Taktzyklus der binäre Zustand der entsprechenden, mit ihnen verbundenen Flip-Flops 6 bis Io im Zustand "niedrig"
gewesen ist. Die Ausgangssignale der Flip-Flops 11 bis 15 werden an entsprechende erste Eingangsanschlüsse der UND-Gatter l6 bis
2o angelegt. Die Kipp-Flip-Flops 6 bis Io kippen mit unterschiedlichen Frequenzen im Verhältnis zueinander und geben an entsprechende zweite Eingangsanschlüsse der UND-Gatter 16 bis 2o Korrektur-Impulsfolgen, bestehend aus einer gewichteten Zahl von Impulsen, ab. Daher wird jedes der UND-Gatter 16 bis 2o angeschaltet, abhängig davon, welche der Speicher-Flip-Flops 21 bis 25 programmiert sind, um selektiv ein Signal mit dem Zustand "hoch" an die entsprechenden dritten Eingänge der UND-Gatter l6 bis 2o anzulegen .
In der Zeit, in der die Flip-Flops 11 bis 15 die binäre Information,
die ihnen von den Ausgangsanschlüssen der Flip-Flops 6 bis Io zugeführt wird, vervielfältigt, ändern sich die Signalpegel
der Ausgangssignale der Flip-Flops 11 bis 15 auf den Zustand
"niedrig1.1 Als Folge davon werden UND-Gatter 16 bis 2o abgeschaltet. Konsequenterweise werden die Signale an den Ausgangsanschlüssen von UND-Gattern 16 bis 2o auf den Wert "niedrig" festgelegt. Dies beendet die Aussendung von das Rückführ-Korrektursignal
der Ausgangssignale der Flip-Flops 11 bis 15 auf den Zustand
"niedrig1.1 Als Folge davon werden UND-Gatter 16 bis 2o abgeschaltet. Konsequenterweise werden die Signale an den Ausgangsanschlüssen von UND-Gattern 16 bis 2o auf den Wert "niedrig" festgelegt. Dies beendet die Aussendung von das Rückführ-Korrektursignal
709837/0587
'j.— I -
bildenden Impulsen.Es ist anzumerken, daß die Breite der einzelnen
das Rückführ-Korrektursignal f„ bildenden einzelnen Impulse
bestimmt wird durch die Zeit,in der die Flip-Flops 6 bis Io einem
Wechsel im binären Zustand ausgesetzt sind, und die die Flip-Flops 11 bis 15 benötigen, um eine binäre Information, die von
den Ausgangsanschlüssen der Flip-Flops 6 bis Io an sie angelegt werden, zu vervielfältigen.
Die Fig. 3 zeigt die zeitlichen Verläufe f.. go der Korrekturimpulsfolgen
während eines halben Korrekturzyklus, wie sie an den entsprechenden Ausgangsanschlüssen der UND-Gatter 16 bis 2o
für den Fall, daß alle UND-Gatter 16 bis 2o angeschaltet sind, auftreten. Es ist verständlich, wie bereits oben erwähnt, daß,
indem man irgendeines der Flip-Flops 21 bis 25 auf dem Pegel "niedrig" hält, das entsprechende damit verbundene UND-Gatter
l6 bis 2o abgeschaltet ist. Die Kurvenform des Ausgangssignals von den entsprechenden UND-Gattern 16 bis 2o liegt andernfalls
auf dem Signalszustand "niedrig".
Wie bereits oben erwähnt, sind die Ausgangsanschlüsse der UND-Gatter
l6 bis 2o mit entsprechenden Eingangsanschlüssen eines ODER-Gatters 26, das fünf Eingänge aufweist, verbunden. Die Korrekturimpulse,
die von den UND-Gattern 16 bis 2o geliefert werden, werden logisch durch das ODER-Gatter torgesteuert und korn-
709837/0587 -'"
blniert, um so das resultierende Rückführ-Korrektursignal f„.
zu bilden, von dem ein Beispiel in Fig. 3 dargestellt ist. Es
ist anzumerken, daß Im Hinblick auf die entsprechenden Frequenzen,
mit der die Flip-Flops 11 bis 15 kippen, jeder der die Signalverläufe der Signale £*co bildenden Impulse, die mittels
des ODER-Gatters 26 torgesteuert werden, nicht überlappen, sondern separat im Verhältnis untereinander weitergeleitet werden.
Das Rückführ-Korrektursignal ff. wird über den Rückführpfad 28
an einen Eingangsanschluß des ODER-Gatters 2 angelegt. Dieses Rückführ-Korrektursignal f«. wird mittels des ODER-Gatters 2
torgesteuert, bzw. mit dem Eingangssignal f. ,- aufaddiert, um
so die Frequenz der Signalquelle zu korrigieren und um nachfolgend ein Ausgangssignal f zu erzeugen, dessen mittlere Frequenz
genau auf die gewünschte Frequenz eingestellt ist.
Die Fig. 4 zeigt einen üblichen Schaltkreis zur Realisierung
der Speicher-Flip-Flops 21 bis 25, die den programmierbaren Speicher 6o der Fig. 2 bilden. Es ist verständlich, daß der
Schaltkreis nach Fig. 4 nur einen beispielhaften Charakter hat. Es können auch andere Speicherelemente, insbesondere die bekannten
Speicherelemente, verwendet werden. Das vorliegende Speicherelement nach Fig. k9 dessen Arbeitsweise an sich., allseits
bekannt ist, besteht aus einem Paar von kreuzverkoppelten
709837/0587
Inverterstufen 38 und Ho. Jede Inverterstufe weist einen ersten
p-Kanalfeldeffekttransistor Q1 und Q, und einen zweiten n-Kanalfeldeffekttransistor
Q2 und Q21 auf.
Typischerweise aind der Oszillator (nicht dargestellt), die Zählerstufen
I1 h und ho und die programmierbare Speicherstufe 60
alle auf einem einzigen LSI-Chip untergebracht. Die Speicherstufe 60 wird auf dem Chip dadurch programmiert, indem man sie kurzzeitig
auf einem Übergangspfad 34, der bei geeigneten Abmessungen
sich auf dem LSI-Chip befinden kann, mit einem Bezugspotential, das dem Zustand binär "1" oder binär "0" entspricht, verbindet,
z.B. mittels einer Abtastspitze oder eines Grades. Im einzelnen kann man, indem man eine Spannungsversorgungs-Quelle -V oder eine
Bezugspotential-Quelle, beispielsweise Masse, mit einem Pfad 3^
verbindet, irgendeines der Flip-Flops 21 bis 25 selektiv in einen gewünschten logischen Zustand bringen. Leistung wird nur während
des Momentes des Überganges des Flip-Flops verbraucht. Wird
die Chip-Leistung vorübergehend weggenommen, dann muß die Speicherstufe erneut programmiert werden.
Die Frequenz des Ausgangssignals f (am besten in Fig. 2 dargestellt)
weist einige augenscheinliche Fehler auf. Mittels der vorliegenden Rückführ-Korrekturanordnung 30 wird der Fehler über
die Periode eines Korrekturzyklus zu einer kleinen Zahl normali-
'' . 709837/0587 ~f~
-VT-
2.3
siert. Zwischen der abfallenden und der ansteigenden Flanke des Eingangs-Taktsignals f. ,~ und der ansteigenden und der abfallenden
Flanke des Rück führ-Korrek tür signals f... muß eine
adäquate Zeitdauer zur Verfügung stehen, damit es der großen
Zählerstufe 4 möglich ist, auf jeden binären "1"- und "O"-Zustand anzusprechen, wenn das Taktsignal *\ /ο un(* ^as Rückführ-Steuersignal ff, beide von dem ODER-Gatter 2 torgesteuert werden.
adäquate Zeitdauer zur Verfügung stehen, damit es der großen
Zählerstufe 4 möglich ist, auf jeden binären "1"- und "O"-Zustand anzusprechen, wenn das Taktsignal *\ /ο un(* ^as Rückführ-Steuersignal ff, beide von dem ODER-Gatter 2 torgesteuert werden.
Gegenüber den dargestellten Ausführungsbeispielen sind verständlicherweise
zahlreiche Änderungen möglich, ohne daß damit das Wesen der Erfindung verlassen wird. Es sind im Beispiel die Flip-Flops
6 bis Io als Kipp(toggle)-Flip-Flops und die Flip-Flops
11 bis 15 als D-Flip-Flops aufgebaut, so ist es doch verständlich, daß auch andere geeignete Flip-Flops, beispielsweise R-S, J-K
oder dergleichen, verwendet werden können.
Zusammenfassend dargestellt, bezieht sich somit die Erfindung auf eine elektronisch programmierbare Frequenzkorrektur-Anordnung.
Die Frequenz eines .Quellen-Eingangssignals wird mit einer gewünschten
Frequenz verglichen. Zur Anwendung kommen Impulsergänzungstechniken, bei denen eine Zahl von Impulsen, die das
Frequenz-Korrektursignal darstellen, selektiv zu dem Eingangssignal hinzuaddiert werden,, um so sehr genau die Quellenfrequenz
auf die gewünschte Frequenz einzustellen.
709837/0587
Claims (1)
- Patentansprüche(Ij) Anordnung zur Frequenzkorrektur, bestehend aus:ersten Signalgatter-Anordnungen mit Eingangs- und Ausgangs-Anschlußmitteln, Taktanschlußmittel zum Empfang eines Eingangs-Takt signals, wobei diese Taktanchlußmittel mit den Eingangsanschlußmitteln der ersten Signalgatter-Anordnung verbunden sind, aus Rückführmitteln, die derartig verschaltet sind, daß sie ein Rückführsignal von den Ausgangsanschlußmitteln an die Eingangsanschlußmittel der ersten Signalgatter-Anordnung anlegen, wobei die ersten Signalgattermittel das Rückführsignal mit dem Eingangstaktsignal torsteuern, wobei die Rückführmittel.eine zweite Signalgatteranordnung mit Eingangs- und Ausgangsanschlußmitteln aufweisen, wobei die Ausgangsanschlußmittel der zweiten Signalgatteranordnung so verschaltet sind, daß sie das Rückführsignal an die Eingangsanschlußmittel der ersten Signalgatteranordnung anlegen und bestehend aus Zählermitteln,die zwischen die Ausgangsanschlußmittel der ersten Signalgatteranordnung und die Eingangsans'chlußmittel der zweiten Signalgatteranordnung geschaltet sind, wobei diese Zählermittel die Frequenz des Rückführsignals durch einen vorbestimmten Betrag dividieren, und schließlich909837/0587bestehend aus Mitteln, die selektiv eine Quelle von Anschaltsignalen an die Eingangsanschlußmittel der zweiten Signalgatteranordnung anlegen, um dadurch die zweite Signalgatter-Anordnung zu aktivieren.2. Anordnung nach Anspruch !,dadurch gekennzeichnet, daß die Zählermittel aus einer Vielzahlvon Frequenzteilerstufen bestehen, die untereinander zu einem Reihenschaltkreis verbunden sind und an die Ausgangsanschluß-, mittel der ersten Signalgatteranordnung angeschlossen sind, derart, daß sie sukzessiv die Frequenz des Rückführsignals teilen»3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß jede Frequenzteilerstufe eine bistabile Einrichtung ist, wobei jede bistabile Einrichtung einen Ausgangsanschluß aufweist, der mit einem entsprechenden Eingangsanschluß der Eingangsanschlußmittel der zweiten Signalgatteranordnung verbunden ist.4. Anordnung nach Anspruch 3,dadurch gekennzeichnet-, daß jede bistabile Einrichtung ein Flip-Blop ist und die Zählermittel in einer binären Folge zählen.705337/05875. Anordnung nach Anspruch 1,dadurch gekennzeichnet, daß die Rückführmittel weiterhin Verzögerungsmittel für das Rückführsignal aufweisen, die zwischen die Ausgangsanschlußmittel der ersten Signalgatteranordnung und die Zählermittel geschaltet sind.6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Rückführsignal-Verzögerungsmittel aus zweiten Zählermitteln bestehen, die die Frequenz des Rückführsignals durch einen vorbestimmten Betrag teilen.7· Anordnung nach Anspruch 1, da durch gekennzeichnet, daß die Mittel zum selektiven Verbinden einer Quelle von Anschaltsignalen aus einer Vielzahl von bistabilen Einrichtungen besteht, wobei jede der bistabilen Einrichtungen einen Eingangsanschluß aufweist, der mit der Quelle der Anschaltsignale verbunden ist, und deren Ausgangsanschlüsse mit einem entsprechenden Eingangsanschluß der Eingangsanschlußmittel der zweiten Signalgatteranordnung verbunden ist.8« Anordnung nach Anspruch !,gekennzeichnet durch zusätzliche Puffermittel, die aus einer Vielzahl von bistabilen Einrichtungen bestehen, deren Eingangsanschluß-709837/0587 "'~mittel mit den Taktanschlußmitteln und den Zählermitteln verbunden sind und deren Ausgangsanschlußmittel mit einem entsprechenden Eingangsanschluß der Eingangsanschlußmittel der zweitenSignalgatteranordnung verbunden sind.Anordnung zur Freauenzkorrektur, bestehend aus: Eingangsanschlußmitteln zum Empfang eines Taktsignals, Rückführmitteta.zum Vorsehen eines Signals, das mit dem Taktsignal torgesteuert wird, wobei diese Rückfiihrmittel aufweisen: Signalgatter-Anordnungen mit Eingangs- und Ausgangs-Anschlußmitteln, wobei die Takteingangs-Anschlußmittel mit den Eingangs-Anschlußmitteln der Signalgatteranordnung verbunden sind,Zählermitteln,die zwischen die Ausgangs- und Eingangsanschlußmittel der Signalgatteranordnung geschaltet sind, und Torsteuermitte Hn, die selektiv zwischen eine Quelle von Anschaltsignalen und die Signalgatteranordnung geschaltet sind, um die Signalgatteranordnung leitend zu steuern.10. Anordnung nach Anspruch 9,dadurch gekennzeichnet, daß die Signalanordnung eine Vielzahl von logischen Gattern aufweist, die jeweils eine Vielzahl von Eingangsanschlüssen und einen Ausgangsanschluß aufweisen.709837/05B711. Anordnung nach Anspruch lo, dadurch gekennzeichnet, daß die Zählermittel aus einer Vielzahl von in Reihe geschalteten Signalteilerstufen bestehen, die sukzessiv die Frequenz des Taktsignals in eine Vielzahl von Taktsignalen teilen, wobei der Ausgangsanschluß jedes der Teilerstufen mit einem entsprechenden ersten Eingangsanschluß jedes logischen Gatters der Signalanordnung verbunden ist, um so sukzessiv die geteilten Taktsignale an die entsprechenden ersten Eingangsanschlüsse der Gatter zu legen.12. Anordnung nach Anspruch 11,dadurch gekennzeichnet, daß die Gattersteuermittel aus einer Vielzahl von Schaltermitteln bestehen, wobei ein Ausgangsanschluß jedes der Schaltermittel selektiv mit einem entsprechenden zweiten Eingangsanschluß jedes der logischen Gatter der Signalgatteranordnung verbunden ist, um so die entsprechenden logischen Gatter leitend zu steuern.709837/05B7
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/628,294 US4011516A (en) | 1975-11-03 | 1975-11-03 | Frequency correction arrangement |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2634897A1 true DE2634897A1 (de) | 1977-09-15 |
Family
ID=24518284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19762634897 Pending DE2634897A1 (de) | 1975-11-03 | 1976-08-03 | Anordnung zu einer elektronisch programmierbaren frequenzkorrektur |
Country Status (4)
Country | Link |
---|---|
US (1) | US4011516A (de) |
JP (1) | JPS5257762A (de) |
CA (1) | CA1062343A (de) |
DE (1) | DE2634897A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2928446A1 (de) * | 1978-07-14 | 1980-01-24 | Fujitsu Ltd | Zeitsteuerphasen-wiederherstellungsschaltung |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4199726A (en) * | 1977-09-23 | 1980-04-22 | Bukosky Allen A | Digitally tunable integrated circuit pulse generator and tuning system |
US4185247A (en) * | 1978-01-03 | 1980-01-22 | The United States Of America As Represented By The Secretary Of The Air Force | Means for reducing spurious frequencies in a direct frequency synthesizer |
US4203029A (en) * | 1978-03-06 | 1980-05-13 | Artek Systems Corporation | Automatic object counter |
US4410954A (en) * | 1980-10-08 | 1983-10-18 | Rockwell International Corporation | Digital frequency synthesizer with random jittering for reducing discrete spectral spurs |
JPS60104998A (ja) * | 1983-11-14 | 1985-06-10 | 日本電気株式会社 | 楽音合成回路 |
US4641325A (en) * | 1985-02-04 | 1987-02-03 | General Electric Company | Receiver for phase shift modulated carrier signals |
US4707797A (en) * | 1985-03-20 | 1987-11-17 | Advanced Nmr Systems, Inc. | Function generator for NMR system |
US4675612A (en) * | 1985-06-21 | 1987-06-23 | Advanced Micro Devices, Inc. | Apparatus for synchronization of a first signal with a second signal |
US4940950A (en) * | 1988-08-12 | 1990-07-10 | Tel-Instrument Electronics Corporation | Frequency synthesis method and apparatus using approximation to provide closely spaced discrete frequencies over a wide range with rapid acquisition |
US5208838A (en) * | 1990-03-30 | 1993-05-04 | National Semiconductor Corporation | Clock signal multiplier |
US5063578A (en) * | 1990-09-24 | 1991-11-05 | At&T Bell Laboratories | Digital logic circuits for frequency multiplication |
US5713674A (en) * | 1994-10-06 | 1998-02-03 | Pfu Limited | Paper feed method and apparatus for a printer |
US6078209A (en) * | 1998-07-13 | 2000-06-20 | Xilinx, Inc. | System and method for controlled performance degradation in electronic circuits |
FR2851094B1 (fr) * | 2003-02-07 | 2005-04-15 | Thales Sa | Diviseur de frequence a structure entonnoir |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3258696A (en) * | 1962-10-01 | 1966-06-28 | Multiple bistable element shift register | |
FR1448920A (fr) * | 1965-06-28 | 1966-08-12 | Csf | Compteurs d'impulsions |
JPS5034181B1 (de) * | 1969-12-13 | 1975-11-06 | ||
US3614632A (en) * | 1970-10-14 | 1971-10-19 | Lawrence M Lelbowitz | Digital pulse width generator |
US3671871A (en) * | 1970-12-14 | 1972-06-20 | Northrop Corp | Signal frequency synthesizer |
US3824379A (en) * | 1971-12-30 | 1974-07-16 | Nippon Gakki Siezo Kk | Variable frequency dividing circuit |
US3928812A (en) * | 1973-11-23 | 1975-12-23 | Xerox Corp | Programmable bit clock oscillator for controlling the processing of binary digits |
-
1975
- 1975-11-03 US US05/628,294 patent/US4011516A/en not_active Expired - Lifetime
-
1976
- 1976-05-26 CA CA253,402A patent/CA1062343A/en not_active Expired
- 1976-08-03 DE DE19762634897 patent/DE2634897A1/de active Pending
- 1976-10-18 JP JP51125420A patent/JPS5257762A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2928446A1 (de) * | 1978-07-14 | 1980-01-24 | Fujitsu Ltd | Zeitsteuerphasen-wiederherstellungsschaltung |
Also Published As
Publication number | Publication date |
---|---|
CA1062343A (en) | 1979-09-11 |
US4011516A (en) | 1977-03-08 |
JPS5257762A (en) | 1977-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2634897A1 (de) | Anordnung zu einer elektronisch programmierbaren frequenzkorrektur | |
DE2658753A1 (de) | Dekodierschaltung zur abfrage binaerer schaltzustaende | |
DE2447991C3 (de) | Elektronische Schaltung, die Speiseimpulse an einen elektrischen Motor eines Zeitmeßgerätes liefert | |
DE2554192A1 (de) | Stelleinrichtung fuer elektronische uhren | |
DE2633471C2 (de) | Einstellbare Schaltungsanordnung für eine elektronische Uhr | |
EP0303916A2 (de) | Taktstromversorgung | |
EP0042961B1 (de) | Verfahren und Anordnung zur Erzeugung von Impulsen vorgegebener Zeitrelation innerhalb vorgegebener Impulsintervalle mit hoher zeitlicher Auflösung | |
DE3018509A1 (de) | Schieberegister mit latch-schaltung | |
DE2657025C3 (de) | Elektronische Uhr | |
DE2165758A1 (de) | Schaltungsanordnung zur Einstellung der Frequenzteilerschaltung einer elektronischen Uhr | |
DE2758012C3 (de) | Schaltungsanordnung zur Erzeugung einer binärcodierten Impulsfolge | |
DE3717292C2 (de) | ||
DE2137566B2 (de) | Elektrisch gesteuerte uhr | |
DE2828822C2 (de) | Digitale Halbleiterschaltung | |
DE1292183B (de) | Schaltungsanordnung zur Phasenkorrektur von von einem Taktgeber abgegebenen Signalen durch impulsfoermige Steuersignale | |
DE2251332A1 (de) | Schaltsteueranordnung | |
DE2427603A1 (de) | Schaltungsanordnung zum nachbilden der wellenform von telegrafieschrittimpulsen mit digitalen mitteln | |
DE1512368A1 (de) | Schaltanordnung fuer den Empfang und zur Umwandlung von Signalen | |
DE2153108B2 (de) | Anordnung zur Eingabe von Daten | |
DE2627830C2 (de) | System zur Verzögerung eines Signals | |
DE10237120B3 (de) | Phasendetektor | |
DE60222371T2 (de) | Pulsgeneratorschaltung und entsprechendes mikroelektronisches Bauelement | |
DE2057800A1 (de) | Kippschaltung fuer gestoerte Eingangssignale | |
EP0762650B1 (de) | Schaltungsanordnung zum Erzeugen eines binären Ausgangssignals | |
DE3020278A1 (de) | Elektronische analoguhr |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OHJ | Non-payment of the annual fee |