DE2928446A1

DE2928446A1 - Zeitsteuerphasen-wiederherstellungsschaltung

Info

Publication number: DE2928446A1
Application number: DE19792928446
Authority: DE
Inventors: Fumio Amano; Yoshikazu Itoh; Kazuo Murano; Shigeyuki Unagami
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1978-07-14
Filing date: 1979-07-13
Publication date: 1980-01-24
Also published as: NL180063B; US4312075A; AU525576B2; CA1108246A; FR2431228A1; AU4889079A; FR2431228B1; GB2026796A; ES482447A1; NL180063C; NL7905478A; GB2026796B; DE2928446C2

Description

Zeitsteuerphasen-Wiederherstellungsschaltung

Die Erfindung bezieht sich auf eine Zeitsteuerphasen-Wiederherstellungsschaltung nach dem Oberbegriff des Anspruchs 1, also auf eine derartige Schaltung in der Empfängerstation eines trägermodulierten Datenkommunikationssystems. ~ . ^ ■

Bei einem trägermodulierten Datenkommuni1<ationssystem wird ein trägermoduliertes Analogsignal von einer Senderstation zu einer Empfängerstation übertragen, wobei in der Senderstation auf der Grundlage einer PSK-Modulationsweise (Phasenumtastung), einer QAM-Modulationsweise (Quadraturamplitudenmodulation) oder einer AM-Modulationsweise (Amplitudenmodulation) ein trägermoduliertes Analogsignal erzeugt wird. Zur Ausführung einer dieser Modulationsarten wird das von der Senderstation abzugebende Analogsignal durch die zu übertragenden Daten synchron mit einem vorgegebenen Zeitsteuersignal von konstanter Frequenz moduliert. In der das Analogsignal empfangenden Empfängerstation wird indessen das empfangene Eingangs-Analogsignal demoduliert und werden dann die ursprünglichen Daten mit Hilfe einer Zeitsteuer-Wiederherstellungsschaltung synchron mit einem Zeitsteuersignal reproduziert. Dieses Zeitsteuersignal sollte mit dem zuerst beschriebenen, in der Senderstation erzeugten Zeitsteuersignal identisch sein. Das Zeitsteuersignal der Empfängerstation wird also auf ein Zeitsteuersignal abgestimmt, das aus dem Eingangs-Analogsignal extrahiert wird. Der Abstimmvorgang zwischen dem extrahierten Zeitsteuersignal und dem in der Empfängerstation erzeugten Zeitsteuersignal muß sehr schnell abgeschlossen werden, da erstens eine automatische Verstärkungsregelschaltung und dergl. auf der Empfängerseite ihre jeweiligen Operationen erst beginnen können, nachdem das Zeitsteuersignal der Empfängerstation

...Il 909884/0920

korrekt auf das extrahierte Zeitsteuersignal abgestimmt worden ist, und zweitens gemäß den die Trägermodulations-Datenkommunikationssysteme betreffenden weltweiten Normen die Empfängerstation in sehr kurzer Zeitspanne in ihren normalen Betriebszustand versetzt werden muß, beispielsweise in 50 ms von der Zeit an, zu der das Eingangs-Analogsignal daran angelegt wird. Die Zeitsteuerphasen-Wiederherstellungsschaltung der Empfängerstation muß also die Abstimmoperation in sehr kurzer Zeit abschließen.

Zeitsteuerphasen-Wiederherstellungsschaltungen sind als Analogschaltungen bekannt (z.B. aus IEEE Transactions on Communications, Band COM-22, Nr. 7, Juli 1974, S. 913-919 "Statistical Properties of Timing Jitter in a PAM Timing Recovery Scheme", und aus IEEE Transactions on Communications, November 1975, S. 1327-1331, "Envelope-Derived Timing Recovery in QAM and SQAM Systems"). Da sich diese analogen Zeitsteuerphasen-Wiederherstellungsschaltungen mit einem analogen Zeitsteuersignal befassen, können die sog. Nulldurchgänge in sehr kurzer Zeit festgestellt werden. Diese Nulldurchgänge sind zum Abstimmen des Zeitsteuersignals der Empfängerstation auf das extrahierte Zeitsteuersignal, das im Eingangs-Analogsignal enthalten ist, gut verwendbar.

In den letzten Jahren ist das Bedürfnis aufgetaucht, die Zeitsteuerphasen-Wiederherstellungschaltung als Digital schaltung aufzubauen. Eine derartige Digitalschaltung kann leicht als LSI-Schaltung (Large Scale Integration, Integration in hohem Umfang) hergestellt werden, wodurch diese digitale Zeitsteuerphasen-Wiederherstellungsschaltung hinsichtlich der Kosten billiger, hinsichtlich des Betriebs genauer und hinsichtlich der Baugröße kleiner im Vergleich zu den bekannten analogen Zeitsteuerphasen-Wiederherstellungsschaltungen wird. Allgemein kann der Fachmann die digitale Wiederherstellungsschaltung in Obereinstimmung mit der entsprechenden analogen Wiederherstellungsschaltung erstellen, indem er einfach die analogen Schaltungselemente der analogen Schaltung durch die entsprechenden digitalen Schaltungselemente ersetzt, die die digitale Schaltung zusammensetzen. Eine derartige digitale Zeitsteuerphasen-Wiederherstellungsschaltung beeinträchtigt jedoch

.../3 9 0 9884/0920

ORIGINAL INSPECTED

schwerwiegend die beschriebene Abstimmoperation insofern, als die digitale Schaltung die Abstimmoperation nicht in sehr kurzer Zeit vollenden kann. Die Gründe für diesen höheren Zeitbedarf werden später erläutert, es sei jedoch schon kurz darauf hingewiesen, daß dieser Zeitbedarf darauf beruht, daß bei der digitalen Schaltung die Null durchginge nicht aus dem Eingangs-Analogsignal in sehr kurzer Zeit festgestellt werden können.

Durch die Erfindung soll demgegenüber eine Zeitsteuerphäsen-Wiederherstellungsschaltung aus digitalen Schaltungselementen geschaffen werden, die die erwähnten schwerwiegenden Nachteile nicht aufweist, die also den Abstimmvorgang innerhalb einer sehr kurzen Zeit, wie sie auch bei den bekannten analogen Zeitsteuerphasen-Wiederherstellungsschaltungen auftritt, abschließen kapn. Die Erfindung ist in den Ansprüchen gekennzeichnet.

Im folgenden wird die Erfindung anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher erläutert. Es zeigen:

Fig. 1 einen schematischen Blockschaltplan eines typischen trägermodulierten Datenkommunikationssystems;

Fig. 2 einen schematischen Blockschaltplan von Schaltungsteilen, die im Rahmen der Erfindung in einer Empfängerstation 14 gemäß Fig. 1 enthalten sind;

Fig. 3 das Signalbild eines analogen Zeitsteuersignals, wie es bei einer analogen Zeitsteuerphasen-Wiederhersteilungsschaltung nach dem Stand der Technik erhalten wird;

Fig. 4 das Signalbild eines digitalen Zeitsteuersignals, wie es in einer erfindungsgemäßen Zeitsteuerphasen-Wiederherstellungsschaltung erhalten wird, dargestellt in einer imaginären analogen Hüll kurve;

Fig. 5 einen Blockschaltplan einer ersten Ausführungsform einer Zeitsteuerphasen-Wiederherstellungsschaltung gemäß der Erfindung; /4

S09884/0920

Fig. 6 einen Schaltplan zur Darstellung von Einzelheiten eines Detektors 55 nach Fig. 5 zur Feststellung virtueller NuIldurchgänge;

Fig. 7 einen Schaltplan zur Erläuterung von Einzelheiten einer im Rahmen der Erfindung verwendeten Impulssteuerschaltung in Fig. 5;

eine Darstellung zeitlicher Signal verlaufe zur Erläuterung des Betriebs der Schaltung 53 gemäß Fig. 7;

einen Schaltplan zur Erläuterung von Einzelheiten einer Abtastschaltung 21 in Fig. 2 und 5;

einen Schaltplan zur Veranschaulichung von Einzelheiten einer Zeitsteuersignal-Extraktionsschaltung 22 in Fig. 2 und 5;

einen Schaltplan zur Veranschaulichung von Einzelheiten einer andersartigen Impulssteuerschaltung 53 in Fig. 5 zur Verwendung im Rahmen der Erfindung;

eine Darstellung von zeitlichen Signal verlaufen zur Erläuterung des Betriebs einer Schaltung 53' in Fig. 11;

einen Schaltplan einer Selektorschaltung, die im Rahmen der Erfindung ein Selektionssignal S^ in der Schaltung nach Fig. 5 erzeugt;

Fig.14 einen Blockschaltplan einer zweiten Ausführungsform einer Zeitsteuerphasen-Wiederherstellungsschaltung gemäß der Erfindung;

Fig.15 imaginäre Analogsignale, die den digitalen Ausgangssignalen von Schaltungen 142 bzw. 22 in Fig. 14 entsprechen;

Fig.16 einen Schaltplan zur Erläuterung von Einzelheiten von Schaltungen 141 und 143 gemäß Fig. 14 im Rahmen der Erfindung;

Fig.17 einen Schaltplan zur Erläuterung von Einzelheiten einer Schaltung 142 in Fig. 14 im Rahmen der Erfindung;

Fig.18 einen Blockschaltplan einer im Rahmen der Erfindung abgewandelten Anordnung der Blöcke 21, 142 und 22 nach Fig. 14;

.../5 909884/0920

Fig.19 einen Blockschaltplan einer dritten erfindungsgemäßen Ausführungsform einer Zeitsteuerphasen-Wiederhersteilungsschaltung;

Fig.20 eine imaginäre analoge Signa]-HUl!kurve eines Zeitsteuersignals Sj., das von einer Schaltung 22 in Fig. 19 erzeugt wird;

Fig.21 einen Schaltplan zur Erläuterung von Einzelheiten einer Schaltung 191 in Fig. 19 im Rahmen der Erfindung;

Fig.22 einen Schaltplan zur Erläuterung von Einzelheiten einer Schaltung 192 in Fig. 19 im Rahmen der Erfindung; und

Fig.23 einen Schaltplan einer Schaltung zum Unterdrücken eines im Zeitsteuersi gnal möglicherweise auftretenden Phasenzi tterns.

Figur 1 zeigt ein typisches trägermoduliertes Datenkommunikationssystem aus einer Datenendeinrichtung 11, einer Senderstation 12, einem Übertragungskanal 13, einer Empfängerstation 14 und einer Datenendeinrichtung 15. Die von der Datenendeinrichtung 11 abgegebenen Daten werden der Senderstation 12 eingespeist und modulieren einen Träger, der über den Übertragungskanal 13 von der Senderstation 12 zur Empfängerstation 14 in Form eines Analogsignals wie eines PSK, eines QAM- oder eines AM-Signals übertragen wird. Die Empfängerstation 14, empfängt das analoge Eingangssignal, das in der Station 14 demoduliert wird. Das demodulierte analoge Eingangssignal ist dann wieder das von der Datenendeinrichtung 11 abgegebene ursprüngliche Datensignal und wird an die Datenendeinrichtung 15 gegeben. Von den in Figur 1 schematisch dargestellten Blöcken betrifft die Erfindung die Empfängerstation 14.

Die Empfängerstation 14 besteht aus den in Figur 2 dargestellten Bestandteilen. In der Schaltung nach Figur 2 betrifft die Erfindung eine aus einer Abtastschaltung 21, einer Zeitsteuersignal-Extrahierschaltung und einer Absti umschaltung 23 bestehende Zeitsteuerphasen-Wiederherstellungsschaltung. Die Station nach Figur 2 enthält weiterhin eine

909884/0920 '"^/6

Ai₉ 2928A46

Übliche Daten-Reproduktionsschaltung 24 mit einem automatischen Entzerrer, einer automatischen Verstärkungsregelschaltung, einem digitalen Datenverarbeiter usw. Die Reproduktionsschaltung 24 empfängt das im folgenden mit A. bezeichnete analoge Eingangs-

in

signal vom Übertragungskanal 13 (Figur 1) über die Abtastschaltung 21 und reproduziert synchron mit einem Zeitsteuersignal die ursprünglichen Daten. Das Zeitsteuersignal wird synchron mit einem Abtastsignal S erzeugt, das seinerseits von der Abstimmschaltung 23 erzeugt wird. Das Abtastsignal S wird von einem Bezugstaktsignal CLK abgeleitet, das auf ein von der Zeitsteuersignal-Extrahierschaltung 22 erzeugtes extrahiertes Zeitsteuersignal S. abgestimmt wird. Die Extrahierschaltung 22 empfängt ein abgetastetes Eingangssignal S. und extrahiert hieraus das Zeitsteuersignal S., das ursprünglich im Signal A. enthalten ist, da das Signal A. in der Senderstation 12 (Figur 1) synchron mit einem identischen Signal moduliert worden ist. Das Abtastsignal S_g wird außerdem an die Abtastschaltung 21 und die Extrahierschaltung 22 angelegt.

Nach dem Stand der Technik besteht eine der Zeitsteuersignal-Extrahierschaltung 22 entsprechende analoge Schaltung aus analogen Schaltungselementen und liefert ein analoges Zeltsteuersignal, wie es in Figur 3 als Signalbild 31 dargestellt ist. Dieses analoge Zeitsteuersignal 31 wird mit einem Schwellenpegel 32 verglichen, wobei Nulldurchgänge 33, 34, 35, 36 usw. auftreten, die innerhalb sehr kurzer Zeit feststellbar sind. Wie erwähnt, eignen sich diese Nulldurchgänge sehr gut zum Ausrichten des Zeitsteuersignals der Daten-Reproduktionsschaltung 24 (Figur 2) auf das analoge Eingangssignal A. . Bei der beschriebenen Ausführungsform sollen nur diejenigen Nulldurchgänge zur Durchführung dieses Ausrichtens oder Abstimmens ausgewertet werden, die an den Schnittpunkten des Schwellenpegels 32 mit den nach rechts oben geneigten Teilen des Signalbildes 31 liegen, also die Nulldurchgänge 33, 35 usw.

.../7 909884/0920

Im Gegensatz zum Stand der Technik empfängt die Zeitsteuers ignal-Extrahierschaltung 22 (Figur 2) ein abgetastetes Eingangssignal S. und extrahiert hieraus das extrahierte oder abgetastete Ze.itsteuersignal S. über digitale Verarbeitungsschritte. Das Zeitsteuersignal S. ist in Figur 4 als imaginäre Größe durch Pfeile 41, 42, 43, 44 usw. dargestellt, wobei jedoch zu beachten ist, daß jeder durch einen Pfeil dargestellte Wert des Signals S. nicht ein Analogwert, sondern ein Digitalwert ist. Auch ist in Figur 4 das Zeitsteuersignal als imaginäres Signalbild 31 gestrichelt eingezeichnet, wobei es dieHüllkurve des erhältlichen Digital signals darstellt. Das imaginäre Signalbild und die Pfeile gemäß Figur 4 sind nur zur Erleichterung des Verständnisses der Erfindung eingezeichnet. Die abgetasteten Zeitsteuersignale S., nämlich 41, 42, 43 usw., werden von der Extrahierschaltung 22 (Figur 2) mit der gleichen Frequenz erzeugt, wie sie das Abtastsignal S hat. Da das getastete Zeitsteuersignal S. nicht stetig, sondern intermittierend erzeugt wird, können die in Figur 4 imaginär als Kreise dargestellten Nulldurchgänge nicht augenblicklich entdeckt werden. Diese Nulldurchgänge sind keine tatsächlich existierenden Nulldurchgänge wie die Nulldurchgänge 33, 35 usw. nach Figur 3, sondern sind virtuelle Nulldurchgänge. Erscheint das Signal S. in der Form der Pfeile 41, 42, 43 usw. im Bereich der virtuellen Nulldurchgänge, so kann die Abstimmoperation sehr schnell erledigt werden. Die Wahrscheinlichkeit, daß das Signal S. gerade am virtuellen Nulldurchgang erscheint, ist jedoch sehr gering. Außerdem dauert es sehr lang, das Signal S_t zu seinem nächsten virtuellen Nulldurchgang zu verschieben, aus folgenden Gründen: Das getastete Zeitsignal S. hat eine mittlere Frequenz f^ und das Äbtastsignal S eine Frequenz f . üblicherweise ist die Abtastfrequenz f_& so gewählt, daß sie N · f_t (H12) beträgt, so daß also f^ N-f_t, gemäß dem bekannten Abtasttheorem. Das Signal S. wird also durch den Wert |f - N · f. J zu seinem nächsten virtuellen Nulldurchgang verschoben. Ist der Wert jf - N · f~ | verhältnismäßig hoch, so kann das Signal S. schon bald zu seinem nächsten virtuellen NuTldurchgang verschoben werden. Ist dieser Wert | f - N · f_tj jedoch sehr niedrig, beispiels-

.../8 909884/0920

weise 0,001 % der Frequenz f., so dauert es extrem lang, bis das Signal S. bis zu seinem nächsten virtuellen Nulldurchgang verschoben ist. Die Zeitsteuerphasen-Wiederherstellungsschaltung kann deshalb die beschriebene Abstimmoperation nicht innerhalb sehr kurzer Zeit vollenden.

Damit sie die Abstimmoperation in sehr kurzer Zeit abschließen kann, besteht

die erfindungsgemäße Zeitsteuerphasen-Wiederherstellungsschaltung im wesentlichen aus einer ersten Einrichtung zum Feststellen der virtuellen Nulldurchgänge und einer zweiten Einrichtung zum Verschieben des abgetasteten Zeitsteuersignals S. bis zu den festgestellten virtuellen Nulldurchgängen. Die Beschreibung der folgenden drei Ausführungsbeispiele dient der Klärung des Verständnisses der Erfindung.

Figur 5 zeigt als Blockschaltplan eine erste Ausführungsform 50 der Zeitsteuerphasen-Wiederherstellungsschaltung, wobei die Schaltung nach Figur 5 den Blöcken 21, 22 und 23 nach Figur 2 entspricht. Die Wiederherstellungsschaltung 50 empfängt das Bezugstaktsignal CLK und das analoge Eingangssignal A- und erzeugt das abgestimmte Abtastsignal S , das als Zeitsteuersignal an die Daten-Reproduktionsschaltung 24 gegeben wird. Die Größen bzw. Gegenstände CLK, A. , S und die Schaltung 24 erscheinen auch in Figur 2. Außerdem zeigen sowohl die Figur 2 als auch die Figur 5 die Abtastschaltung 21, die Zeitsteuersignal-Extrahierschaltung 22, das abgetastete Eingangssignal S. und das extrahierte Zeitsteuersignal S.. Das analoge Eingangssignal A. wird von der Abtastschaltung 21 mit der Abtastfrequenz f die vom Abtastsignal S bestimmt wird, abgetastet. Hierbei ist das Abtastsignal S zunächst noch nicht auf das im Eingangssignal A^_n enthaltene Zeitsteuersignal abgestimmt. Das von der Abtastschaltung kommende abgetastete Eingangssignal S. wird der Zeitsteuersignal-Extrahierschaltung 22 eingespeist, woraufhin das im Signal S_1n enthaltene Zeitsteuersignal hieraus extrahiert wird, wobei auf das

.../9 909884/0920

Signalbild 31 nach Fig. 4 Bezug genommen wird. Es wird dann das extrahierte Zeitsteuersignal S. einem Detektor 55 für virtuelle Nulldurchgänge eingegeben, der, wenn er keinen virtuellen Nulldurchgang feststellt, ein Anzeigesignal S der Feststellung der virtuellen Nulldurchgänge mit dem Booleschen Wert "0" abgibt und, wenn er den virtuellen Nulldurchgang feststellt, das Signal S_y mit dem Booleschen Wert "1" abgibt. Wie erwähnt, stellt der Detektor 55 nur die Nulldurchgänge Zoo, Z,r usw. gemäß Fig. 4 fest. Da es sich hierbei um nicht wirklich auftretende Nulldurchgänge handelt, findet der Detektor 55 jeden virtuellen Nulldurchgang aufgrund eines speziellen logischen Schaltungsaufbaus heraus, der später unter Bezugnahme auf Fig. 6 beschrieben wird.

Andererseits wird gemäß Fig. 5 das BezugstaktsignaT CLK mit der Frequenz f_Q gleichzeitig an einen ersten Frequenzteiler 51 mit einem TeiTungsverhältnis l/N und an einen zweiten Frequenzteiler 52 mit einem Teilungsverhältnis l/M angelegt. Die Teilungszahl M ist gleich K mal die Teilungszahl N, also M=K-N, wobei K gleich oder größer 2 ist. Das vom Frequenzteiler 51 geteilte Taktsignal mit der Frequenz f, wird über eine Impulssteuerschaltung 53 an einen dritten Frequenzteiler 54 mit einem Teilungsverhältnis l/L angelegt. Die Impulssteuerschaltung gibt das Taktsignal mit einer Frequenz f, ab, das dann nach Durchgang durch den Frequenzteiler 54 das Abtastsignal mit der Frequenz f. darstellt. Die Impulssteuerschaltung 53 nimmt aus der Taktimpulsfolge, die vom Frequenzteiler 51 jedesmal geliefert wird, wenn die ansteigende Flanke des vom Frequenzteilers 52 mit der Frequenz f- kommenden Taktsignals an die Schaltung 53 angelegt wird, dann einige Taktimpulse weg, wenn das Anzeigesignal S der Feststellung der virtuellen Nulldurchgänge an die Schaltung 53 mit dem Booleschen Wert "0" angelegt wird. Diese Boolesche "0" des Signals S_y zeigt an, daß noch kein virtueller Nundurchgang festgestellt worden ist. Während der Zeitspanne, zu der das Signal S den Booleschen Wert "0" hat, wird die Zahl der Taktimpulse und damit die Frequenz des vom Frequenzteiler 54 kommenden Taktsignals verringert, so daß also das Abtastsignal S werden die folgenden Gleichungen erhalten:

verringert, so daß also das Abtastsignal S_$ niedrig ist. Hierbei

..,/10 909884/0920

l ₀ (1)

f₃ - _fl-f₂ (2)

f_s = l/L-f₃ (3)

Demgemäß ist nach Fig. 4 jede Periode zwischen zwei benachbarten Zeitsteuersignalen S^, also 41, 42, 43, usw., lang. Anders ausgedrückt, werden sämtliche einzelnen Zeitsteuersignale S, sehr schnell in der Darstellung nach Fig. 4 nach rechts verschoben, so daß also das mit bezeichnete Zeitsteuersignal S. sich dem nächst!legenden virtuellen Nulldurchgang Z₃₅- sehr schnell annähert. Wenn das Signal S. (44) entweder genau am Nulldurchgang Z₃^ oder sehr nahe von diesem liegt, kommen das Abtastsignal S und das Zeitsteuersignal S^ in gleiche Phase. So ist dann der Abstimmvorgang innerhalb sehr kurzer Zeit abgeschlossen und das Anzeigesignal S_y kommt auf den Booleschen Wert "1", der anzeigt, daß die Impulssteuerschaltung 53 das Wegnehmen der Taktimpulse aus der vom Frequenzteiler 51 erzeugten Impulsfolge beenden soll.

Einzelheiten des speziellen logischen Schaltungsaufbaus des Detektors für die virtuellen Nulldurchgänge gemäß Fig. 5 werden im folgenden unter Bezugnahme auf Fig. 6 erläutert. Wie in Fig. 6 veranschaulicht, empfängt der Detektor 55 das extrahierte oder abgetastete Zeitsteuersignal S. (Fig. 5), das ein digitales Signal ist, und erzeugt das Anzeigesignal S der Feststellung der virtuellen Nulldurchgänge synchron mit dem Signal S (Fig. 5). Das Signal S. wird kurzzeitig in einer Zwischenspeicheroder Halteschaltung 61 jedesmal dann gespeichert, wenn das Abtastsignal S an diese Schaltung angelegt wird. Wenn das Zeitsteuersignal S. aus einem digitalen 8-Bit-Impuls besteht, kann die Halteschaltung 61 aus acht Flipflopschaltungen bestehen. Das Zeitsignal S^. ist durch die an sich bekannte Zweierkomplement-Anzeige angegeben. Soll das Signal S. also den Wert Null anzeigen, so wird es durch (00000000) angegeben; soll es einen positiven Wert anzeigen, so können die acht Bits von S_t im Bereich von (00000001) bis (01111111) liegen,

.../11 909884/0920

ORIGINAL INSPECTED

wobei es sich über (00000011), (00000111) usw. verändert. Hat das Signal S. einen negativen Wert, so liegen die acht Bit dieses Signals im-Bereich von (11111111) bis (10000000), wobei es sich über (11111110), (11111100) usw. verändert. Das höchstwertige Bit MSB, das angibt, ob das Signal S^ positiv oder negativ ist, wird einerseits einem. V erzögerungs-Flipflop 62 und andererseits einem NAND-Glied 65 und einem NOR-Glied 66 eingespeist. Die oberen drei Bit der Daten von der Halteschaltung 61 werden zwei Verknüpfungsgliedern 63 und 64 eingespeist. Die oberen drei Bit der Daten zeigen ein Achtel des Amplitudenscheitels des Signals S. an. Haben also die oberen drei Bit die Konstellation (000), so ist hieraus zu schließen, daß das Signal S, einen sehr niedrigen positiven Wert hat. Es liegt also am virtuellen Nulldurchgang oder nahe davon. Haben die Oberen drei Bit die Konstellation (111), so ist daraus zu schließen, daß das Signal S. einen sehr niedrigen negativen Wert hat. Es liegt also am virtuellen Nulldurchgang oder sehr nahe davon. Hat in der Darstellung nach Fig. 4 das Signal S. die Lage gemäß dem Pfeil 44-, so sind die drei oberen Bit (111). Es wird dann in der Schaltung nach Fig. 6 das Ausgangssignal des Verknüpfungsglieds 63 eine Boolesche "0". Da das Bit MSB eine Boolesche "1" ist, wird das Ausgangssignal des NAND-Glieds 65 eine Boolesche "1". Da das Ausgangssignal des Verknüpfungsglieds 64 eine Boolesche "0" und das Bit MSB eine "1" sind, hat in diesem Fall das Ausgangssignal des NOR-Glieds 66 den Booleschen Wert "0". Das Ausgangssignal eines Inverters 67 ist dann eine Boolesche "1", des gleichen das Ausgangssignal eines UND-Glieds 68, wobei diese "1" an die eine Eingangskiemme eines UND-Glieds 69 gegeben wird. Das Glied 69 erzeugt das Anzeigesignal S mit dem Booleschen Wert "1", wenn am Q-Ausgang des Flipflops 62 eine Boolesche "1" auftritt. Wie erwähnt, sind gemäß Fig. 4 nur die virtuellen Nulldurchgänge Z₃₃, Z₃₅ usw. zur Verfügung. Diese Nulldurchgänge liegen also an den Teilen, an denen sich die Polarität des Signals S, von negativ nach positiv ändert. Der Flipflop 62 dient der Bestimmung, daß das Zeitsteuersignal $_t nicht im Bereich der virtuellen Nulldurchgänge Z₃₄, Z₃₆ usw. liegt, sondern im Bereich der für die Auswertung zur Verfügung stehenden virtuellen Nulldurchgänge Z₃₃, Z₃₅₅ usw. Dieser Flipflop 62 liefert

.../12 909884/0920

also die Information, daß ein vorhergehendes Signal S. negativen Wert hat, und gibt somit an seinem Q-Ausgang eine Boolesche "1" ab. Das UND-Glied 39 erzeugt dann das Signal S mit dem Booleschen Wert "1", was anzeigt, daß der virtuelle Nulldurchgang festgestellt worden ist.

Liegt andererseits gemäß Fig. 4 das Signal S. an einempfeil 44+, so haben die drei oberen Bit die Konstellation (000). Das Ausgangssignal des Verknüpfungsgiieds 64 wird dann eine Boolesche "1". Da das Bit MSB "0" beträgt, wird auch das Ausgangssignal des NOR-Glieds 66 "0" und das Ausgangssignal des Inverters 67 "1". Da das Ausgangssignal des Verknüpfungsglieds 63 eine Boolesche "1" ist, und das Bit MSB "O" beträgt, gibt das NAND-Glied 65 eine Boolesche "1" ab, so daß auch das Ausgangssignal des UND-Glieds 68 "1" ist. Ist auch das Ausgangssignal des Flipflop 62 eine Boolesche "1", so wird am UND-Glied 69 das Signal S mit dem Booleschen Wert "1" abgegeben.

Das Anzeigesignal S der Feststellung der virtuellen Nulldurchgänge wird an die Impulssteuerschaltung 53 angelegt, deren Schaltungsanordnung in Fig. 7 dargestellt ist. Die Schaltung 53 empfängt die Taktsignale mit den Frequenzen f, und f~ (Fig. 5) und das Anzeigesignal S (Fig. 5 und 6) und erzeugt dann das Taktsignal mit der Frequenz fg (Fig. 5). Das Anzeigesignal S wird an einen Verzögerungs-Flipflop 72 angelegt. Hat S_y den Booleschen Wert "0", so wird die Frequenz fg des von der Schaltung 53 abgegebenen Taktsignals durch die Gleichung (2) bestimmt, also durch fg = ί_χ - f^. Bei S_y = "0" wird der Flipflop 72 nicht zurückgestellt, und wenn das Taktsignal mit der Frequenz f~ an ein UND-Glied 71 angelegt wird, wechselt das Signal am Q-Ausgang des Flipflop 72 vom Booleschen Wert "0" nach "1". Hierdurch sperrt ein NOR-Glied 73, so daß das Taktsignal mit der Frequenz f, nicht jedesmal dann, wenn die ansteigende Flanke des Taktsignals mit der Frequenz f_? auftritt, an den Inverter 74 gegeben wird. Liegt andererseits am Flipflop 72 das Signal S mit dem Booleschen Wert "1" an, so bleibt der Q-Ausgang auf dem Booleschen Wert "0". Hierdurch verbleibt das NOR-Glied 73 auf Durchlaß und es

.../13 909884/0920

wird die folgende Gleichung (4) erhalten:

Eine Rückkopplungsleitung 75 dient dazu, jedesmal dann, wenn die ansteigende Flanke des Taktsignals mit der Frequenz f£ am UND-Glied eintrifft, nur einen einzigen Impuls aus dem Taktsignal mit der Frequenz f, zu entfernen. Die Betriebsweise der Impulssteuerschaltung nach Fig. 7 wird bei Studium der Signal verlaufe nach Fig. 8 anschaulich, wobei in Fig. 8 die Signal verlaufe 1) bis 5) dem Taktsignal mit der Frequenz.""f., dem Taktsignal mit der Frequenz f^, dem Anzeigesignal S , dem Signal vom Q-Ausgang der Schaltung 72 bzw. dem Taktsignal mit der Frequenz fg entsprechen.

Der Schaltplan nach Fig. 9 zeigt Einzelheiten der Abtastschaltung 21 gemäß Fig. 2 und 5, die aus einem Vorverstärker 91, der das analoge -Eingangssignal A. empfängt, einem Tastschalter 92 zum Abtasten des Signals A. synchron mit der Frequenz des Abtastsignals S , einem Kondensator 93, der das abgetastete Signal Α·_η hält, und einem Nachverstärker 94 besteht. Der Verstärker 94 erzeugt das abgetastete und verstärkte analoge Eingangssignal A. , das von einem Analog/Digital-Umsetzer (A/D) 95 in ein entsprechendes Digitalsignal S. umgesetzt wird.

Der Schaltplan nach Fig. 10 zeigt Einzelheiten der ZeitsignaT-Extrahierschaltung 22 (Fig. 2 und 5), die aus einem Quadrierer 101 und einem Bandpassfilter (BPF) 102 besteht. Ein Symbol(x)bezeichnet das Produkt des abgetasteten digitalen Eingangssignals S. von der Abtastschaltung 21 mit sich selbst. Der Quadrierer 101 ist als logische Rechenschaltung aufgebaut. Das Filter 102 ist als engbandiges digitales Filter aufgebaut, das das Zeitsteuersignal S. erzeugt, das im analogen Eingangssignal A-_n enthalten war. Die Kombination des digitalen Quadrierers 101 und des digitalen Filters 102 hat äquivalente Funktionen (abgetastete Version) wie ein analoger Quadrierer und ein analoges Filter_s wie an sich bekannt ist (z.B. "Theory and Application of Digital Signal Processing", Prentice-Hall, 1975, von Rabiner Gold).

.../14 909884/0920

Wie vorher anhand von Fig. 4 erläutert wurde, wird das Zeitsteuersignal S. schnell nach rechts verschoben, bis beispielsweise das Einzelsignal S. (44) unmittelbar auf den nächsten virtuellen Nundurchgang Zog oder in dessen Nähe trifft. Jedoch kann das Zeitsteuersignal S. auch schnell nach links verschoben werden. Liegt das Signal S. (45) näher am nächsten virtuellen Nulldurchgang Z₃₅ als das Signal S. (44), so ist es zweckmäßiger, das Signal S. (45) nach links zu verschieben, als das Signal S. (44) nach rechts zu verschieben, um so den Abstimmvorgang innerhalb sehr kurzer Zeit abzuschließen. Die beschriebene Linksverschiebung des Signals S. (45) kann nicht dadurch erreicht werden, daß der Taktimpuls vom Ausgang des Frequenzteilers (Fig. 5) weggenommen wird, sondern kann dadurch erzielt werden, daß dort weitere Taktimpulse eingeschoben werden. In diesem Fall wird die angegebene Gleichung (2), nämlich f₃ = f, - fp, nicht erfüllt, sondern die folgende Gleichung (5):

^f3 ■ ^fl ^{+ f}2 (5)

Hiermit wird bewirkt, daß jede Periode zwischen zwei benachbarten Zeitsteuersignalen S^ (41,42,43,44,45,46,47 usw.) sehr kurz ist, daß also alle Zeitsteuersignale S. in der Darstellung nach Fig. 4 sehr schnell nach links verschoben werden.

Die in Fig. 7 dargestellte Impulssteuerschaltung 53 genügt zur Erzielung der Verschiebung a&r Zeitsteuersignale S^ nach rechts. Wird indessen von der Impulssteuerschaltung 53 nach Fig. 5 auch die Verschiebung der Zeitsteuersignale S. nach links gefordert, so muß diese Schaltung außer der Schaltung 53 nach Fig. 7 auch eine Schaltung 53' nach Fig. 11 enthalten. In diesem Fall enthält außerdem der Detektor (Fig. 5, 6) eine Selektorschaltung 130 nach Fig. 13, die das Selektionssignal S, (Fig. 5) erzeugt und es an die Impulssteuerschaltung 53 anlegt. Das Signal S-j zeigt an, ob in der Zeitsteuerphasen-Wiederherstellungsschaltung 50 (Fig. 5) eine Rechtsverschiebung oder eine Linksverschiebung stattfinden soll. Ist beispielsweise der absolute Spitzenwert des Signals S_t (44) höher als der des Signals S_t (45),

.../15 909884/0920

ORIGINAL INSPECTED

so aktiviert das Selektionssignal S, die Schaltung 53' (Fig. 11), während es dann, wenn der absolute Spitzenwert des Signals S. (44) niedriger ist als der des Signals S. (45), die zuerst erklärte Schaltung 53 nach Fig. 7 aktiviert. ■ = ".

Der Schaltplan nach Fig. 11 veranschaulicht Einzelheiten einer im Vergleich zur Schaltung 53 nach Fig. 5 abgewandelten Schaltung, die jedoch ebenfalls in Verbindung mit den Blöcken 51, 52 und 54, den Signalen CLK, S , S , S, und den Frequenzen fp, f,, f₂ und f, steht. Die Impulssteuerschaltung 53' umfaßt einen Inverter 111, ein NOR-Glied 112, UND-Glieder 113 und 115, Verzögerungs-Flipflops 114, und 117 und ein ODER-Glied 118. Der Block "53 (Fig. 7)" stellt die Impulssteuerschaltung 53 nach Fig. 7 dar. Die Betriebsweise ist aus den Verlaufsdiagrammen nach Fig. 12 ersichtlich. In Fig. 12 zeigen die Zeilen 1) bis 7) die Signalbilder des Taktsignals mit der Frequenz fg, des Taktsignals mit der Frequenz f,, des Taktsignals mit der Frequenz f₂, des Ausgangssignals des UND-Glieds 113, des Signals am Q-Ausgang des Flipflop 116, des Signals am Q-Ausgang des Flipflop bzw. des Taktsignals mit der Frequenz fg. Solange am Flipflop 117 das Anzeigesignal S mit dem Booleschen Wert "0" anliegt, ist die Gleichung (5.), nämlich fg = fj + f₂, jedesmal dann erfüllt, wenn die ansteigende Flanke des Signals mit der Frequenz f₂ (Fig. 12, Zeile 3) an das UND-Glied 113 angelegt wird^Das Ausgangssignal des UND-Glieds 113 wird durch die gleichzeitige Funktion-des Flipflop 114 und des UND-Glieds 115 differenziert. Hierdurch hat das Ausgangssignal des UND-Glieds 115 die Frequenz f₂ und seine Impulsbreite ist der Periode des Signals mit der Frequenz f« (Fig. 12, Zeilen 1 und 5) gleich. Das Ausgangssignal des UND-Glieds 115 wird von den Flipflops 116 und verzögert, woraufhin sowohl das Signal vom Q-Ausgang des Flipflop als auch das invertierte Signal mit der Frequenz f, an das NOR-Glied 112 angelegt werden. Der Ausgang dieses Glieds 112 ist durch den Verlauf nach Fig. 12, Zeile 7 "dargestellt.'Es wird also das Taktsignal mit der Frequenz fg (= f^ + f₂) von der Schaltung 53' erzeugt. Wird indessen das Signal S_y mit dem Booleschen Wert "1"

.../16

x) Die Signale mit den Frequenzen f^ und f₂ werden dem UND-Glied eingespeist. 90 98 84/09 20

an den Flipflop 117 angelegt, so tritt an dessen Q-Ausgang der Boolesche Wert "0" auf, so daß die Impulseinschiebung beendet wird. Hierauf wird die Frequenz f, aufrechterhalten, die der Frequenz f^ gleich ist.

Der Schaltplan nach Fig. 13 zeigt Einzelheiten der Selektorschaltung 130, die zwischen den hohen und den niedrigen Spitzen-Absolutwerten, die zwischen dem positiven Signal S^ (45) und dem negativen Signal S^ (44) auftreten, die beide nahe an ihrem nächsten virtuellen Nulldurchgang l~ liegen, unterscheidet und die außerdem das Selektionssignal S₁ erzeugt. Hat das Signal S-, den Booleschen Wert "1", so zeigt dies an, daß die Impulseinfügung durchgeführt werden soll (entsprechend f, = f. + f„) und die Schaltung 53' nach Fig. 11 in Betrieb gesetzt werden soll. Hat das Signal S-, den Booleschen Wert "0", so zeigt dies an, daß Impulse weggenommen werden sollen (entsprechend f^ = f, - fo) und dementsprechend die Schaltung 53 nach Fig. 7 in Tätigkeit gesetzt werden soll. Die Schaltung 130 empfängt das Zeitsteuersignal S., das an eine erste Halteschaltung 131 gegeben wird und darin synchron mit der Frequenz des Abtastsignals S kurzzeitig gespeichert wird. Das Bit MSB der höchsten Wertigkeit des Signals S. wird unmittelbar an die Halteschaltung 131 angelegt, während die anderen Bit des Signals an diese Schaltung über Exklusiv-ODER-Glieder 133 angelegt werden. Da das die Polarität des Signals S^ anzeigende Bit MSB gleichzeitig an die Glieder 133 angelegt wird, zeigen deren Ausgangssignale den absoluten Spitzenwert jedes einzelnen Signals S. an. Das Ausgangssignal der Halteschaltung 131 wird zu einer zweiten Halteschaltung 132 übertragen und in dieser synchron mit der Frequenz des Abtastsignals S₅ gespeichert. Die Halteschaltung 131 speichert also den Absolutwert des gegenwärtigen Signals S., während die Halteschaltung 132 den Absolutwert des vorhergehenden Signals S.. speichert. Der absolute Spitzenwert A von der Schaltung 132 wird mit dem absoluten Spitzenwert B von der Schaltung 131 mit Hilfe eines Komparators verglichen. Das vom Komparator ermittelte Ergebnis wird an den D-Eingang eines Verzögerungs-Flipflop 135 angelegt, der an seinem Q-Ausgang das Signal S-j erzeugt.

.../17 909884/0920

Das Signal S-. ist allerdings nur verfügbar, wenn ein Taktsignal, das dem Abtastsignal S identisch ist, an den CLK-Eingang des Flipflop angelegt wird. Dieses Taktsignal wird von einem UND-Glied 138 nur dann erzeugt, wenn ein UND-Glied 137 ein Ausgangssignal mit dem Booleschen Wert "1" erzeugt. Das Glied 137 empfängt sowohl das Bit MSBg, das in, der Halteschaltung 131 gespeichert ist, über einen Inverter 136, als auch das Bit MSB_A, das in der Halteschaltung 132 gespeichert ist. Das UND-Glied 137 erzeugt also nur dann eine Boolesche "1", wenn MSB_A = "1" und gleichzeitig MSB_ß = ¹¹O". Werden die Signale S_t (44) und S. (45) gemäß Fig. 4 in den Halteschaltungen 132 bzw. 131 gespeichert, so beträgt das Bit MSB_ß "1" und das Bit MSB_ft "0". Die UND-Schaltungen 137 und 138 öffnen also, so daß das Vergleichsergebnis zwischen den Ausgangssignalen A und B zur Verfugung ist. Ist das Ausgangssignal A, das dem Signal S.. (44) entspricht, höher als das Ausgangssignal B, das dem Signal S. (45) entspricht, so wird das Signal S-. zu "1". Ist das Ausgangssignal A niedriger als das Ausgangssignal B, so wird das Signal S-j zu ¹¹O", wobei diese Booleschen "1" bzw. "0" anzeigen, daß Impulse einzuschieben sind (entsprechend der Gleichung f- = f^ + f₂) bzw. daß Impulse zu entfernen sind (entsprechend der Gleichung f₃ = f, - fo)·

Eine zweite Ausführungsform 140 einer erfindungsgemäßen Zeitsteuerphasen-Wiederherstellungsschaltung wird im folgenden unter Bezugnahme auf Fig. 14 erläutert, die einen Blockschaltplän dieser Schaltung darstellt. Diese besteht aus einer Impulssteuerschaltung 141, einer Einschiebeschaltung 142 zum Einschieben von Pseudo-Tastimpulsen, einer Impulszahl-Setzschaltung 143 und den bereits früher beschriebenen Schaltungen 21, 22, 51, 54 und 55. Bei der Schaltung treten ebenfalls· die Signale CLK, A^_n, S_g und S_y und die Frequenzen-f^ und f₃ auf, die bereits beschrieben wurde. Die Betriebsweise der Schaltung ergibt sich aus Fig. 15. Zeile 1) von Fig. 15 zeigt die imaginäre Impulsfolge des digitalen Ausgangssignals der Einschiebeschaltung und die Zeile 2) die imaginäre Impulsfolge des Zeitsteuersignals S^¹, das von der Zeitsteuersignal-Extrahierschaltuhg 22 gemäß Fig. 14

.../18 9 0 9884/09 20

ORIGINAL INSPECTED

1* 292844g

abgegeben wird. Tatsächlich werden als abgetastetes Signal Impulse 151 und 152 geliefert (Fig. 14, 15), wobei die Periode T zwischen den Impulsen 151 und 152 gleich 1/f ist, also T= l/f_c, wobei f die Wiederholungsfrequenz des Abtastsignals S ist. Die Einschiebeschaltung 142 erzeugt weiterhin Pseudo-Tastimpulse 153-1, 153-2, 153-3, wobei jede Periode τ zwischen zwei benachbarten Impulsen gleich l/(k+l)f_s ist, wobei k = Zahl der Pseudo-Tastimpulse 153-1, 153-2, 153-3. Beim beschriebenen Beispiel ist k gleich 3. Jeder Pseudo-Tastimpuls hat den Wert Null. Die Pseudo-Tastimpulse bewirken deshalb keinen nachteiligen Effekt auf den Abstimmvorgang. Da das Tastsignal mit der hohen Frequenz (k+l)f_g an die Zeitsteuersignal-Extrahierschaltung 22 angelegt wird, wird von dieser Schaltung 22 das Zeitsteuersignal S.' mit der Frequenz (k+l)f erzeugt. Dieses Signal S.¹ ist in Zeile 2) in Fig. 15 dargestellt. Hinsichtlich der Darstellung nach dieser Zeile 2) ist darauf hinzuweisen, daß das schraffiert eingezeichnete Zeitsteuersignal 154 in Phase mit den abgetasteten Impulsen 151, 152 usw. (Zeile I)) ist, während die nichtschraffiert eingezeichneten Impulse 155 in Phase mit den Pseudo-Tastimpulsen 153-1, 153-2 usw. (Zeile I)) sind. Jede Periode zwischen zwei benachbarten Impulsen 154, 155 des Zeitsteuersignals beträgt τ. In der Zeile 2) von Fig. 15 sind die virtuellen Nulldurchgänge mit Ζ«, Z, usw. bezeichnet. Jedoch ist nur der Nulldurchgang Z, auszuwerten, wie bereits unter Bezugnahme auf Fig. 4 anhand der virtuellen Nulldurchgänge Z,g, Zog usw. beschrieben wurde. Der Vorteil der zweiten Ausführungsform gemäß Fig. 14 besteht darin, daß der virtuelle Nulldurchgang sofort festgestellt werden kann, da beispielsweise der Ort des virtuellen Nulldurchgangs Z, durch die nächstilegenden Impulse 156 oder 157 des Zeitsteuersignals entdeckt werden kann. Die Feststellung des Nulldurchgangs Z₁ erfolgt mit Hilfe des Detektors 55 für virtuelle Nulldurchgänge, der bereits unter Bezugnahme auf Fig. beschrieben wurde. Wird der Nulldurchgang Z₁ durch das tatsächliche Zeitsteuersignal S.', beispielsweise den Impuls 157, entdeckt, so ist die Abstimmoperation augenblicklich abgeschlossen, da das tatsächliche Zeitsteuersignal in Phase mit dem Abtastsignal S_g der Zeitsteuer-

.../19 909884/0920

ORIGINAL INSPECTED

phasen-Wiederherstellungsschaltung ist. Wird indessen der Nundurchgang Z₁ durch einen Impuls des Pseudo-Zeitsteuersignals oder ein interpoliertes Zeitsteuersignal S ', wie beispielsweise den Impuls 156, festgestellt, so ist es erforderlich, das wirkliche, nicht-interpolierte Zeitsteuersignal durch den Impuls 156 zu ersetzen, da nämlich das nicht-schraffierte Zeitsteuersignal nicht in Phase mit dem Abtastsignal S ist. Aus diesem Grund sind die Impulszahl-Setzschaltung 143 und die Impulssteuerschaltung 141 in die Zeitsteuerphasen-WiederherstellUngsschaltung 140 einbezogen.(Fig. 14). Die Impulszahl-Setzschaltung 143 zählt eine unterschiedliche Anzahl von Zeitsteuersignalen zwischen dem Impuls des Pseudo-Zeitsteuersignals, der den virtuellen Nulldurchgang festgestellt hat, und dem nächsten tatsächlichen Impuls des Zeitsteuersignals. Es werden dann die von der Setzschaltung 143 gezählten Differenzzahlen an die Schaltung 141 gemeldet. Beträgt die gezählte Differenzzahl Null, so wird das vom Frequenzteiler 51 kommende Taktsignal mit der Frequenz f. nicht verarbeitet. Ist die gezählte Zahl nicht Null, so wird mit Hilfe der Impulssteuerschaltung 151 das Taktsignal der Frequenz f, in das Taktsignal der Frequenz f-, umgeformt, um so zu erreichen, daß das Abtastsignal S in Phase mit der Frequenz der virtuellen Nulldurchgange kommt. Hierbei entfernt die Schaltung 151 die gleiche Zahl von Taktinipulsen aus dem Taktsignalder Frequenz f,, wie Differenzzahlen gezählt worden sind.

Der Schaltplan nach Fig, 16 zeigt Einzelheiten der Schaltungen 141 und 143 gemäß Fig. 14, wobei die gestrichelt umrahmten Blöcke 141 und 143 den Schaltungen 141 und 143 nach Fig .14 gleichen. Ebenso wie in Fig. treten die Signals S_ und S und weitere Signale S_ und S-, auf. Die Schaltung 141 besteht ausschließlich aus einem NOR-Glied 161, dem sowohl das Taktsignal S , mit der Frequenz f^ (fj = f_Q/N) und das Signal S eingespeist werden. Die Schaltung 143 besteht aus einem sog. Zweirichtungs-Schieberegister 162 beispielsweise der durch den Vertrieb der Texas Instruments Co. Ltd. unter der Typenbezeichnung SN74198 bekannten Art und aus einem UND-Glied 163. Das Register 162

909884/0

wird auf seinen Anfangszustand durch das Abtastsignal S zurückgestellt, wobei dann lauter Boolesche "0" darin gespeichert sind. Ober einen Eingang L- werden dann die Booleschen "1" nacheinander in der Richtung nach rechts geliefert, währenddessen das Anzeigesignal S auf dem Booleschen Wert "0" steht, was anzeigt, daß der virtuelle Nulldurchgang noch nicht festgestellt worden ist. Zu dieser Zeit ist das UND-Glied 163 gesperrt. Wechselt das Anzeigesignal S vom Booleschen Wert "0" nach "1", so öffnet das UND-Glied 163. Gleichzeitig wird die Verschiebungsrichtung des im Register 162 gespeicherten logischen Signalbilds umgekehrt, da an das Register 162 an einem L/R-Eingang der Boolesche Wert "1" angelegt wird. Es werden dann Boolesche "0" von einem Eingang R. eingespeist. Entsprechend wird jede Boolesche "1", die vorher im Register 162 gespeichert worden ist, Stück um Stück an einem Ausgang Q ausgeschoben und dann über das UND-Glied 163 zum NOR-Glied 161 geleitet, und zwar synchron mit dem Taktsignal der Frequenz f,, das an einen Eingang CLK des Registers angelegt wird. Es wird darauf hingewiesen, daß die Zahl der Booleschen "1", die im Register 162 gespeichert worden war, der beschriebenen Differenzzahl des Zeitsteuersignals gleicht, die das Pseudo-Zeitsteuersignal zwischen dem virtuellen Nulldurchgang und dem nächsten realen Zeitsteuersignal festgestellt hat. Folglich sperrt das NOR-Glied 161, solange des Signal S mit dem Booleschen Wert "1" Impuls um Impuls vom UND-Glied 163 zum NOR-Glied 161 geliefert wird, und das Taktsignal der Frequenz f,, das vom NOR-Glied 161 kommt, wird unterbrochen. Als Ergebnis kommt das Abtastsignal S vom Frequenzteiler 54 in Phase mit der Frequenz der virtuellen Nulldurchgänge.

Der Schaltplan nach Fig. 17 zeigt Einzelheiten der Einschiebeschaltung 142 zum Einschieben von Pseudo-Tastimpulsen. Die Schaltung 142 besteht aus einem UND-Glied 171, einem Verzögerungs-Flipflop 172, UND-Gliedern 173 und einer Halteschaltung 174. Der Flipflop 172 wird von einem Taktsignal HS mit einer Frequenz (k+l)f , wobei f die Abtastfrequenz ist, getrieben. Das Taktsignal HS kann durch einen entsprechenden (nicht dargestellten) Frequenzteiler hergestellt werden,

.../21 909884/09 20

2928448

der das Bezugstaktsignal CLK (Fig. 14) empfängt. Beim Anlegen des Abtastsignals S -über das UND-Glied 171 an den Flipflop 172 wechselt das Signal an dessen Ausgang Q vom Booleschen Wert "0" nach "1". Hierauf öffnet das UND-Glied 173 und das von der Abtastschaltung 21 (Figur 14) wird kurzzeitig in der Halteschaltung 174 gespeichert. Das gespeicherte Signal wird dann an die Zeitsteuersignal-Extrahierschaltung 22 (Figur 14) gegeben, die daraufhin das beschriebene reale Zeitsteuersignal S^¹ erzeugt. Beim Wechsel des Signals am Q-Ausgang von "0" nach "1" wechselt das Signal am Q-Ausgang vom Booleschen Wert "1" nach "0". Hierdurch wird das UND-Glied 171 sperrend, gleichzeitig werden die UND-Glieder 173 sperrend und speichert die Halteschaltung aufeinanderfolgend Boolesche "0" synchron mit dem Anlegen des Taktsignals HS_g. Die sequentiell gespeicherten Booleschen "0" werden dann als das beschriebene Pseudo-Zeitsteuersignal S_t' an die Extrahierschaltung 22 angelegt.

Für die Schaltungen 21, 142 und 22 gemäß Figur 14 ist auch eine abgewandelte Ausführung möglich, die in Figur 18 veranschaulicht ist. Gemäß dieser Schaltung wird ein Vorfilter 181 neu eingeführt und wird die Einschiebeschaltung 142 zwischen dem Quadrierer 101 und das enge Bandpaßfilder 102 (Figur 10) eingeschoben. Diese Anordnung hat folgende Vorteile: Zunächst wird ein im analogen Eingangssignal A. enthaltenes Rauschen vorab vom Filter 181 abgezogen, das einen sehr schmalen Bandpaß-Frequenzbereich, beispielsweise im Bereich der halben Frequenz des Zeitsteuersignals hat; und zweitens können das Vorfilter 181 und der Quadrierer 101 mit verhältnismäßig niedriger Operationsgeschwindigkeit arbeiten, da die Einschiebeschaltung 142 zum Einschieben der Pseudo-Tastimpulse erst nach diesen Schaltungen 181 und 101 folgt.

Eine dritte Ausführungsform 190 der erfindungsgemäßen Zeitsteuerphasen-Wiederherstellungsschaltung wird unter Bezugnahme auf Figur 19 beschrieben, gemäß der zusätzlich ein Frequenzschalter 191 und eine Schaltersteuerung 192 vorhanden sind. Die Betriebsweise der Schaltung 190 ergibt sich aus der Darstellung des zeitlichen Verlaufs imaginärer analoger Spannungsbilder nach Fig.20, wonach in einer anfänglichen Zeitspanne T₀ ein Fein-

909884/0920 ~'^/2Z

Zeitsteuersignal 201 erzeugt wird, das eine hohe Frequenz hat. Demnach wird der virtuelle Nulldurchgang Z₁ sofort mit Hilfe des entsprechenden Impulses 201' des Fein-Steuersignals entdeckt. Es beginnt dann eine weitere Zeitspanne T,, während derer ein Grob-Zeitsteuersignal 202 erzeugt wird, dessen Impulse jeweils dem beschriebenen üblichen Zeitsteuersignal S. entsprechen. Somit ist der Abstimmvorgang innerhalb sehr kurzer Zeit abgeschlossen. Weiterhin wird der Frequenzteiler 54 durch ein Rückstellsignal Y (Figur 19), das von der Schaltersteuerung 192 kommt und dann erzeugt wird, wenn durch den Impuls 201' der Nulldurchgang Z, entdeckt wird, in seinen Anfangszustand zurückgestellt. Das Abtastsignal S wird deshalb augenblicklich in Phase mit der Frequenz der Nulldurchgänge gebracht. Das Fein-Zeitsteuersignal 201 wird gemäß Figuren 19 und 20 dadurch erhalten, daß das Signal A. synchron mit einem Taktsignal S ' hoher Frequenz abgetastet wird. Das Signal S ' wird vom Frequenzteiler 51 erzeugt. Bei der Feststellung des virtuellen Nulldurchgangs Z₁ durch den Detektor 55 erzeugt die Schaltersteuerung 192 ein Schaltsignal X und liefert es zum Frequenzschalter 191, der daraufhin nicht mehr das Taktsignal S₅ ¹, sondern das Abtastsignal S₅ liefert, und die Zeitspanne T₁ beginnt.

Der Schaltplan nach Figur 21 zeigt Einzelheiten des Frequenzschalters 191 nach Fig. 20, der aus einem UND-Glied 211, das das Signal S ' empfängt, einem UND-Glied 212, das das Signal S₅ empfängt, und einem ODER-Glied 213 besteht. Wird das Signal X mit dem Booleschen Wert "0" von der Schaltersteuerung 192 geliefert, so öffnet aufgrund des Vorhandenseins eines Inverters 114 nur das UND-Glied 211. Dieser Boolesche Wert "0" des Signals X zeigt an, daß der virtuelle Nulldurchgang noch nicht entdeckt worden ist. Folglich wird vom ODER-Glied 213 das Signal S ' mit hoher Frequenz abgegeben. Wird der virtuelle Nundurchgang festgestellt, so wechselt der Boolesche Wert des Signals X von "0" nach "1". Entsprechend wird das normale Abtastsignal S₅ vom ODER-Glied 213 abgegeben.

.../23 909884/0920

ORIGINAL

Der Schaltplan nach Figur 22 zeigt Einzelheiten der Schaltersteuerung 192 nach Figur 19, die aus einem Verzögerungs-Flipflop 221 und einem UND-Glied 222 besteht. Gemäß der in Figur 22 dargestellten Schaltung ist das SchaltsignaT X das gleiche wie das Anzeigesignal S für den virtuellen Nulldurchgang, das von der Schaltung 55 (Figur 19 und Bezugnahme auf Figur 6) kommt. Da der Flipflop 221 und das UND-Glied 222 zusammen als differenzierende Schaltung arbeiten, stimmt das Rückstellsignal Y im wesentlichen mit der ansteigenden Flanke des Signals X überein. Die Impulsbreite des Signals Y ist deshalb sehr eng und der Frequenzteiler 54 (Figur 19) wird in seinen Anfangszustand zurückgestellt mit der Fähigkeit einer sehr feinen Zeitauflösung, die mit der geringen Impulsbreite des Bezugstaktsignals CLK vergleichbar ist.

Wie erläutert, kann die Abstimmoperation der Zeitsteuerphase innerhalb sehr kurzer Zeit vollendet und abgeschlossen werden, indem eine der Zeitsteuerphasen-Wiederherstenungsschaltungen nach den Figuren 5, 14 und 19 verwendet wird. Da jedoch das Zeitsteuersignal S. stets ein sogenanntes Zeitsteuer- oder Phasenzittern und kleine Frequenzabweichungen enthält, sollte der beschriebenen Abstimmoperation eine stetige Abstimmoperation folgen, um das Zeitsteuerzittern und Zeitsteuerfrequenzverschiebungen zu beseitigen. Sobald die Abstimmoperation abgeschlossen ist, wird das Abtastsignal S in Phase mit der Frequenz der virtuellen Nulldurchgänge gehalten, jedoch ist aufgrund des Auftretens des Phäsenzitterns das tatsächliche Abtastsignal S nicht korrekt in Phase mit diesen NuI!durchgängen. Es ist deshalb weiterhin zweckmäßig, daß jede der beschriebenen Zeitsteuerphasen-Wiederherstellungsschaltungen 50, 140 und 190 eine zusätzliche Schaltung zum Unterdrücken des Zeitsteuerzitterns aufweist. Figur 23 zeigt den Schaltplan einer derartigen zitterunterdrückenden Schaltung 230, die als Teil eines Bezugstaktsignalsgenerators aufgebaut ist, der das Bezugstaktsignal CLK (Figuren 2, 5, 14, 19 und 22) erzeugt. Die Schaltung 230 wirkt mit einem Bezugsoszillator 231 zusammen» der ein Taktsignal

■. -_ .../24 90 98 84/09 2 0

CLK¹ erzeugt, dessen Frequenz geringfügig, nämlich um Af, höher ist als die Nominal frequenz fg. Der Betrag Af beträgt beispielsweise etwa 100 Hz. Das Taktsignal CLK' wird an ein UND-Glied 236 angelegt, das das Bezugstaktsignal CLK abgibt. Das UND-Glied 236 wird sperrend, wenn die Phase des Abtastsignals in bezug zur Phase der Frequenz der virtuellen NuTldurchgänge voreilt. In diesem Fall erscheint das Zeitsteuersignal S. kurz vor dem Auftreten der virtuellen Nulldurchgänge, wobei auf das Zeitsignal, beispielsweise den Impuls 44- gemäß

Figur 4 Bezug genommen werden kann. In diesem Fall ist das Bit MSB des Zeitsteuersignals S. eine Boolesche "1", da die Polarität dieses Signals negativ ist. Das Bit MSB mit der Booleschen "1" wird kurzzeitig in einem Register 232 gespeichert und dann an einen Verzögerungs-Flipflop 232 angelegt, der an seinem Q-Ausgang eine Boolesche "1" an ein NAND-Glied 234 abgibt. Hierbei erzeugt ein Verzögerungs-Flipflop 235 an seinem Q-Ausgang eine Boolesche "1", die ihrerseits wiederum zum NAND-Glied 234 zurückgespeist wird. Das NAND-Glied 234 erzeugt also eine Boolesche "0", wenn die Boolesche "1" eines Taktsignals CLK., daran angelegt wird. Die Boolesche "0" vom Q-Ausgang des Flipflops 235 schließt andererseits das UND-Glied 236, durch dessen Schließung die Frequenz des Bezugstaktsignals auf (f« - Af) reduziert. Sobald der Q-Ausgang des Flipflops 235 den Wert "0" annimmt, schließt das NAND-Glied 234 wieder. Es wird nun ein Taktsignal CLK₅ an den Flipflop 233 an dessen CLK-Eingang angelegt. Das Signal CLK₅ hat eine Frequenz gleich einem Viertel der Abtastfrequenz f . Das Signal CLK_Q wird also nahezu in Phase mit den virtuellen Null durchgängen erzeugt, beispielsweise mit Z₃₃, Z₃₅ usw. gemäß Figur 4. Das Taktsignal CLK_n hat eine Frequenz von 2 Af, beispielsweise etwa 200 Hz. Das Signal CLK_n wird vom Taktsignal CLK¹ (f_Q + Af) über einen Frequenzteiler 237 abgeleitet, während das Signal CLK₅ vom Taktsignal CLK¹ über den Frequenzteiler 237 und einen weiteren Frequenzteiler 238 erhalten wird.

Im Gegensatz zu den beschriebenen Vorgängen kann die Phase des Abtastsignals in bezug zur Phase des Zeitsteuersignals auch nacheilen. In diesem Fall erzeugt der Q-Ausgang des Flipflops 233 eine Boolesche "0", so daß das UND-Glied 236 öffnet. Hierdurch wird das Taktsignal

909884/0920 .../25

ORIGINAL INSPECTED

CLK mit der Frequenz (f« + Af) bereitgestellt. Auf diese Weise kann ein Phasenzittern im Zeitsteuersignal S. unterdrückt werden.

Wie erläutert, erlaubt die Erfindung einen schnellen Abstimmvorgang der Zeitsteuerphasen-Wiederherstellungsschaltung. Dieser Effekt läßt sich auch mit im gewissen Umfang im Vergleich zu den bevorzugten beschriebenen Ausführungsbeispielen abgewandelten Schaltungsanordnungen erzielen.

■90-9884-/0920

ORIGINAL INSPECTED

Claims

REfNLANDER & BERNHARD]'

PATENTANWÄLTE '

2928441

6/382 - Orthstraße

D-8000 München

FUJITSU LIMITED

No. 1015, Kamikodanaka -·-■".

Nakahara-ku, Kawasaki-shi

KANAGAWA 211, Japan

Patentansprüche

Zeitsteuerphasen-Wiederherstenungsschaltung zur Erzielung eines Abstimmvorgangs zwischen einer Phase eines in einem Empfänger erzeugten Abtastsignals und einer Phase eines/in einem empfangenen Eingangs-Analogsignal enthaltenen Zeitsignals, gekennzeichnet durch:

a) einen Bezugstaktgenerator (231) zum Erzeugen eines Bezugstaktsignals (CLK);

b) einen Abtastsigna!generator (5I₉ 53/141, 54) zum Erzeugen des vom Bezugstaktsignal abgeleiteten Abtastsignals (S );

c) eine Äbtasteinrichtung (21.) zum Erzeugen eines abgetasteten Eingangssignals (S- ) unter Verwendung des Abtastsignals;

d) eine Zeitsteuersignal-Extrahiereinrichtung (22) zum Erzeugen des Zeitsteuersignals (S^) aus dem abgetasteten Eingangs-Analogsignal; und

e) einen Detektor (55) zum Feststellen der virtuellen Nulldurchgänge des Zeitsteuersignals durch Vergleich des Wertes des Zeitsteuersignals mit einem Nullwert und Erzeugen eines

- - 909884/0S2B - .

Anzeigesignals (S_y) der virtuellen Nulldurchgänge durch Verwendung des Abtastsignals;

wobei der Abtastsignal generator eine Phasenverschiebung des Abtastsignals entsprechend dem Vorhandensein oder NichtVorhandensein des Anzeigesignals des virtuellen Nulldurchgangs durchführt.
2. Zeitsteuerphasen-Wiederherstellungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Detektor (55) für die virtuellen Nulldurchgänge aus folgenden Einzelschaltungen besteht: einer Halteschaltung (61), die das Zeitsteuersignal (S.), das in der Zweierkomplement-Anzeigeweise ausgedrückt ist, aufnimmt und es synchron mit dem Abtastsignal (S ) speichert; einem ersten NAND-Glied (63) und einem ersten NOR-Glied (64), von denen jedes die wenigen oberen Bit mit Ausnahme des Bits höchster Wertigkeit des von der Halteschaltung gelieferten Zeitsteuersignals empfängt; einem zweiten NAND-Glied (65) und einem zweiten NOR-Glied (66), die die Ausgangssignale des ersten NAND-Glieds bzw. des ersten NOR-Glieds an ihrem jeweiligen ersten Eingang empfangen und außerdem gemeinsam an ihrem jeweiligen zweiten Eingang das Bit höchster Wertigkeit empfangen; einem ersten UND-Glied (68), das an seinen beiden Eingängen einerseits das Ausgangssignal des zweiten NOR-Glieds über einen Inverter (67) und andererseits das Ausgangssignal des zweiten UND-Glieds empfängt; einem Verzögerungs-Flipflop (62), der das Bit höchster Wertigkeit und das Abtastsignal (S ) an seinen Eingängen "clock" bzw. "D" empfängt; und einem zweiten UND-Glied 69» das gleichzeitig das Ausgangssignal des ersten UND-Glieds und das Signal vom Q-Ausgang des Verzögerungs-Flipflops empfängt und das Detektorsignal für den virtuellen Nu'ildurchgang erzeugt (Fig. 6).
3. Zeitsteuerphasen-Wiederherstellungsschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Abtastsignal generator aus sowohl einem Frequenzteiler (51), der die Frequenz des Bezugstaktsignals (CLK) teilt, als auch einer Impulssteuerschaltung (53) besteht* die mit dem Frequenzteiler zusammenwirkt, und daß die Phasenverschiebung des

..,/A3 S09884/09?0

-·**-;% 2928US

Abtastsignals (S₅) durch Entfernen einiger Impulse aus der Impulsfolge des geteilten Bezugstaktsignals, wenn das Detektorsignal für die virtuellen NulTdurchgänge existiert, erfolgt.
4. Zeitsteuerphasen-Wiederherstellungsschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Abtastsignal generator aus sowohl : einem Frequenzteiler (51), der die Frequenz des Bezugstaktsignals (CLK) teilt, als auch einer Impulssteuerschaltung (53¹) besteht, die mit dem Frequenzteiler zusammenwirkt, und daß die Phasenverschiebung des Abtastsignals durch Einfügung einiger Impulse in die Impulsfolge des frequenzgeteilten Bezugstaktsignals» wenn das Detektorsignal für den virtuellen Nulldurchgang existiert, erfolgt.
5. Zeitsteuerphasen-Wiederherstenungsschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Abtastsignal generator aus sowohl einem Frequenzteiler (51), der die Frequenz des Bezugstaktsignals (CLK) teilt, als aucfv einerImpulssteuerschaltung (53) besteht, die mit dem Frequenzteiler zusammenwirkt, und daß die Phasenverschiebung des Abtastsignals durch Entfernen einiger Impulse aus der Impulsfolge des geteilten Bezugstaktsignals oder durch Einsetzen von Impulsen in die Impulsfolge, wenn das Detektorsignal für den virtuellen Nulldurchgang existiert, erfolgt.
6. Zeitsteuerphasen-Wiederherstellungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Abtastsignal generator weiterhin eine Einschiebeschaltung (142) zum Einschieben eines Pseudo-Tästsignals (153-1,2,3) mit dem Wert Null in das reale AbtastsignaT (151, 152), einen Frequenzteiler (51), der das Bezugstaktsignal (CLK) teilt, und eine mit dem Frequenzteiler zusammenwirkende Impulssteuerschaltung (141) enthält, und daß der Detektor (55) zur Feststellung der Nulldurchgänge die durch die realen und die Pseudo-Abtastsignale abgetasteten digitalen Zeitsteuersignale (S.') empfängt und die Phasenverschiebung durch Entfernen von Impulsen aus der Impulsfolge

.../A4

909884/0920

2928U6

des geteilten Bezugstaktsignals in einer Anzahl erfolgt, die durch die Zahl der Zeitsteuersignale bestimmt ist, welche zwischen dem beim virtuellen Nulldurchgang liegenden Pseudo-Abtastsignal und dem nähesten realen Abtastsignal liegen (Fig. 14).
7. Zeitsteuerphasen-Wiederherstellungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Abtastsignal generator weiterhin eine Frequenzteilereiηrichtung (51, 54) enthält, die die Frequenz des Bezugstaktsignals (CLK) in ein erstes frequenzgeteiltes Taktsignal (S₅ ¹) und ein zweites frequenzgeteiltes Taktsignal (S₅) teilt, und weiterhin eine Impulssteuerschaltung (191) enthält, die mit der Frequenzteilereinrichtung zusammenwirkt und zuerst als erstes Abtastsignal an die Abtasteinrichtung (21) das erste frequenzgeteilte Taktsignal abgibt und dann an sie das zweite frequenzgeteilte Taktsignal als zweites Abtastsignal abgibt, wenn das vom ersten Abtastsignal abgetastete Zeitsteuersignal beim virtuellen Nulldurchgang angeordnet ist, woraufhin die Frequenzteilereinrichtung das zweite Abtastsignal als das übliche Abtastsignal abgibt, und daß die Frequenz des ersten Abtastsignals höher ist als die des zweiten Abtastsignals (Fig. 19).
8. Zeitsteuerphasen-Wiederherstellungsschaltung nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß sie aus folgenden Einzel Schaltungen besteht: einem Frequenzteiler (51), der die Frequenz des Bezugstaktsignals (CLK) im Verhältnis l/N teilt; einem Frequenzteiler (52), der ebenfalls die Frequenz des Bezugstaktsignals in einem Teilungsverhältnis l/M teilt, wobei M = k · N und N 1 2; einer Impulssteuerschaltung (53), die sowohl die mit l/N bzw. l/M geteilten Taktsignale der Frequenzteiler empfängt; einem Frequenzteiler (54) mit einem Teilungsverhältnis l/L, der das Abtastsignal (S ) erzeugt; einer Abtastschaltung (21), die das Eingangs-Analogsignal (A^_n) empfängt und hieraus in Synchronismus mit dem Abtastsignal (S ) ein abgetastetes Signal aus dem Eingangssignal erzeugt; einer Zeitsteuersignal-Extrahierschaltung (22),

.../A5

909884/0920

'-·»--c- 29-2 8

die aus dem abgetasteten Signal das Zeitsteuersignal (S.) extrahiert; und einem Detektor (55) zum Feststellen der virtuellen Nundurchgänge, der das Zeitsteuersignal von der Zeitsteuersignal-Extrahierschaltung empfängt; wobei die Impulssteuerschaltung die Phasenverschiebung in Bezug zum Ausgang des Frequenzteilers mit dem Teilungsverhältnis l/N jedesmal dann bewirkt, wenn das Ausgangssignal des Frequenzteilers mit dem Teilerverhältnis l/M an die Impulssteuerschaltung während der Zeit angelegt ist, zu der der Detektor für die Nulldurchgänge daran kein Detektorsignal für einen virtuellen Nulldurchgang anzeigt (Fig. 5).
9. Zeitsteuerphasen-WiederherstenungsschaTtung nach Anspruch 8, dadurch gekennzeichnet, daß die Impulssteuerschaltung (53) aus folgenden Einzelschaltungen besteht: einem UND-Glied (71), das an seinem ersten Eingang das Ausgangssignal des Frequenzteilers (52) mit dem Teilerverhältnis l/M empfängt; einem Verzögerungs-Flipflop (72), der an seinem D-Eingang das Ausgangssignal des UND-Glieds empfängt, einem NOR-Glied (73), das an seinem ersten Eingang das Signal vom Q-Ausgang und an seinem zweiten Eingang das Ausgangssignal des Frequenzteilers (5t) mit dem Teilungsverhältnis l/N empfängt, dessen Ausgang außerdem an den Eingang "CLOCK" des Verzögerungs-Flipflops angelegt wird, der von seinem TJ-Ausgang das Signal an einen zweiten Eingang des UND-Glieds abgibt und der durch das Anlegen des Detektorsignals (S_y) für virtuelle Nundurchgänge an seinen Eingang "RESET" geklärt wird, wobei das Ausgangssignal des NOR-Glieds an den Frequenzteiler (54) mit dem Teiluhgsverhältnis l/L angelegt wird (Fig. 7).
10. Zeitsteuerphasen-Wiederherstellungsschaltung nach Anspruch 8, dadurch gekennzeichnet, daß die ImpuTssteuerschaltung (53') aus folgenden Einzel schal tungen besteht: einem ersten UND-Glied (113), das an seinem ersten Eingang das Ausgangssignal vom Frequenzteiler (51) mit dem Teilungsverhältnis l/N und an seinem zweiten Eingang das

..JkS

9098 84/092 0

2928445

Ausgangssignal des Frequenzteilers (52) mit dem Teilungsverhältnis l/M empfängt; einem ersten Verzögerungs-Flipflop (114), der an seinem D-Eingang das Ausgangssignal vom ersten UND-Glied empfängt; einem zweiten UND-Glied (115), das an seinem ersten Eingang das Ausgangssignal des ersten UND-Glieds und an seinem zweiten Eingang das Signal vom TJ-Ausgang des ersten Verzögerungs-Flipflops empfängt; einem zweiten Verzögerungs-Flipflop (116), der an seinem D-Eingang das Ausgangssignal des zweiten UND-Glieds empfängt, einem dritten Verzögerungs-Flipflop (117), der an seinem D-Eingang das Signal vom Q-Ausgang des zweiten Verzögerungs-Flipflops empfängt; und einem ODER-Glied (112), das an seinem ersten Eingang das Ausgangssignal des Frequenzteilers mit dem Teilungsverhältnis l/N und an seinem zweiten Eingang das Signal vom Q-Ausgang des dritten Verzögerungs-Flipflops empfängt, wobei an jeden CLOCK-Eingang des ersten, des zweiten und des dritten Verzögerungs-Flipflops das Bezugstaktsignal (CLK) angelegt ist, der dritte Verzögerungs-Flipflop durch das Anlegen des Detektorsignals der festgestellten virtuellen Nulldurchgänge geklärt wird und das Ausgangssignal des ODER-Glieds an den Frequenzteiler mit dem Teilungsverhältnis l/L angelegt ist (Fig. 11).
11. Zeitsteuerphasen-Wiederherstellungsschaltung nach Anspruch 5, dadurch gekennzeichnet, daß weiterhin eine Selektorschaltung (130) einbezogen ist, die bestimmt, ob die Phasenverschiebung durch Entfernen oder durch Einschieben von Impulsen entsprechend einem Vergleichsergebnis der Werte der aufeinanderfolgenden ersten und zweiten Zeitsteuersignale, die vor bzw. nach dem Auftreten des virtuellen Nulldurchgangs vorhcmden sind, durchzuführen ist.
12. Zeitsteuerphasen-Wiederherstellungsschaltung nach Anspruch 11, dadurch gekennzeichnet, daß die Selektorschaltung(i30) aus folgenden Einzelschaltungen besteht: Exklusiv-ODER-Gliedern 133, die an ihrem jeweiligen ersten Eingang entsprechende Bits des Zeitsteuersignals (S^) _s Jas j_n Zweierkomplement-Anzeige ausgedrückt ist, mit Ausnahme des Bits (MSB) höchster Wertigkeit empfangen, welches die Polarität dieses Signals anzeigt, wobei die zweiten Eingänge

.../A7 909884/0920

-'AT"-

der Exklusiv-ODER-Glieder gemeinsam das Bit höchster Wertigkeit empfangen; einer ersten Halteschaltung (131), die die Ausgangssignale der Exklusiv-ODER-Glieder und das Bit höchster Wertigkeit in Synchronismus mit dem Abtastsignal (S_$) empfängt; einer zweiten Halteschaltung (132), die das Ausgangssignal der ersten Halteschaltung in Synchronismus mit dem Abtastsignal empfängt; einem Komparator, der die Ausgangswerte der ersten und der zweiten Halteschaltung miteinander vergleicht; einem Verzögerungs-Flipflop (135), der an seinem D-Eingang das Ausgangssignal des !Comparators empfängt; einem ersten UND-Glied (137), das an seinem ersten Eingang das Bit höchster Wertigkeit, das in der zweiten Halteschaltung gespeichert ist, empfängt und an seinem zweiten Eingang das Bit höchster Wertigkeit, das in der ersten Halteschaltung gespeichert ist, über einen Inverter (136) empfängt; und einem zweiten UND-Glied (138), das an seinem ersten Eingang das Abtastsignal und an seinem zweiten Eingang das Ausgangssignal des ersten UND-Glieds empfängt und sein Ausgangssignal an den CLOCK-Eingang des Verzögerungs-Flipflops abgibt (Fig. 13).
13. Zeitsteuerphasen-Wiederherstellungsschaltung nach Anspruch 6, dadurch gekennzeichnet, daß sie aus folgenden Einzelschaltungen besteht: einem Frequenzteiler (51) mit einem Teilungsverhältnis l/N, der die Frequenz des Bezugstaktsignals (CLK) teilt; einer Impulssteuerschaltung (141), die das Ausgangssignal des Frequenzteilers mit dem Teilungsverhältnis l/N empfängt; einem Frequenzteiler (54) mit einem Teilungsverhältnis l/L, der das Ausgangssignal der Impulssteuerschaltung empfängt und das Abtastsignal (S ) erzeugt; einer Abtastschaltung (21), die das Eingangs-Analogsignal (A^_n) empfängt und synchron mit dem Abtastsignal abgetastete Signale abgibt; einer Einschiebeschaltung (142) zum Einschieben eines Pseudo-Tastsignals, das von einem Pseudo-Abtastsignal mit dem Wert Null abgetastet ist, in das wirkliche abgetastete Signal; einer Zeitsteuersignal-Extrahierschal tung (22), die das ZeitsteuersignaT (S^) aus dem von der Einschiebeschaltung der Pseudo^Tastsignale gelieferten Ausgangssignal extrahiert, wobei dieses Zeitsteuersignal ein sowohl durch

.../A8

90988A/0920

die realen als auch durch die Pseudo-Abtastsignale abgetastetes Signal ist; einer Detektorschaltung (55) für Nulldurchgänge, die das Zeitsteuersignal von der Zeitsteuersignal-Extrahierschaltung in Synchronismus mit dem realen Abtastsignal empfängt; und einer Impulszahl-Setzschaltung (143), die sowohl durch das Detektorsignal (S ) der virtuellen Nulldurchgänge als auch das reale Zeitsteuersignal gesteuert wird und ein Impulszahl-Setzsignal abgibt, das die Zahl der Impulse zwischen dem am virtuellen Nulldurchgang liegenden Pseudo-Zeitsteuersignal und dem nächst!legenden realen Zeitsteuersignal angibt; wobei die Impulsverschiebung von der Impulssteuerschaltung entsprechend dem Impulszahl-Setzsignal durchgeführt wird (Fig. 14).
14. Zeitsteuerphasen-Wiederherstellungsschaltung nach Anspruch 13, dadurch gekennzeichnet, daß die Impulssteuerschaltung 141 und die Impulszahl-Setzschaltung (143) gemeinsam aus den folgenden Einzelschaltungen zusammengesetzt sind: einem bidirektionellen Schieberegister (162), das an seinem CLOCK-Einang das Ausgangssignal des Frequenzteilers (51) mit dem Frequenzverhältnis l/N und an seinem CLEAR-Eingang das Abtastsignal (S₅) empfängt; einem UND-Glied (163), das einerseits ein Signal vom Q-Ausgang des bidirektionellen Schieberegisters und andererseits das Detektorsignal (S_y) für den virtuellen Nulldurchgang empfängt; und einem NOR-Glied (161), das die Ausgangssignale einerseits des Frequenzteilers mit dem Teilungsverhältnis l/N und andererseits des UND-Glieds empfängt und ausgangsseitig ein Signal zur Einspeisung in den Frequenzteiler (54) mit dem Teilungsverhältnis l/L erzeugt, wobei das Detektorsignal für den virtuellen Nulldurchgang ebenfalls an den R/L-Eingang des bidirektionellen Schieberegisters angelegt ist und ein L_in-Eingang des Schieberegisters ein Eingangssignal aus Booleschen "1" und ein ^Rin ~^Ein9^an9 ^des Schieberegisters ein Eingangssignal aus Boole "0" empfängt (Fig. 16).

.../A9 909884/0920

-äs-- 9 29284A6
15. Zeitsteuerphasen-Wiederherstellungsschaltung nach Anspruch 13, dadurch gekennzeichnet, daß die Einschiebeschaltung (142) zum Einschieben der Pseudo-Tastimpulse aus folgenden Einzel schaltungen besteht: ersten UND-Gliedern (173), die an ihrem jeweiligen ersten Eingang entsprechende Bits des Zeitsteuersignals (S.), das durch Zweierkomplement-Anzeige ausgedrückt ist, empfangen; einer Halteschaltung (174), die das Ausgangssignal der UND-Glieder empfängt und ein der Zeitsteuersignal-Extrahierschaltung (22) einzuspeisendes Ausgangssignal erzeugt; einem Verzögerungs-Flipflop (172), der an seinem Q-Ausgang ein Signal abgibt, das gemeinsam den jeweiligen zweiten Eingängen der ersten UND-Glieder eingespeist ist; einem zweiten UND-Glied (171), das an seinem ersten Eingang das Abtastsignal (S ) mit der Frequenz f empfängt und an seinem zweiten Eingang das Signal vom TJ-Ausgang des Verzögerungs-Flipflops empfängt; wobei ein Abtastsignal mit einer Frequenz f_g' (f_s' > 'f ) sowohl an den CLOCK-Eingang des Verzögerungs-Flipflops als auch an den der Halteschaltung angelegt ist (Fig. 17).
16. Zeitsteuerphasen-Wiederherste!1ungsschaltung nach Anspruch 13, dadurch gekennzeichnet, daß die Zeitsteuersignal-Extrahierschaltung (22) aus einem digitalen Quadrierer (101) und einem digitalen engen Bandpassfilter (102) besteht.
17. Zeitsteuerphasen-Wiederherstellungsschaltung nach Anspruch 15, dadurch gekennzeichnet, daß weiterhin ein Vorfilter (181) einbezogen ist und eine Serienschaltung des Vorfilters und des digitalen Quadrierers (101) zwischen der Abtästschaltung ( 21) und der Einschiebeschaltung (142) der Abtastimpulse angeordnet ist, und daß das digitale enge Bandpassfilter (102) am Ausgang der Einschiebeschaltung der Abtastimpulse folgt und mit der Detektorschaltung (55) der virtuellen Nulldurchgänge verbunden ist (Fig. 18).
18. Zeitsteuerphasen-Wiederherstellungsschaltung nach einem der Ansprüche 1 bis 17* dadurch gekennzeichnet, daß der Bezugstakt-

.../AlO 90 9884/0 920

2928445

generator (231) weiterhin mit einer Schaltung (230) zum Unterdrücken eines Zeitsteuerzitterns und einer Frequenzverschiebung, die im Zeitsteuersignal enthalten ist, zusammenwirkt.
19. Zeitsteuerphasen-Wiederherstellungsschaltung nach Anspruch 18, dadurch gekennzeichnet, daß die Schaltung (230) zum Unterdrücken des Zeitsteuerzitterns einen Oszillator (231) aufweist, der ein Taktsignal (CLK') erzeugt, dessen Frequenz geringfügig höher als eine Nominal frequenz (f ) des Bezugstaktsignals um einen Frequenzbetrag (Af) ist, wobei die Frequenz des Bezugstaktsignals von
einem Frequenzbetrag (f -Af) bis zu einem Frequenzbetrag (f +Af) entsprechend der Differenz zwischen der Phase des Abtastsignals und der Phase des Zeitsteuersignals ist (Fig. 23).

909884/0920