DE2729312A1

DE2729312A1 - Verfahren und schaltungsanordnungen zur synchronisierung von taktsignalen

Info

Publication number: DE2729312A1
Application number: DE19772729312
Authority: DE
Inventors: Michel Choquet; Daniel Pilost; Andre Vade
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1976-07-09
Filing date: 1977-06-29
Publication date: 1978-01-19
Also published as: DE2729312C2; AU2830077A; FR2358056B1; SE7707932L; SE435439B; US4137427A; CH624518A5; GB1540510A; ES460526A1; IT1115359B; JPS5753018B2; FR2358056A1; JPS538507A; AU510474B2

Description

Böblingen, 27. Juni 1977 ker/bd/sr

Anmelderin:

International Business Machines Corporation, Armonk, N.Y. 10 504, USA

Amtliches Aktenzeichen: Neuanmeldung Aktenz. der Anmelderin: Docket FR 976 002

Bezeichnung:

Verfahren und Schaltungsanordnungen zur Synchronisierung von Taktsignalen

Vertreter:

Patentanwalt

Dipl.-Ing. G. B R Ü G E L 7030 Böblingen, Sindelfinger Str. 49

709883/0731

Die Erfindung betrifft Verfahren und Schaltungsanordnungen zur Synchronisierung von Taktsignalen entsprechend dem Oberbegriff des Patentanspruchs 1 und insbesondere die Empfänger-Taktsynchronisierung in einer Datenübertragungsanlage mit Phasentastmodulation, die in der internationalen Literatur auch als PSK-Modulation bezeichnet wird.

Diese Modulationsart ist im einzelnen in den folgenden Büchern beschrieben: "Data Transmission" von Bennett und Davey, Kapitel 10, veröffentlicht von McGraw-Hill, New York 1965 und "Principles of Data Communications" von Lucky, Salz und Weldon, Kapitel 9, veröffentlicht von McGraw-Hill, New York 1968. Einzelheiten der betroffenen Technik, die nachfolgend kurz angerissen werden soll, sind in diesen beiden Werken zu finden.

Bei der digitalen Datenübertragung mit PSK-Modulation werden die zu übermittelnden Digitaldaten zur Phasenmodulation eines Trägers zu diskreten Zeitpunkten, den sogenannten Signalzeitpunkten, benutzt. Zwei Arten von PSK-Modulation sind bekannt: die sogenannte kohärente Modulation (CPSK) und die sogenannte Differentialmodulation (DPSK).

Bei der CPSK-Modulation entspricht jeweils ein absoluter Phasenwert einer Gruppe von Datenbits oder einem Zeichen. i- Bei der DPSK-Modulation entspricht eine Phasendifferenz !gegenüber dem vorangehenden Zeichen jeweils dem zu übermittelnden Zeichen. Die Zahl der insgesamt gegebenen absoluten Phasenwerte oder der Phasendifferenzen bei der Codierung hängt von der Zahl der mit einem Zeichen übermittelbaren Bits ■ ab. Bei der Codierung eines Zeichens mit % Bits sind 2 absolute Phasenwerte oder Phasendifferenzen erforderlich.

Der im Sender einer Ubertragungsanlage so modulierte Träger wird über einen Ubertragungskanal einem Empfänger zugeführt.

fr 976 OO2 709883/0731

Der Phasenwert des empfangenen Signals wird bei den durch einen empfangsseitigen Taktgeber angegebenen Signalzeitpunkten ausgewertet und die übermittelten Daten dabei wiedergewonnen .

Um die Daten richtig wiedergewinnen zu können, ist es unbedingt erforderlich, daß die durch den empfangsseitigen Taktgeber bestimmten Signalzeitpunkte mit den Zeitpunkten übereinstimmen, zu denen die Trägerphase moduliert ankommt. Dazu muß der Empfänger einen Taktgenerator aufweisen, dessen Frequenz und Phase auf die Signalzeitpunkte des einlaufenden Signals einstellbar sind.

Diese auch als Synchronisierung bezeichnete Arbeitsweise läßt sich auf verschiedenen Wegen durchführen.

Eine der gangbaren Möglichkeiten besteht darin, die Frequenz des Taktsignals so eng wie möglich in Übereinstimmung mit einem Vielfachen der sendeseitig benutzten, in Bauds ausdrückbaren Signalfolgefrequenz 1/T auszuwählen, wobei eine genaue Einstellung der Frequenz und Phase des Taktsignals unter Verwendung von vor und während der übertragung der Daten selbst übermittelten Signalen durchgeführt wird. Die Einstellung erfolgt in einzelnen Schritten. Zuerst wird vor dem Beginn der Datenübertragung die Anlage gestartet und die Phase des Taktsignalgenerators grob eingestellt. Dann wird, ebenfalls noch vor Beginn der eigentlichen Übertragung, die Phase des Taktsignalgenerators nachgestellt. Schließlich werden aufeinanderfolgende Korrekturen des Taktes während der übertragung aufgrund von aus den empfangenen Signalen übertragenen Informationen ermöglicht. Zur Synchronisierung des Taktes währerd der übertragung wird eine Steuerinformation zur Korrektur der Taktsignalphase aus einem Signal abgeleitet, das dem empfangenen, die Daten beinhaltenden Signal überlagert ist. Der Hauptnachteil dieser Arbeitsweise ist die Zufügung zusätzlichen Rauschens bei

^FR976O°² 709883/0731

der Übertragung.

Ein anderer Weg wurde in der deutschen Patentanmeldung P 26 13 432.7 mit französischer Priorität vom 25. April 1975 angegeben. Dieser Weg umfaßt die Ableitung der Steuerinformation zur Einstellung der Phase des Taktgebers im Empfänger aus dem empfangenen Signal. Zu diesem Zweck wird das empfangene Signal gefiltert, um ein erstes Signal mit einer Frequenz f..=f -1/2T und der Phase Φ₁ sowie ein zweites Signal mit der Frequenz f_?=f +1/2T und der Phase <j>~ abzuleiten; f ist dabei die Trägerfrequenz und 1/T die Signalfolgefrequenz in Bauds. Diese beiden Signale werden dann miteinander kombiniert, um ein Fehlersignal zu erzeugen, das die Phasenabweichung Φι-Φ? markiert und als Steuersignal verwendet wird zur Einstellung der Taktphase unter Herauskorrektur der Phasenabweichung φ..-φ_.

Die Durchführung dieses Einstellverfahrens benötigt verschiedene Filter und infolgedessen auch, wenn digitale Filter verwendet werden, eine erhebliche Rechenkapazität. Wegen der damit verbundenen hohen Kosten ist die Anwendung einer großen Rechenkapazität zuweilen nicht zu gerechtfertigen. Für manche Anwendungen sollten sich einfachere und billigere Synchronisierverfahren finden lassen.

Die Aufgabe der Erfindung ist daher die Angabe eines vorteilhaften Verfahrens zur Steuerung der Phaseneinstellung des Taktsignals von Empfängern in Übertragungsanlagen mit PSK-Modulation; die Phasensteuerinformation soll dabei aus dem die Daten übermittelnden, im Empfänger aufgenommenen Signal ableitbar sein; eine ausgezeichnete Zuverlässigkeit soll damit auch bei stärkeren Verzerrungen des übertragenen Signals erreichbar sein; über allem steht der Gesichtspunkt, möglichst wirtschaftlich arbeiten zu können.

fr 976 002 709883/0731

Die Lösung dieser Aufgabe ist im Patentanspruch 1 gekennzeichnet. Vorteilhafte Ausgestaltungen sind in den Unteransprüchen angegeben.

Das Verfahren nach der vorliegenden Erfindung basiert auf den kennzeichnenden Paramtern des in einem Empfänger aufgenommenen Signals. Das aufgenommene Signal ist eine zeitvariante Funktion mit zwei Parametern, deren Werte zu den Signalzeitpunkten festliegen. Die betrachteten Parameter sind die Umhüllende des Signals und seine Phasenlage unter Eliminierung der mit der Phase übertragenen Daten. Dabei zeigen zu jedem Signalzeitpunkt die Umhüllende und die von Daten bereinigte Phase eine minimale Varianz. - Diese Eigenschaft wird durch das vorliegende Verfahren zur Erzeugung eines Fehlersignals verwendet, das seinerseits zur Einstellung der Signalphasenlage des Empfängertaktgebers ausgenutzt werden kann.

Drei Verfahrensschritte werden dabei ausgeführt. Im ersten Schritt wird die Abweichung 6X₁ eines der beiden charakteristischen Parameter (Phase abzüglich Daten oder Umhüllende) des zur Zeit t₁=t -τ empfangenen Signals gemessen; t ist dabei

IS S

der ungefähre Empfangssignalzeitpunkt gemäß Taktgeber und T ein gegebenes Zeitintervall. Im zweiten Schritt wird die Abweichung 6X, desselben charakteristischen Parameters zum Zeitpunkt t_o=t +τ gemessen. Im dritten Verfahrensschritt Wird das Fehlersignal aus den Abweichungen 6X₁ und 6X₂ nach der folgenden Gleichung bestimmt:

ε = (6X₂)² - ₁

Dieses Fehlersignal wird dem Taktgeber zwecks Variierung ier Phase seiner Ausgangssignale zugeführt, bis ε Null wird.

kusführungsbeispiele nach der Erfindung sind in den Zeichnungen dargestellt und werden -im folgenden näher beschrieben.

fr 976 OO2 70 9883/073 1

Fig. 1 zeigt die Hauptbestandteile eines Datenempfängers nach einer ersten Ausführungsart,

2 Fign. 2a u. b zeigen schematisch die Variationen Sr (t)

in Abhängigkeit von der Zeit bei einer übertragung ohne und mit Verzerrungen.

Fig. 3 zeigt in Einzelheiten eine erste Ausführung der Einstellkreise 12 gemäß Fig. 1.

Fig. 4 zeigt eine zweite Ausführung der Einstellkreise 12 gemäß Fig. 1.

Fig. 5 zeigt einen Teil des Empfängers gemäß Fig. 1, der für den Einsatz eines anderen Ausführungsbeispiels entsprechend der Erfindung abgeändert ist.

Fig. 6 zeigt die Einzelheiten der Einstellkreise 12» gemäß Fig. 5.

Fig. 7 zeigt schematisch einen Oszillator, der die Einstellsignale von den Schaltkreisen gemäß Fign. 3, 4 oder 6 verwenden kann.

Nach der Erfindung enthält der Empfänger für PSK-Modulation einen Taktsignalgenerator mit variierbarer Frequenz und/oder Phase und eine Steuereinrichtung zur Erzeugung des folgenden

!Fehlersignals:

ε = (6X₊₁)² - (6X_-1)²

Dieses Signal wird aus dem empfangenen Signal durch Verarbeitung des Parameters X des empfangenen Signals zu zwei Zeit-

FR 976 002 TO 9 8 8 3 / 0 7 3 1

- te -

punkten t .+τ und t .-τ, d.h., X... und X₁/ gewonnen. Das

3Cl 3Ct τ I — ι

Signal ε wird dem Taktsignalgenerator zugeführt und dessen Frequenz und/oder Phase so variiert, daß ε verschwindet.

Mehrere Ausführungen nach der vorliegenden Erfindung sollen beschrieben werden. Bei den ersten Ausführungsarten ist der gewählte Parameter X die Signalumhüllende und bei der dritten Ausführungsart ist der ausgewählte Parameter X die von Daten bereinigte Signalphase.

Der Datenempfänger nach Fig. 1 enthält eine Einrichtung zur Verarbeitung der empfangenen Signalumhüllenden entsprechend der Erfindung. Wenn unter PSK-Modulation Daten mittels eines Ubertragungsträgers zu Signalzeitpunkten im Abstand der Periode T übermittelt werden, hat die Umhüllende des empfangenen Signals zu den SignalZeitpunkten einen konstanten Wert.

In Fig. 1 sind nur die Hauptteile des Empfängers zur Durchführung des Verfahrens nach der Erfindung dargestellt. Der Empfänger enthält eine Eingangsleitung 1, über die das empfangene Digitaldaten-Trägersignal vom Ubertragungskanal unter PSK-Modulation einläuft. Die Aufgabe des Empfängers ist die Wiedergewinnung der digitalen Daten aus dem empfangenen Signal. Dazu wird das über 1 aufgenommene Signal einem Abtaster 2 zugeführt, der über seine Ausgangsleitung 3 mit einer Frequenz 1/τ Abtastwerte des zugeführten Signals weitergibt; 1/τ ist ein Vielfaches m/T der Signalfolgefrequenz. Die abgetasteten Werte werden in Digitalwerte mittels eines Analog/Digital -Wandlers 4 umgewandelt.

Die digitalen Abtastwerte werden einem Hilbert-Transformator 5 zugeführt, der an seinem Ausgang 6 Abtastwerte s. des empfan-

976 OO2 709883/0731

genen Signals und an einem anderen Ausgang 7 Abtastwerte §. mittels Hilbeifc-Transformation des empfangenen Signals abgibt.

Die Abtastwerte s. und s. werden einem Auswerter 8 zugeführt, der aus den Digitalwerten s. und §. die Phase Φ und die Amplitude oder den Wert der Umhüllenden r zu den einzelnen Abtastpunkten über Ausgangsleitungen 9 und 10 abgibt. Die Schaltkreise 2, 4, 5 und 8 sind herkömmlicher Bauart und brauchen an dieser Stelle nicht näher erläutert zu werden. Zur Beschreibung eines solchen Auswerters 8 möge auf eine Arbeit von Voider in IRE Transactions on Electronic Computers, September 1959, Seiten 330 bis 334 hingewiesen werden mit dem Titel "The Cordic Trigonometrie Computing Technique". Andere Verfahren zur Gewinnung der Phase sind in der französischen Patentanmeldung 71 47 850 vom 21. Dezember 1971 zu finden.

Die Abtastzeitpunkte werden durch einen phasensteuerbaren Oszillator 11 bestimmt, der auf seiner Ausgangsleitung 11a ein Abtastsignal mit einer Frequenz 1/τ und einer steuerbaren Phase abgibt. Entsprechende Schaltkreise sind allgemein bekannt. Im wesentlichen enthält der phasensteuerbare Oszillator einen Kristalloszillator, der ein Sinussignal mit einer hohen Frequenz abgibt. Dieses Signal wird in Rechteckform umgewandelt und einem Frequenzteiler zugeführt, der Abtastimpulse mit einer gewünschten Frequenz abgibt. Durch Veränderung des Teilungsverhältnisses ist die Frequenz und die Abtastimpulsphase variierbar.

Es wird angenommen, daß vor einer Nachrichtenübertragung eine bekannte Datenfolge zur Voreinstellung des Taktes übermittelt wird, wobei die Signalzeitpunkte, zu denen Daten wiedergewonnen werden sollen, roh bestimmt werden. Dies kann durch Ausmessung der sogenannten Impulsaugen und durch Nachstellung der Phase derart erfolgen, daß die Augenöffnung ein Maximum erreicht.

fr 976 OO2 70 9883/073 1

Die Phaseneinstellung des Taktsignalgenerators während einer Nachrichtenübertragung wird unter Steuerung mittels eines
Fehlersignals durchgeführt, das seinerseits in Einstellkreisen 12 erzeugt wird, über die Schaltkreise 13, die ein über zwei Abtastperioden auf beiden Seiten jedes einzelnen Signalzeitpunktes geöffnetes Torglied und einen Serien/Parallelwandler enthalten, empfangen die Einstellkreise 12 drei Abtastwerte der Umhüllenden des empfangenen Signals, und zwar so dicht wie
möglich bei den Signalzeitpunkten, und leiten dabei das
Fehlersignal ab. Das Torglied der Schaltkreise 13 wird mittels eines Signals über eine Leitung 11b geöffnet, das seinerseits unter Abzählung der Taktimpulse gewonnen wird.

Zwei Ausführungen der Einstellkreise 12 sollen anhand der
Fign. 3 und 4 in Einzelheiten erläutert werden. Vor Beginn
der Beschreibung der Einstellkreise 12 im einzelnen soll erläutert werden, wie das Fehlersignal unter Verarbeitung der
Umhüllenden erzeugbar ist.

Das in PSK-Modulation übertragene Leitungssignal ist durch zwei Quadraturkomponenten definierbar:

(1) x(t) = Y s_Q(t-kT+t_o) · cos (2ττί^+φ_κ+φ_ο)

(2) x(t) = I s_Q(t-kT+t_o) · sin

Darin sind:

k eine ganze Zahl,
f die Trägerfrequenz,
1/T die Signalfolgefrequenz,
j t eine Ursprungsbezugszeit,

j φ die Ursprungsphase,

J s_o(t)das Basisband-Signalelement,

fr 976 002 709883/0731

wobei gilt:

s_o(kT) = 1.

Die Signalumhüllende ist anzugeben als:

(3) r(t) =Λ/χ U) + x²(t)

Somit ist r(t) zeitabhängig. Zu den Signalzeitpunkten t weisen x(t) und x(t) eine minimale Zwischensymbolüberlappung auf; infolgedessen hat dabei die Umhüllende Richtpunkte, bei denen die Varianz von r(t) praktisch Null ist.

Bei den optimalen Signalzeitpunkten t . weist die Varianz ein Minimum auf, das sich folgendermaßen schreiben läßt:

(4) Mittelwert von δ r(t) zum Zeitpunkt t . modulo T

= <5²r(t_{o t}) = minimal

Darin ist 6r(t) die Varianz der Umhüllenden.

Es ist festzustellen, daß δ r(t) eine Funktion mit der Periode T ist, welche ein Maximum in der Mitte des Intervalls zwischen

t . und t .+T aufweist, wie dies in den Fign. 2a und b für opt opt

eine übertragung ohne und mit Verzerrungen dargestellt ist.

Zu jedem durch den Empfängertaktgeber bestimmten Signalzeitpunkt t__. wird die Varianz ausgemessen unter Verarbeitung

clCC

zweier Abtastwerte auf beiden Seiten der Abtastung r(t___t)/ die den Abstand τ aufweisen. Diese beiden Abtastwerte sollen bezeichnet werden als r - und r«, die mittlere Abtastung jedoch als r .

FR 976 002 iTÖ 9883/0731

- V6 -

Diese Messung wird über einige Perioden integriert und dabei die Taktphase so korrigiert, daß die Varianz null wird. Dann wird das empfangene Signal sauber zu einem Zeitpunkt abgetastet, der mit der Sendertastung übereinstimmt. Die Einstellkreise errechnen dabei:

(5) (6r₊₁)² - (Sr_-1)² = e

(6) (6r₊₁)² - (Or_-1)² = ε

Dies läßt sich wie folgt ausdrücken:

(7) (6r₊₁ - Sr_-1) · (6r₊₁ + Or_-1) = ε

Die eigentliche Abtastperiode, die im Vergleich zur gesamten Signalperiode kurz ist, kann in erster Näherung mit Or₊₁ und ,Sr_-1 beschrieben werden:

(8) ₆r₊₁ « r₊₁ - ϊζ

(9) Sr_-1 Cr_-1-F^

Darin stellt r den Durchschnittswert der Signalumhüllenden zum mittleren Zeitpunkt t . dar.

Die Gleichung (7) läßt sich daher schreiben:

(10) (r₊₁ - _r-1) · (r₊₁ + _r-1 - 2r_o)= ε

Die Einstellkreise 12 könnten den echten Wert von ε berechnen; um jedoch die Lösung einfach zu gestalten, genügt es, das Vorzeichen von ε zu wissen und die Taktphase schrittweise um kleine Werte in der durch das Vorzeichen angegebenen Richtung zu verändern. Um einen optimalen Signalzeitpunkt t zu erzielen, wird die Taktphase so nachgestellt, daß t .

aCt

mit t . entsprechend dem nachstehend angegebenen Algorith-

FR 976 002 7 0 9 8 8 3/0731

mus zusammenfällt:

(11) sign ε = sign (r₊₁ - r_^) · sign (r₊₁ + r_^ - 2r_Q)

Schaltkreise, die diesen Algorithmus ausführen, sind in Fig. 3 dargestellt.

Es wäre ebenfalls möglich, ε auf eine andere Weise zu berechnen, bei der die Entwicklung von r~~ nicht erforderlii ist. Die Werte Sr .. und (Sr_-1 werden wie folgt abgeschätzt:

(12) Or₊₁ = r₊(t) - r₊(t-nT)

(13) Or_-1 = r_(t) - r_(t-nT)

Darin ist η eine ganze Zahl; der Phasennachstellalgorithmus entspricht dabei:

(14) sign ε = sign (Sr₊₁ - Or_-1) · sign ((Sr₊₁ + Or_-1)

Eine diesen Algorithmus ausführende Schaltungsanordnung ist in Fig. 4 dargestellt.

Es soll nun das erste Ausführungsbeispiel der Einstellkreise 12 gemäß der Fig. 3 beschrieben werden.

Die Einstellkreise 12 nach Fig. 3 bekommen an ihren drei Eingängen drei Abtastwerte r , r₊₁ und r_. der Umhüllenden über die Leitungen 14b, 14a und 14c von den Torschaltkreisen zugeführt.

Der Abtastwert r wird einem herkömmlichen Integrator 15 zugeführt, der über seine Ausgangsleitung 16 äen Mittelwert

fr 976 002 70 988 3/0 73 1

r abgibt. Dieser Integrator besteht aus einem ersten um α vervielfachenden Multiplizierer 17, einem Summierer 18, einem Verzögerungsglied 19 und einem zweiten, um 1-a vervielfachenden Multiplizierer 20. Das von 17 abgegebene Produkt r α wird mittels des Summierers 18 mit dem 1-a-Produkt des Abtastwerts r vom vorangehenden Signalzeitpunkt addiert. Das entsprechende Produkt dazu wird durch den Multiplizierer 20 abgegeben. Das Ausgangssignal von 18 ist r .

Die Abtastwerte r .. und r_.. über die Leitungen 14a und c werden in einem Addierer 21 addiert. Ein Multiplizierer 22 gibt das Produkt 2r~ ab. Ein Subtrahierer 23 bekommt die ³ ο

Summe r... +r _Λ und das Produkt 2r zugeführt und gibt über seine Ausgangsleitung 24 den digitalen Wert (r ..+r_..-2r7) ab. - Einem Subtrahierer 25 werden die Abtastwerte r₊₁ und r* zugeführt; er gibt über seine Ausgangsleitung 26 die Differenz (r₊..-r_..) ab.

Die Schaltkreise 27 und 28 bestimmen die Vorzeichen der zugeführten Werte (r₊₁+r_.. -2r~) und (r --r«). Diese Vorzeichen werden im Multiplizierer 29 miteinander multipliziert und ergeben dabei das Vorzeichen von ε, das als Fehlersignal verwendet werden soll.

Wenn das sich ergebende Produkt positiv ist, bedeutet dies, daß ε als Differenz ^t _ac*.~^to_Dt P^os:*-^{tiv ist}» dies bedeutet, daß der SignalZeitpunkt im Empfänger dem optimalen Signalzeitpunkt nachhinkt, so daß die Taktphase vorzurücken ist; d.h. andererseits, daß die Taktfrequenz erhöht werden sollte. jDas Teilungsverhältnis in einem Frequenzteiler wird dazu verkleinert. - Wenn t__.-t . andererseits negativ ist, dann wird das Teilungsverhältnis vergrößert. - Die Nachstellung wird bei jedem einzelnen Signalzeitpunkt durchgeführt. Dabei ergibt sich eine Akkumulation von Korrekturen, bis die ,Phase stimmt.

FR 976 OO2 7 ö 9 8 8 3 / 0 7 3 1

Die zweite Ausführung der Phaseneinsteilkreise ist in
Fig. 4 dargestellt. Darin werden zwei Abtastwerte r .. und
r« der Umhüllenden verarbeitet, die von den Schaltkreisen 13
gemäß Fig. 1 abgegeben werden. Ein Subtrahierer 30 nimmt
JAbtastwerte r .. und dazu den jeweils η Signalperioden voran- , !gehenden Abtastwert auf. η wird z.B. als 4 gewählt. Diese j Verzögerung wird mittels eines Verzögerungsglieds 31 bejwirkt. - Ähnlich werden einem Subtrahierer 32 Abtastwerte
Ir_-1 und der η Signalperioden vorangehende Wert mittels
jdes Verzögerungsglieds 33 zugeführt. - Die Ausgangssignale
der Schaltkreise 30 und 32 werden einem Summierer 34 und ' einem Subtrahierer 35 zugeführt. Die Ausgangssignale über
die Leitungen 36 und 37 von den Schaltkreisen 34 und 35
!werden zwei Schaltkreisen 38 und 39 zur Vorzeichenbestim- j bung der zugeführten Digitalwerte eingegeben. Die Ausgangs- I !signale der Schaltkreise 38 und 39 werden miteinander in
'einem Multiplizierer 40 multipliziert.

j :

i :

Nun spielt sich entsprechend der Fig. 4 folgendes ab:

Die Subtrahierer 30 und 32 bilden die Digitalwerte der j

Ausdrücke ^r₊₁ und ,Sr_-1 entsprechend (12) und (13). Der j

Summierer 34 gibt somit über die Leitung 36 den Digital- j

wert ab von: !

ir Subtrahierer 35 gibt über die Leitung 37 den Digitalwert
j von:

In den Schaltkreisen 38 und 39 werden die Vorzeichen der
pigitalwerte (6r₊₁+Or_-1) und (Or₊₁-Or_-1) gebildet und dem
Multiplizierer 40 zugeführt, der das Vorzeichen des Produkts

(6r₊₁ - Or_-1) · (6r₊₁ + Or_-1)
!bildet.
FR 976 002 Fö 988370731

40W

Das Vorzeichen von ε, welches ^act^opt^ 9⁶¹¹¹S⁰ Gleichung (14) wiedergibt, wird über die Ausgangsleitung 41 des Multiplizierers 40 verfügbar. Mit dieser Information wird die Abtastfrequenz ähnlich entsprechend Fig. 3 nachgestellt.

Nachstehend wird ein weiteres Ausführungsbeispiel nach der Erfindung beschrieben, bei dem das Fehlersignal nicht aus der Signalumhüllenden, sondern aus der Phase gebildet wird.

Fig. 5 zeigt den Teil des Empfängers, der beim Beschreiten dieses Weges abzuändern ist. Der Empfänger enthält dabei dieselben Einzelheiten wie der Empfänger gemäß Fig. 1 mit dem Abtaster 2, dem Oszillator 11, dem Wandler 4, dem Hilbert-Transformator 5 und dem Auswerter 8.

Phaseninformationen φ werden vom Auswerter 8 den Schaltkreisen 13' mit Torgliedern zugeführt, welche die Auswahl von drei Phasenabtastwerten nahe bei den Signalzeitpunkten gestatten. Diese Phasenwerte werden über die Leitungen 14'a, 14'b und 14'c Einstellkreisen 12¹ zugeführt, die das Fehlersignal zur Nachstellung des Oszillators 11 aus den Phasenabtastwerten ableiten.

Vor der Beschreibung der Einstellkreise 12' soll gezeigt werden, wie das Fehlersignal durch Verarbeitung der Phase der Abtastwerte des empfangenen Signals gewinnbar ist.

Das unter PSK-Modulation übermittelte Signal ist in den Gleichungen (1) und (2) dargestellt. Die Signalphase entspricht dabei

fr 976 002 70 9883/0731

(15) cf>(t) = Arc tg

Ähnlich wie die Signalumhüllende, kann auch die Phase abhängig von der Zeit variieren, jedoch ist hier die Phasen-Varianz zu den einzelnen Abtastzeitpunkten zu betrachten; die Phase des empfangenen Signals entspricht einer Konstanten, zu der der Phasenwert der jeweils übermittelten Information hinzugeschlagen ist.

Dabei ist zu jedem mit einem Signalzeitpunkt beim Senden zusammenfallenden Zeitpunkt die Varianz der von den Daten bereinigten Phase φ¹ minimal, wenn auch

δ²φ·(t) = minimal ist.

Das Verfahren zur Berechnung der Varianz der Phase φ' ist ähnlich dem zur o.a. Berechnung der Umhüllenden-Varianz. - Zu jedem durch den Empfangstaktgeber bestimmten Signalzeitpunkt t . wird die Varianz der Phase Φ' bestimmt unter Verarbeitung zweier Abtastungen, die um die Periode τ zu beiden Seiten der Abtastphase φ(ΐ .) versetzt angeordnet sind. Diese beiden Abtastwerte heißen φ₊₁ und Φ «; der mittlere Abtastwert wird als φ bezeichnet.

Die Messung der Varianz wird über einige Perioden hinweg integriert und die Taktphase so korrigiert, daß die Varianz null wird. Dann wird das empfangene Signal sauber zu einem Zeitpunkt abgetastet, der der Tastung auf der Sendeseite entspricht. Die Einstellkreise 12' berechnen den Wert ε¹ wie

folgt:

(16) (δφ'₊₁)² - (δφ¹.-,)² = ε'

fr 976 002 709883/0731

- M -Diese Gleichung kann auch geschrieben werden als:

(17) (δψ·₊₁ + δφ¹,.,) · (δψ·₊₁ - δφ·_.,) = ε·

Ähnlich, wie für die Verarbeitung der Signalumhüllenden j

beschrieben, ergibt sich ein Taktnachstellalgorithmus wie : folgt:

(18) sign ε¹ = sign[δφ^l ₊₁+δφ^l_₁] * βίςηίβφ'^-δφ¹^] !

Fig. 6 zeigt die Einzelheiten der Schaltkreise zur Be- ! Stimmung des Vorzeichens von ε¹ unter Verarbeitung der Pha- j senlage.

Die Anordnung gemäß Fig. 6 ist für DPSK-Modulation ver- I wendbar. Bei dieser Modulationsart werden die Daten aus _; der Phasendifferenz des zu zwei Signalzeitpunkten empfangenen Signals bestimmt. Zu jedem durch den Empfängertaktgeber bestimmten Signalzeitpunkt werden drei Abtastwerte φ _Λ , i φ und φ ₁ über die Leitungen 14'a, 14'b und 14'c den Einstellkreisen 12* zugeführt, die in Einzelheiten in Fig. 6 dargestellt sind.

•Der Abtastwert φ_₁ wird dem Pluseingang eines Subtrahierers j42 und dem Hinuseingang desselben Subtrahierers über ein

[Verzögerungsglied 43 mit der Verzögerung T zugeführt. Auf gleiche Weise wird der Abtastwert φ₊₁ dem Pluseingang eines Subtrahierers 44 und dem Minuseingang dieses Subtrahierers mit einer Verzögerung T über ein Verzögerungsglied 45 zugeführt.

Der Abtastwert φ wird einem Pluseingang eines Subtrahierers 46 und dem Minuseingang dieses Subtrahierers über ein Verzögerungsglied 47 zugeleitet. Der Digitalwert eines Phasen-

976 002 Ti9883/0731

bezugsmaßes, dessen Wert von der verwendeten Codierung abhängt und dessen Bedeutung noch beschrieben wird, wird einem weiteren Pluseingang des Subtrahierers 46 zugeführt. Um ein leichtes Verständnis der Erfindung zu ermöglichen, wird angenommen, daß die vier möglichen Phasendifferenzen 0, π/2, π und 3tr/2 den Zeichenkombinationen 00, 01, 11 und 10 entsprechen; in diesem Fall ist das Phasenbezugsmaß +π/4. Über den Subtrahierer 46 wird dieses Bezugsmaß der Phasendifferenz zweier nacheinander empfangener Abtastwerte zugeschlagen.

Die Ausgangsleitung 48 des Subtrahierers 46 ist mit einem Datendetektor 49 verbunden. Dieser Datendetektor kann ein UND-Glied sein, dessen einem Eingang der digitale Phasenwert über 48 und dessen anderem Eingang eine Maske zugeführt wird, die aus einer gegebenen Zahl von Einsen besteht, wobei die Länge dieser Maske von der Kombinationszeichenlänge und von einer vorgegebenen Zahl von Nullen besteht, die wiederum von der Zahl von Werten abhängt, die durch den A/D-Wandler

gemäß Fig. 1 abgegeben werden kann.

Die Ausgangsleitungen 50 und 51 der Subtrahierer 42 und 44

werden den Pluseingängen zweier Subtrahierer 52 und 53 zugeführt. Die Minuseingänge dieser Subtrahierer 52 und 53 sind mit der Ausgangsleitung 54 des Datendetektors 49 ^verbunden.

Die Ausgangsleitungen 55 und 56 der Subtrahierer 52 und 53 sind mit einem Summierer 57 verbunden und andererseits mit einem Subtrahierer 58.

fr 976 002 70 9883/0731

Die Ausgangsleitungen der beiden Schaltkreise 57 und 58 sind mit zwei Schaltkreisen 59 und 60 verbunden, die das Vorzeichen jeweils bestimmen. Die Ausgänge der Schaltkreise 59 und 60 sind mit einem Multiplizierer 61 verbunden, der das Fehlersignal abgibt.

Die Schaltkreise gemäß Fig. 6 arbeiten wie folgt: Die Subtrahierer 42 und 44 erzeugen die Phasendifferenzen

^Δ-1 * *^[tact - ^τ1 - ^{φ [t}act - ^(τ-^Τ)]

^Δ-Μ - ^act ^{+ T]} - *^[tact

Da die Phasenabtastwerte sehr nahe bei den Signalzeitpunkten gewonnen werden, entsprechen die Phasendifferenzen Δφ_. und Δφι den Varianzen δφ¹, und δφ¹ .. plus den Daten zum Zeitpunkt t _t·

Um δφ'_₁ und δφ'₊.. zu gewinnen, werden die Daten vom Phasenabtastwert φ durch die Schaltkreise 46, 47 und 49 herausgearbeitet und von Δφ, und Δφ .. in den Subtrahierern 52 bzw. 53 subtrahiert. - Die Ausdrücke δφ¹, und δφ'₊₁ sind somit zu den einzelnen Signalzeitpunkten auf den Ausgangsleitungen 55 und 56 der Subtrahierer 52 bzw. 53 verfügbar. - Damit bildet der Summierer 57 den Wert δφ¹ .. + δφ¹ , für die Vorzeichenbestimmung in 59 und der Subtrahierer 58 den Wert δφ¹ .. - δφ'_₁ für die Vorzeichenbestimttung in 60.

fr 976 002 70 988 3/0731

- 35 Der Multiplizierer 61 gibt das Produktvorzeichen ab von

Dies gilt für die einzelnen Signalzeitpunkte, womit entsprechend Gleichung (18) ein Kennzeichen gegeben ist für die Lage von t in bezug zu t . . Damit läßt sich die Phase des Taktgebers 11 zu den einzelnen Signalzeitpunkten durch Variierung des Teilungsverhältnisses des Frequenzteilers 63 gemäß Fig. 7 nachstellen.

In den Schaltkreisen gemäß Fig. 6 wird unterstellt, daß die Daten nach dem DPSK-Verfahren moduliert sind. Offensichtlich ist es möglich, das für diese Schaltkreise gewählte Prinzip auch zu verwenden, wenn die Daten in CPSK-Weise moduliert sind. Dann wären die Daten vom Abtastwert φ zu decodieren und diese Datrn von den Abtastwerten φ- und φ .. wie vorbeschrieben zu subtrahieren. Diese Ausführung wird nun jedoch nicht mehr in vollen Details beschrieben, da diese Möglichkeit dem Fachmann augenfällig ist.

Fig. 7 zeigt den allgemeinen Aufbau eines Taktgebers, der bei den einzelnen Ausführungen entsprechend der Erfindung verwendet werden kann. Dieser Taktgeber enthält einen Hochfrequenz-Signalgenerator 62, der mit einem Teiler 63 verbunden ist, dessen Teilungsverhältnis steuerbar ist.

Zu jedem einzelnen Signalzeitpunkt wird das Vorzeichen von t _t~t _t bestimmt mittels einer der Anordnungen gemäß den Fign. 3, 4 oder 6. Wenn das ermittelte Vorzeichen positiv ist, dann wird das Teilungsverhältnis um 1 erhöht; wenn das Vorzeichen negativ ist, wird das Teilungsverhältnis um 1 vermindert. Während die Nachstellung zu jedem einzelnen Signalzeitpunkt durchgeführt wird, akkumuliert der Frequenzteiler die notwendigen Korrekturen.

fr 976 OO2 709883/0731

Claims

-X- PATENTANSPRÜCHE

, 1J Verfahren zur Synchronisierung der Phasenlage empfangsseitig erzeugter Taktsignale,

welche die Signalabtastzeitpunkte für ein unter Phasentastmodulation in einer synchron arbeitenden Digitaldatenübertragungsanlage empfangenes Signal bestimmen, gekennzeichnet durch die folgenden Verfahrensschritte:

a) Messung der Abweichung ^x. eines charakteristischen, periodisch auftretenden Parameters X des zum Zeitpunkt t_act~^T empfangenen Signals, wobei t . der durch den Empfangstaktgenerator jeweils bestimmte Abtastzeitpunkt

und τ ein gegebenes Zeitintervall ist;

b) Messung der Abweichung ^X₊₁ desselben Parameters X zum Zeitpunkt ^_α*.^+τ?

c) aus den beiden δ-Werten Bestimmung des jeweiligen Mittelwerts eines Fehlersignals

ε = (6X₊₁)²-_-1
und Verwendung dieses Werts zur Nachstellung der Taktphasenlage, bis ε verschwindet.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als charakteristischer Parameter X die Umhüllende r des empfangenen Signals verwendet wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als charakteristischer Parameter X die von übertragenen Daten bereinigte Phase φ des empfangenen Signals verwendet wird.
4. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 2,

gekennzeichnet durch die folgenden Merkmale:

709883/0731

FR 976 002

ORIGINAL INSPECTED

272931?

a) Rechenkreise zur Ermittlung des Fehlersignal-Mittelwerts ε aus je drei aufeinanderfolgenden Abtastwerten r., r~ und r .. der Umhüllenden des empfangenen Signals, wobei r. der Abtastwert zum Zeitpunkt t .-τ, r_o der Abtastwert zum Zeitpunkt t . und r .. der Abtastwert zum Zeitpunkt t .+τ ist, gemäß der nachstehenden Gleichung:

ε = (Sr₊₁)² - (Or_-1)² « (r^-r^) · (r₊₁₊r._r2r₀)

b) Phasenvariierkreise für die Phasenlage der gebildeten Taktsignale unter Verwendung des jeweiligen Fehlersignal-Mittelwerts ε bis zu dessen Vorzeichenumkehr.
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet,

daß die Rechenkreise zur Ermittlung des jeweiligen Fehlersignal-Mittelwerts ε die folgenden Merkmale umfassen:

einen Integrator (15), dessen Eingang (über 14b) der jeweilige Abtastwert r zugeführt wird und an dessen Ausgang (über 16) der jeweilige Mittelwert r_Q der zugeführten Abtastwerte abnehmbar ist,

einen Multiplizierer (22), der den Mittelwert rT mit dem Faktor 2 multipliziert abgibt,

einen Summierer (21), dessen erstem Eingang (über 14a) der jeweilige Abtastwert r . und dessen zweitem Eingang (über 14c) der jeweilige Abtastwert r_₁ zugeführt wird, einen ersten Subtrahierer (23), dessen Pluseingang der Ausgangswert des vorgenannten Summierers (21) und dessen Minuseingang der Ausgangswert des Multiplizierers (22) zugeführt wird,

einen zweiten Subtrahierer (25), dessen Pluseingang der jeweilige Abtastwert r .. (über 14a) und dessen Minuseingang der jeweilige Abtastwert r_^ (über 14c) zugeführt wird,

709883/0731

FR 976 002
6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet,

daß die Phasenvariierkreise die folgenden Merkmale umfassen:

erste Vorzeichenbestimmungskreise (27) für den Ausgangswert r₊₁+r_.-2r vom Ausgang des ersten Subtrahierers (23) zu den einzelnen Abtastzeitpunkten t ., zweite Vorzeichenbestimmungskreise (28) für den Ausgangswert r₊₁~r_₁ vom Ausgang des zweiten Subtrahierers (25), einen zweiten Multiplizierer (29), dessen je einem Eingang die Vorzeichenwerte von je einem der vorgenannten Vorzeichenbestimmungskreise (27, 28) zugeführt werden und welcher an seinem Ausgang das Produktvorzeichen von ε abnehmbar macht,

einen Phasenschieber (Frequenzteiler 63), mit dessen Hilfe in Abhängigkeit vom Vorzeichen des Fehlersignal-Mittelwerts ε die Phase der Taktsignale veränderbar ist.
7. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 2,

gekennzeichnet durch die folgenden Merkmale:

a) Rechenkreise zur Ermittlung des Fehlersignal-Mittelwerts

ε aus je zwei aufeinanderfolgenden Abtastwerten r_~ und r - der Umhüllenden des empfangenen Signals,

wobei r« der Abtastwert zum Zeitpunkt t ..-τ und r - der Abtastwert zum Zeitpunkt t _t+x ist, gemäß der nachstehenden Gleichung:

ε = (6r₊₁)² - (Or_-1)² = (Or₊₁ - Or_-1) · (Or₊₁ + Or_-1)

b) Phasenvariierkreise für die Phasenlage der gebildeten Taktsignale unter Verwendung des jeweiligen Fehlersignal-Mittelwerts ε bis zu dessen Vorzeichenumkehr.

709883/0731

FR 976 OÖ2
8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß die Rechenkreise zur Ermittlung des jeweiligen Fehlersignal-Mittelwerts ε die folgenden Merkmale umfassen: einen ersten Subtrahierer (30) zur Berechnung der Differenz aus zwei Abtastwerten r ., deren Abtastzeitpunkte sich um ein Vielfaches η der Signalfolgeperiode T unterscheiden,

einen zweiten Subtrahierer (32) zur Berechnung der Differenz aus zwei anderen Abtastwerten r ,, deren Abtastzeitpunkte sich ebenfalls um ein Vielfaches η der Signalfolgeperiode T unterscheiden,

einen Summierer (34), dessen je einem Eingang die Ausgangssignale Sr₁ und 6r_.. vom ersten und zweiten Subtrahierer zugeführt werden,

einen dritten Subtrahierer (35), dessen je einem Eingang ebenfalls die Ausgangssignale <$r.-i ^und Sr_-1 vom ersten und zweiten Subtrahierer zugeführt werden.
9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß die Phasenvariierkreise die folgenden Merkmale umfassen:

erste Vorzeichenbestimmungskreise (38) für das Vorzeichen von 6r₊₁+6r_.. vom Summierer (34) ,

ι zweite Vorzeichenbestimmungskreise (39) zur Bestimmung des Vorzeichens von Or₊..-or. vom dritten Subtrahierer (35),

einen Multiplizierer (40), dessen je einem Eingang die Vorzeichenwerte von je einem der vorgenannten Vorzeichenbestimmungskreise (38, 39) zugeführt werden und welcher I an seinem Ausgang des Produktvorzeichen von ε abnehmbar macht,

einen Phasenschieber (Frequenzteiler 63), mit dessen Hilfe in Abhängigkeit vom Vorzeichen des Fehlersignal- Mittelwerts ε die Phase der Taktsignale veränderbar ist.

709683/0731

FR 976 002
10. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 3,

gekennzeichnet durch die folgenden Merkmale: a) Rechenkreise zur Ermittlung des Fehlersignal-Mittelwerts ε aus drei aufeinanderfolgenden Phasenabtastwerten Φ_ι/ Φ_ο und Φ₊₁ des empfangenen Signals,

wobei Φ - der Phasenwert zum Zeitpunkt t _.-τ, — ι acc

Φ_ der Phasenwert zum Zeitpunkt t .

und φ - der Phasenwert zum Zeitpunkt t .+τ ist, gemäß der nachstehenden Gleichung:

ε =

worin φ' die von Datenwerten bereinigten Phasenwerte sind;

b) Phasenvariierkreise für die Phasenlage der gebildeten Taktsignale unter Verwendung des jeweiligen Fehlersignal-Mittelwerts ε bis zu dessen Vorzeichenumkehr.
11. Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet,

daß die Rechenkreise zur Ermittlung des jeweiligen Fehlersignal-Mittelwerts ε die folgenden Merkmale umfassen: einen Datendetektor (49),

einen ersten Subtrahierer (42/52) zur Berechnung der Phasenabweichung δφ¹«, dessen Plus- und erstem Minuseingang zwei Phasenabtastwerte φ, zugeführt werden, deren Abtastzeitpunkte sich um die Signalfolgeperiode T unterscheiden, und dessen zweitem Minuseingang die vom Datendetektor abgegebenen Daten zugeführt werden, einen zweiten Subtrahierer (44/53) zur Berechnung der Phasenabweichung δφ' -, dessen Plus- und erstem Minuseingang zwei Phasenabtastwerte φ₊- zugeführt werden, deren Abtastzeitpunkte sich um die Signalfolgeperiode T unterscheiden, und dessen zweitem Minuseingang die vom Datendetektor abgegebenen Daten zugeführt werden,

fr 976 002 709883/0731

einen Summierer (57) , dessen je einem Eingang die Phasenabweichungen 6φ'_₁ und δφ' ₁ vom ersten und zweiten Subtrahierer zugeführt werden und der an seinem Ausgang die Summe aus den beiden Phasenabweichungen abnehmbar macht,

einen dritten Subtrahierer (58), dessen je einem Eingang die Phasenabweichungen δφ'₊₁ und δ ψ'_—1 vom zweiten und ersten Subtrahierer zugeführt werden und der an seinem Ausgang die Differenz aus den beiden Phasenabweichungen abnehmbar macht.
12. Schaltungsanordnung nach Anspruch 11, dadurch gekennzeichnet,

daß die Phasenvariierkreise die folgenden Merkmale umfassen:

erste Vorzeichenbestimmungskreise (59) für das Vorzeichen von δφ^ι ₊₁+δφ'_₁ vom Summierer (57), zweite Vorzeichenbestimmungskreise (60) für das Vorzeichen von δφ'₊₁-δφ'_^ vom dritten Subtrahierer (58), einen Multiplizierer (61), dessen je einem Eingang die Vorzeichenwerte von je einem der vorgenannten Vorzeichenbestimmungskreise zugeführt werden und welcher an seinem Ausgang das Produktvorzeichen von ε abnehmbar macht, einen Phasenschieber (Frequenzteiler 63), mit dessen Hilfe in Abhängigkeit vom Vorzeichen des Fehlersignal-Mittelwerts ε die Phase der Taktsignale veränderbar ist.

FR 976 002 709883/0731