DE2623749C2 - Schaltungsanordnung zum Korrigieren von demodulierten Signalen - Google Patents

Description

to und über jeweils ein Filter ein erstes bzw. zweites demoduliertes Signal (S 1 bzw. S 2) erzeugt,

und wobei dem Demodulator (DM) eine Iransformationsstufe (TS) nachgeschaltet ist die das erste bzw. zweite demodulierte Signal (S 1 bzw. 52) mit dem Cosinus bzw. dem Sinus des Phasenwinkels f7} zwischen dem Trägersignal und dem ersten Bezugssignal (B 1) zugeordneten ersten bzw. zweiten Transformationssignal (S3 bzw. 54) multipliziert und die Summe der Produkte als erstes korrigierendes Signal (A)abgibt und

die das erste bzw. zweite demodulierte Signal (S 1 bzv. 5 2) mit einem dem negativen Sinus bzw. dem Cosinus des Phasenwinkels (T) zugeordneten dritten bzw. vierten Transformationssignal (SS bzw. 56) multipliziert und die Summe der Produkte als zweites korrigiertes Signal (B) abgibt,

dadurch gekennzeichnet, daß die Transformationsstufe (TS) eine den jeweiligen Phasenwinkel (T) zwischen dem Trägersignal und dem ersten Bezugssignal (B 1) ermittelnde Schaltstufe (SS), der die ersten

und zweiten korrigierten Signale (A, B) zugeführt werden, und einen nachgeschalteten Signalgeber (FS) enthält, der in Abhängigkeit vom Phasenwinkel (T) zwischen dein Trägersignal und den Bezugssignsien (B 1, B 2) die Transformationssignale (S 3 bis 5 6) erzeugt

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,

daß die Transformationsstufe (TS) einen ersten und einen zweiten Multiplizierer (M 3, M 4), dem das erste bzw. zweite demodulierte Signal (S 1 bzw. 52) und das erste bzw. zweite Transformationssignal (S3 bzw. 54) zugeführt sind, und einen dem ersten und zweiten Multiplizierer (M3, Af 4) nachgeschalteten ersten Addierer

(AD 1) aufweist der das erste korrigierte Signal (A) an seinem Ausgang abgibt,

und daß die Transformationsstufe (TS) einen dritten und vierten Multiplizierer (M5, M 6), dem das erste bzw.

zweite demodulierte Signal (S 1 bzw. 52) sowie das dritte bzw. vierte Transformationssignal (SS bzw. 56) zugeführt sind, und einem dem dritten und vierten Multiplizierer (MS, M6) nachgeschalteten zweiten

Addierer (AD 2) aufweist, der das zweite korrigierte Signal (B) an seinem Ausgang abgibt

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet daß als Multiplizierer (M t bis M 6) und Addierer (ADl), AD 2) digital arbeitende Multipliziereinrichtungen bzw. Addierer vorgesehen sind.

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet daß als Signalgeber (FS) ein Festwertspeicher vorgesehen ist dessen AdreSeingängen dem Phasenwinkel (T) proportionale Signale /5 7) zugeführt werden un<i der die Transformationssignale (S3 bis 56) jeweils in Form einer Mehrzahl von Binärsignalen erzeugt. 5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Scbaltstufo (SS) einen Zähler

(ZA) enthält dessen Zählerstand in Abhängigkeit vom Vorzeichen des Phasenwinkels (T) jeweils erhöht oder vermindert wird und dessen Ausgänge mit den Adreßeingängen des Signalgebers (FS) verbunden sind.

Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Korrigieren von demodulierten Signalen mit den im Oberbegriff des Anspruchs 1 angegebenen Merkmalen.

Es ist bereits eine Empfangseinrichtung mit quantisierter Phasenmodulation eines Trägers bekannt (DE-AS 29 180), wobei die Nachricht in der Phasenänderung eines Impulses gegenüber dem zeitlich vorangehenden

so Impuls besteht und vorzugsweise eine feste Zahl quantisierter, äquidistanter Phasenänderungen vorgesehen ist. Ferner ist ein Empfänger mit zwei multiplikativ wirkenden Deraodulatoren vorgesehen, denen beiden die Empfangsspannung und die eine von zwei zueinander in Phasenquadratur stehenden Spannungen einer im Empfänger erzeugten Oszillatorfrequenz zugeführt werden, so daß nach Abtrennung trägerfrequenter Anteile durch Tiefpässe aus dem Empfangsvektor des Signals zwei Komponenten X2, yi, bezogen auf die durch den

Empfangsoszillator definierte Phasenebene, entstehen. Dabei besitzt der Empfangsoszillator eine beliebige Phasendifferenz oder kleine Frequenzdifferenz gegenüber dem empfangenen Träger. In Laufzeiten von der Dauer eines Impulsabstandes werden weitere Komponenten x\, y\ des zeitlich vorangegangenen Impulses gespeichert. Durch einen Rechenprozeß werden aus den beiden verfügbaren Komponentenpaaren die im erstgenannten Komponentenpaar xj, yi enthaltenen unbestimmten Phasen eliminiert Die betreffenden Maß-

qo nahmen eignen sich jedoch nicht dazu, ungestörte demodulierte Signale für eine weitere Verarbeitung auch in solchen Fällen bereitzustellen, daß zwischen dem eingangsseitig auftretenden Trägersignal und einem Bezugssignal unterschiedliche Phasenwinkel auftreten.

Es ist ferner eine Datenübertragungsanordnung bekannt (GB-PS 13 39 746), bei der die einzelnen Datenbits in der Phaseninformation eines übertragenen Signals enthalten sind, welches mit Sinus- und Cosinus-Signalen einer Multiplikation unterzogen wird. Die dabei getroffenen Maßnahmen genügen jedoch ebenfalls nicht um ungestörte demodulierte Signale für eine weitere Verarbeitung in solchen Fällen abgeben zu können, daß unterschiedliche Phasenwinkel zwischen dem im Datensignal enthaltenen Trägersignal und dem jeweiligen Bezugssienal vorhanden sind.

Es sind ferner Verfahren und Schaltungsanordnungen zum Entzerren von phasenmodulierten Signalen bekannt (DE-OS 24 03 309), wobei das jeweils aufgenommene Signal einem Transversalfilter mit variabler Übertragungsfunktion zum Entzerren zugeführt wird. Ein Fehlerregelsignal wird dabei durch Vergleich des entzerrten Signals mit einem Bezugssignal gewonnen und zur Nachregelung der Übertragungsfunktion des Transversalfilters derart ausgenutzt, daß das betreffende Fehlersignal verschwindet Ferner wird die Amplitude der Einhüllenden des entzerrten Signals zu durch einen Abtasttakt bestimmten Zeitpunkten zur Erzeugung eines einhüllenden Fehlersignals gemessen, welches mit dem entzerrten Signal zur Erzeugung des Fehlerregelsignals multipliziert wird. Um dabei vom Ausgang des Entzerrers ein Fehlersignal abzuleiten mit dessen Hilfe die Einstellung acs Entzerrers selbst gesteuert wird, ist vorgesehen, die Phase des entzerrten Signals um den Betrag π/2 zu verschieben, die Phase den entzerrten Signals festzustellen, die so bestimmte Phase mit den verschiede- to nen möglichen, bedeutsamen Phasen zur Erzeugung eines Phasenfehlersign-^j zu vergleichen, das betreffende Phasenfehlersignal mit dem phasenverschobenen Signal zur Erzeugung eines zweiten Fehlerinformationssignals zu multiplizieren und dieses zweite Fehlerinformationssignal von dem durch Multiplikation des Fehlersignals der Einhüllenden mit dem entzerrten Signal erhaltenen Signal zur Erzeugung eines Nachstellfehlersignals zu subtrahieren. Diese Maßnahmen genüge« jedoch ebenfalls nicht, um stets ungestörte demodulierte Signale für eine weitere Verarbeitung bereitzustellen, wenn unterschiedliche Phasenwinkel zwischen dem im Datensignal enthaltenen Trägersignal und dem jeweiligen Bezugssignal vorhanden sind.

Es ist schließlich schon en Rückkopplungsentzerrer in einem Empfänger für mehrpegelige digitale phasenmodulierte oder amplituden- und phasenmodulierte Signale bekannt (DE-OS 25 44 124). Die betreffenden Signale werden in zwei Quadraturträger aufgespalten, und die Beseitigung der mit den Signalkomponrrten auf beiden Trägern verbundenen Verzerrungen erfoigt auf der Basis einer Entscheidung, die von einer Entschekkragsschs!- tung durchgeführt wird, welche aufgrund dti* beiden Quadraturkomponenten des Signals den charakteristischen Winkel der Signalphase unmittelbar erkennt und Winkelfunktionen dieses Winkels als Signals abgibt, die getrennt für die beiden Quadraturkomponenten die Beseitigung der mit den Signalkomponenten auf beiden Trägern verbundenen Verzerrungen durchführen. Auch diese Maßnahmen genügen nicht, stets ungestörte demodulierte Signale für eine weitere Verarbeitung bereitzustellen, wenn unterschiedliche Phasenwinkel zwischen dem im Datensignal enthaltenen Trägersignal und dem jeweils verwendeten Bezugssignal vorhanden sind. Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung, von der im Oberbegriff des Anspruchs 1 ausgegangen wird, so weiterzubilden, daß mit einem insgesamt relativ geringen schaltungstechnischen Aufwand erreicht wird, daß trotz Vorhandenseins von unterschiedlichen Phasenwinkeln zwischen dem im Datensignal enthaltenen Trägersignal und dem jeweiligen Bezugssignal dennoch stets ungestörte demodulierte Signale für eine weitere Verarbeitung bereitgestellt werden können.

Gelöst wird die vorstehend aufgezeigte Aufgabe durch die im Anspruch 1 gekennzeichneten Maßnahmen. Die Erfindung bringt den Vorteil mit sich, daß mit einem besonders geringen schaltungstechnischen Aufwand ausgekommen werden kann, um stets ungestörte demodulierte Signale für eine weiter Verarbeitung bereitzustellen, und zwar gerade auch bei Vorhandensein vor. unterschiedlichen Phasenwinkeln zwischen dem im Datensignal enthaltenen Trägersignal und dem jeweiligen BezugssignaL Zweckmäßige Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen. Im folgenden wird ein Ausführungsbeispiel der Schaltungsanordnung gemäß der Erfindung anhand von Zeichnungen erläutert ^w

Es zeigt

F i g. 1 ein Blockschaltbild einer Datenübertragungsanordnung,
F i g. 2 ein Blockschaltbild eines bekannten Demodulators,

F i g. 3 ein Blockschaltbild eines mit einer nachgeschalteten Transformationsstufe versehenen Demodulators, F i g. 4 Zeitdiagramme von demodulierten und korrigierten Signalen,

F i g. 5 ein Blockschaltbild der Transformationsstufe
F i g. 6 ein Blockschaltbild einer Schaltstufe in der Trarisformationsstufe.

Bei der in F i g. 1 dargestellten Datenübertragungsanordnung gibt eine Datenquelle DQ an einen Datensender DS Daten ab Der Datensender DS erzeugt den Daten zugeordnete modulierte Datensignale D und überträgt sie über einen Übertragungskanal UK zu einem Datenempfänger DE Der Datenempfänger DE enthält einen Demodulator DM, dem die Datensignale D zugeführt werden und der demodulierte Signale an einen Detektor DT abgibt Der Detektor DTgewinnt aus den demodulierten Signalen die Daten wieder zurück und gibt sie an eine Datensenke DA ab.

Der in F i g. ? dargestellte bekannte Demodulator DM enthält zwei Multiplizierer M1 und M 2, zwei Tiefpässe TP1 und TP2 und zwei Entzerrer E1 und E 2. Mit dem Demodulator DM ist ein Signalgeber SG verbunden, der Bezugssignale BX und B 2 erzeugt und an den Demodulator DM abgibt An seinem Ausgang gibt der Demodulator DAi zwei demodjlierte Signale Sl und 52 ab. Die Signale 51 und 52 werden einerseits dem Detektor DT im Datenempfänger DE und andererseits einer Regelstufe RS zugeführt Die Regelstufe ÄS erzeugt mit Hilfe der Signale Sl und S 2 Regelsignale R und gibt sie an den Signalgeber SG zur Regelung der Phase der Bezugssignale BX und B 2 ab. Die Folgefrequenz der 3ezugssignale BX und B 2 ist gleich der Folgefrequenz eines im Datensignal D enthaltenen Trägersignals und die Bezugssignale B1 und B 2 sind um 90° gegeneinander phasenverschoben.

Die Phase des Bezugssignals B1 wird durch die Regelstufe RS so geregelt, daß der Phasenwinkel Tzwischen dem Trägersignal und dem Bezugssignal B1 nach Möglichkeit 0° oder einen anderen durch das Übertragungsverfahren bestimmten Sollwert hat Das Bezugssignal B 2 ist gegenüber dem Üezugsaignal B1 um 90" phasenverschoben.

Dem Multiplizierer M1 im Demodulator DM werden das Datensignal D und das Bezugssignal B1 zugeführt. An seinem Ausgang gibt der Multiplizierer M1 über den Tiefpaß TP1 und den Entzerrer E1 das demodulierte

Signal 51 ab. Der Multiplizierer /Vf 2 multipliziert das Datensignal D mit dem Bezugssignal B 2 und gibt an seinem Ausgang über den Tiefpaß TP 2 und den Entzerrer E 2 das demodulierte Signal S 2 ab.
Das Datensignal D läßt sich durch eine bekannte Beziehung

D-A- cos ωΐ + B ■ sin cot

beschreiben, wobei B zu A hilberttransformiert ist und ω die Kreisfrequenz des Trägersignals darstellt. Durch die Multiplikation des Datensignals D mit dem Bezugssignal B1, das durch cos (cot + T) ausgedrückt werden kann mit Hilfe des Multiplizierers M1, ergibt sich das demodulierte Signal 51 zu

51 - D · cos (a>t + T) - 0,5 · (A ■ cos T — B ■ sin T)

Durch die Multiplikation des Datensignals D mit dem Bezugssignal B 2, das durch sin {cot + T) ausgedrückt werden kann mit Hilfe des Multiplizierers M 2, ergibt sich das demodulierte Signal 5 2 zu

52 - D ■ sin (ωί + T) = 0,5 ■ (A · sin T + B ■ cos T)

Unwesentliche Mcdulationsprcdukte der Signale an den Ausgängen der Multiplizierer M\ und M 2 sind dabei vernachlässigt, da sie im wesentlichen durch die Tiefpässe TPl bzw. TP 2 entfernt werden. Nach den letztgenannten Beziehungen stehen die die übertragenen Daten enthaltenden Signale 51 und 52 nur dann ungestört zur Verfugung, wenn der Phasenwinkel Tzwischen dem Trägersignal und dem Bezugssignal B1 durch die Regelstufe /?5derart geregelt wird, daß der 0° beträgt.

Bei der in F i g. 2 dargestellten Schaltungsanordnung ist dem Demodulator DM eine Transformationsstufe TS nachgeschaltet Diese Transformationsstufe korrigiert die demodulierten Signale 51 und 52 und gibt an ihrem Ausgang die korrigierten demodulierten Signale A und B ab, die von dem Phasenwinkel Tunabhängig sind. Bei dieser Schaltungsanordnung ist eine Regelstufe RS nicht erforderlich und die vom Signalgeber SC abgegebenen Signale können unmittelbar als Bezugssignale B\ und 52 dem Demodulator DM zugeführt werden. Auch in diesem Fall muß sichergestellt sein, daß die Folgefrequenz der Bezugssignale B1 und B 2 gleich ist der Folgefrequenz des Trägersignals und daß das Bezugssignal δ 2 um 90° gegenüber dem Bezugssignal B1 phasenverschoben ist Dagegen kann eine beliebige Phasenbeziehung zwischen den Bezugssignalen B1 und B 2 und dem Trägersignal vorhanden sein. Durch die Transformationsstufe TS werden die demodulierten Signale 51 und 52 in jedem Fall so korrigiert, daß sie unabhängig vom Phasenwinkel Xsind.

Bei den in F i g. 4 dargestellten Zeitdiagrammen sind in Abszissenrichtung die Zeit t und in Ordinatenrichtung die Momentanwerte der demodulierten Signale 51 und 5 2 und der korrigierten Signale A und B dargestellt Die Signale 51 und 5 2 sind gestrichelt und die Signale A und B sind durchgezogen dargestellt Es wird angenommen, daß zwischen dem Bezugssignal B1 und dem Trägersignal im Datensignal D eine Phasenverschiebung von 10° vorhanden ist Wie zu erkennen ist weicht das demodulierte Signal 51 zu vorgegebenen Äbiäsizeitpunkien ί ί bis f 6 von den durch waagerechte Linien dargestellten Sollwerten ab, während die durchgezogenen Linien zu den vorgegebenen Abtastzeitpunkten genau die Sollwerte annehmen. Aus den korrigierten Signalen A und B können damit zu den Abtastzeitpunkten die übertragenen Daten mit großer Sicherheit zurückgewonnen werden.

Die in Fig. 5 dargestellte Transformationsstufe TS enthält vier Multiplizierer M3 bis M6, zwei Addierer AD 1 und A D 2, eine Schaltstufe 55 und einen als Festwertspeicher ausgebildeten Signalgeber FS. Die Transformationsstufe T5korrigiert die demodulierten Signale 51 und 52 nach folgenden Beziehungen:

51 · cos T + 52 · sin T = 0,5 A Si (-sin 77+ 52 - cos T = 0,5 B

Diese Beziehung können auch in Matrizenform folgendermaßen dargestellt werden:
50

/ cos Γ sin A (S 1\ ₌ (A\
V-sin T cos T) \Sl) * \bJ

Der Multiplizierer M3 multipliziert das Signal 51 mit einem Transformationssignal 53, das dem Cosinus des Phasenwinkels Tzugeordnet ist Der Multiplizierer M 4 multipliziert das Signal 52 mit einem Transformationssignal 54, das dem Sinus des Phasenwinkels !"zugeordnet ist Der Addierer AD 1 addiert die an den Ausgängen der Multiplizierer Λ/3 und Ai 4 abgegebenen Signale und gibt an seinem Ausgang das korrigierte demodulierte Signal A ab. Der Multiroller MS multipliziert das Signal 51 mit einem dem invertierten Sinus des Phasenwinkels Tzugeordneten <ransformationssignal 55. Der Multiplizierer Ai6 multipliziert das Signal 52 mit einem dem Cosinus des Phasenwinkel Tzugeordneten Transformationssignal 56, das beispielsweise auch mit dem Transformationssignal 53 identisch sein kann. Der Addierer AD2 addiert die Signale an den Ausgängen der Multiplizierer AfS und MS und gibt an seinem Ausgang das korrigierte demodulierte Signal 5ab.

Die Schaltstufe SS ermittelt nach bekannten Regelkriterien den Phasenwinkel T zwischen dem Trägersignal und dem Bezugssignal B1. Die Schaltstufe SS gibt an ihrem Ausgang Signale 57 ab, die dem Phasenwinkel T zugeordnet sind. Die Signale 5 7 werden dem Signalgeber FS zugeführt, der in Abhängigkeit vom Phasenwinkel Tdie Transformationssignale 5 3 bis 5 6 erzeugt Falls der Signalgeber FS als binärer Festwertspeicher ausgebildet ist ist es zweckmäßig, wenn die Signale 57 aus einer Mehrzahl von Binärsignalen gebildet werden, die jeweils die Adresse vcn vorgegebenen Speicherzellen des Festwertspeichers darstellen. In diesem Fall werden

auch die Transfonnationssignale S3 bis 56 jeweils durch eine Mehrzahl von Binärsignalen dargestellt und der Sinus bzw. der Cosinus des Phasenwinkels T wird jeweils in Form einer Dualzahl durch diese Binärsignale dargestellt. FaIU die demodulierten Signale 51 und 52 Analogsignale sind, werden zweckmäßigerweise als Multiplizierer M3 und M 6 ebenfalls analoge Multiplizierer verwendet. Die Transformationssignale 53 und 56 müssen in diesem Fall mit Hilfe eines Digital-Analog-Wandlers in analoge Signale umgesetzt werden. Falls als Signale 51 und 52 jedoch digitale Signale zur Verfügung stehen, wie sir beispielsweise bei einer Verwendung von digitalen Entzerrern £1 und £2 auftreten ist es günstig, wenn die Multiplizierer M3 bis Λ/6 digital arbeitende Multiplizierer sind, denen die Transformationssignale S3 bis 56 ebenfalls als Binärsignale zugeführt werden. Zweckmäßigerweise werden in diesem Fall auch digitale Addierer ADl und AD2 verwendet. Die korrigierten demodulierten Signale A und B werden in diesem Fall ebenfalls als digitale Signale durch eine Mehrzahl von Binärsignalen dargestellt.

Die in F i g. 6 dargestellte Schaltstufe SS zum Ermitteln des Phasenwinkels Tzwischen dem Trägersignal und dem Bezugssignal B1 enthält drei Vergleicher C1 bis C3, einen Addierer AD 3, drei Antivalenzglieder EX1 bis EX 3, einen Taktgeber TG und einen Zähler ZA. Falls als Signale A und B digitale Signale zur Verfügung stehen, sind die Vergleicher C1 bis C3 und der Addierer AD 3 als digitale Vergleicher bzw. digitaler Addierer ausgebildet.

Der Vergleichsr C1 prüft, ob das Signa! B positiv oder negativ ist und er gibt an seinem Ausgang ein Signal mit dem Binärwert 1 bzw. 0 ab, wenn der Momentanwert des Signals B positiv bzw. negativ ist. In ähnlicher Weise prüft der Vergleicher C'2, ob das Signal A positiv oder negativ ist und er gibt an seinem Ausgang ein

_ Signal mit dem Binärwert 1 bzw. 0 ab, wenn der Momentanwert des Signals A positiv bzw. negativ ist. Der

Vergleicher C3 vergleicht die Momentanwerte der Signale B und A und gibt an seinem Ausgang ein Signal mit dem Binärwert 1 bzw. 0 ab, wenn der Momentanwert des Signals B größer bzw. kleiner als das Signal A ist. Der Addierer AD3 addiert die Momentanwerte der Signale B und A und gibt an seinem Ausgang ein Signal mit dem Binärwert 1 bzw. 0 ab, wenn die Summe positiv bzw. negativ ist.

Falls beispielsweise, wie zum Zeitpunkt 12 in F i g. 4 das Signal A positiv und gleich dem Sollwert und das Signal B negativ und gleich dem Sollwert zum Abtastzeitpunkt 12 ist, gibt der Vergleicher C1 ein Signal mit dem Binärwert 0 an das Antivalenzglied EX1 ab. Gleichzeitig gibt der Vergleicher C 2 ein Signal mit dem Binärwert 1 an das Antivalenzglied EX1 ab. Das Signal am Ausgang des Antivalenzglieds EX1 hat damit den Binärwert 1. Dieses Signal liegt an einem ersten Eingang des Antivalenzglieds EX 2 an. An den Ausgängen des Vergleichers V 3 und des Addierers AD 3 werden in diesem Fall Signale abgegeben, die keinen festgelegten Binärwert haben. Die Signale an den Ausgingen der Antivalenzglieder EX2 und EX3 haben damit ebenfalls keine festgelegten Binärwerte.

Falls beispielsweise während eines Einschwingvorgangs die Signale A und B die in F i g. 4 zum Zeitpunkt 12 den Signalen Sl bzw. 52 zugeordneten Momentanwerte hätten, wären die Binärwerte der Signale an den Ausgängen der Vergleicher C1 und C 2 unverändert. Da jedoch das Signal B kleiner als das Signal A wäre, hätte das Signal am Ausgang des Vergleichers C3 den Binärwert 0. Die im Addierer AD3 gebildete Summe der Signale A und S wäre größer als 0 und das Signa! am Au-gang des Addierers AD 3 hätte damit den Binärwert 1, Das Signal am Ausgang des Antivalenzglieds EX 3 hätte damit ebenfalls den Binärwert 1 und das Signal am Ausgang des Antivalenzglieds EX 2 würde den Binärwert 0 annehmen. Dieses Signal wird einem Steuereingang des Zählers ZA zugeführt Wenn das Signal den Binärwert 0 bzw. 1 hat wird der Zähler mit Hilfe von vom 4^ Taktgeber TG abgegebenen Zählimpulsen aufwärts bzw. abwärts gezählt, um der angenommenen Abweichung der Signale A und B entgegenzuwirken. Beispielsweise wird der Zähler während jeder Abtastperiode um eine Zähleinheii erhöht. Die Signale 57 am Ausgang des Zählers ZA stellen den neu ermittelten Phasenwinkel Tdar. Aus dem Signalgeber FS werden die dem neuen Phasenwinkel Tzugeordneten Transformationssignale S3 bis S 6 ausgelesen und den Multiplizierern M 3 bis M 6 zur Korrektur der Signale Sl und S 2 zugeführt. Der Zählerstand des Zählers ZA wird jeweils solange verstellt, bis die Signale A und B zu den Abtastzeitpunkten ihre jeweils vorgegebenen Sollwerte annehmen.

Hierzu 3 Blatt Zeichnungen

50

Claims (1)

Patentansprüche:

1. Schaltungsanordnung zum Korrigieren von demodulierten Signalen, die vom Ausgang eines in einem Datenempfänger vorgesehenen Demodulators abgegeben werden,

wobei am Demodulator ein von einem Datensender zum Daienempf anger übertragenes moduliertes Datensignal, ein erstes Bezugssignal (B \\ dessen Folgefrequenz gleich ist der Folgefrequenz eines im Datensignal enthaltenen Trägersignals und ein um 90° gegen das erste Bezugssignal (B 1) phasenverschobenes zweites Bezugssignal (B 2) anliegen, wobei der Demodulator das Datensignal mit dem ersten bzw. zweiten Bezugssignal (B 1, B 2) multipliziert