DE2738279B2

DE2738279B2 - Verfahren und Anordnung zum Ableiten eines Empfangstaktes

Info

Publication number: DE2738279B2
Application number: DE2738279A
Authority: DE
Inventors: Hagen Ing.(Grad.) 7054 Korb Hofmeister
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Bosch Telecom GmbH
Priority date: 1977-08-25
Filing date: 1977-08-25
Publication date: 1979-06-28
Also published as: DE2738279A1; FR2401566A1; GB2004719B; FR2401566B1; DE2738279C3; US4249252A; GB2004719A

Description

Die Erfindung betrifft ein Verfahren und eine Anordnung zum Ableiten eines Empfangstaktes in Empfängern für modulierte Datensignale, bei dem mit Hilfe eines empfangsseitigen Trägers und eines um 90° verschobenen Trägers demoduliert wird.

Ein empfangsseitiger Takt kann mit verschiedenen Verfahren erzeugt werden. Beispielsweise können mit einem aus dem Empfangssignal gewonnenen Kriterium

Resonatoren erregt oder Regelschleifen korrigiert werden. Ein Verfahren zur Schrittsynchronisation mit steuerbaren. Teilerketten ist aus der DE-PS 12 87 609 bekannt Die dort beschriebene Phasenregelschleife ist zwar vorteilhaft bei kurzzeitigem Ausfall der Taktinformation, da der Takt mit hoher Genauigkeit weiterläuft, wenn Quarzoszillatoren verwendet werden; aber Phasenregelschleifen und auch Resonatoren benötigen zu ihrer Steuerung ein Kriterium, das die Sollphasenlage des Schrittaktes anzeigt

Aus, »The Dell System«, Techn. Journal, Vol. 54, Nr. 3, March 1975, S. 569-593, »Timing recovery and scramblers in Data Transmission« by R. D. G i 11 i η and J.F. Hayes, ist ein Verfahren bekannt, das den Empfangstakt aus der Umhüllenden des Empfangssignal ableitet Dieses Verfahren ist aber sehr aufwendig, da es zusätzliche Filter benötigt, außerdem muß bei nahezu gleicher Träger- und Taktfrequenz die Schwebungsfrequenz zur Gewinnung der Hüllkurve umgesetzt werden. Hinzu kommt eine starke Empfindlichkeit des Verfahrens gegen Störgeräusche und Verzerrungen.

Ein aus »Nachrichtentechnische Fachberichte«, Band 37, i969. Datenübertragung, VDE Verlag Berlin, S. 271-279, »Ein Vierphasenmodem für 2400 bit/sec« von J. Haas, bekanntes Verfahren leitet den Takt direkt aus den demodulierten Signalen ab. Dieses Verfahren ist problemlos nur bei differenzkohärenter Demodulation anwendbar. Wird mit Hilfe eines wiedergewonnenen Trägers kohärent demoduliert so können sich Abhängigkeiten der Regelkreise vom Takt und Träger ergeben, die zu verlangsamter Einsteilgeschwindigkeit führen.

Die zu der Erfindung führende Aufgabe war es, ein Verfahren zur Ableitung eines Regelkriteriums anzugeben, das zur sicheren Erkennung und Regelung des Taktes dient und mit geringem Aufwand zu verwirklichen ist

Die Lösung der Aufgabe erfolgt, wie im Anspruch 1 beschrieben. Vorteilhafte Weiterbildungen sind in den Unteransprüchen beschrieben.

Die Vorteile des erfindungsgemäßen Verfahrens sind folgende: Es werden keine zusätzlichen Filter benötigt da die Filter des Empfangspfades mitbenutzt werden; das Taktkriterium erfährt exakt dieselbe Verzögerung durch die Schaltung wie das eigentliche Datensignal; die Ableitung des Empfangstaktes ist von der Phasenlage und der Frequenz des Demodulationsträgers unabhängig.

Im folgenden sei an Hand eines Ausführungsbeispiels die Erfindung näher beschrieben.

F i g. 1 zeigt das Blockschaltbild eines Empfängers;

F i g. 2 zeigt das Blockschaltbild einer Ausführung der Taktsteuerung;

Fig.3 zeigt das Blockschaltbild einer zweiten Ausführung der Taktsteuerung;

F i g. 4 zeig» das Blockschaltbild einer zweiten Ausführung eines Empfängers;

Fig.5 zeigt das Blockschaltbild einer dritten Ausführung der Taktsteuerung.
Der in Fig, t dargestellte Empfänger benutzt das

erfindungsgemäße Verfahren. Die von der Leitung kommenden phasenmodulierten Signale werden über einen Bandpaß (1) und einen Regelverstärker (2) den Multiplizierern (3) zugeführt Den anderen Eingängen der Multiplizierer wird der zurückgewonnene Träger in

ίο der Form sign sin ωί und sign cos mi zugeführt Nach der Aussiebung der unerwünschten Modulationsanteile und nach Impulsformung durch die Tiefpässe (4) werden die kartesischen Koordinaten der Phasenebene darstellenden Spannungswerte dem Decodierer (7) zugeführt Diese x- und y-Werte werden auch der Taktrückgewinnungsschaltung (6) zugeführt

In F i g. 2 ist eine solche Taktrückgewinnungsschaltung dargestellt Die x- und y-Werte der beiden Kanäle werden in den Multiplizieren! (8) und (9) quadriert und im Summierer (10) addiert Nach Bildung der ersten Ableitung im Differenzierglied (U) wird das Signal im Begrenzer (t3) begrenzt und anschließend im Differenzierglied (14) differenziert Der Schwellwertschalter (12) zeigt an, wann das vom Summierer (10) abgegebene

Signal einen bestimmten Wert unterschreitet Die UND-Schaltung (15) gibt ein Vergleichssigrm! an die Regelstrecke (16) dann ab, wenn aus dem Differenzierglied (14) ein positiver Impuls kommt und der Schwellwertschalter (12) gleichzeitig das Unter-

jo schreiten einer gewissen Größe anzeigt

In der Fig.3 ist ein anderes Ausführungsbeispiel einer Taktrückgewinnungsschaltung dargestellt Hier werden die beiden Kanäle von einem Muitiplexschalter (18) in schneller Folge abgetastet Nach der Quadrie-

iä rung des Multiplexsignals im Multiplizierer (19) wird das Ausgangssignal des Multiplizierers (19) zu dem um die Schaltzeit T verzögerten Signal im Summierer (21) addiert. Die zu bestimmten Zeiten anstehende Summe wird im Summierer (23) zu dem um 2 T verzögerten Summensignal addiert und einem Begrenzer (24) und Differenzierglied (25) zugeführt Nach der UND-Verknüpfung mit dem begrenzten Signal aus dem "chwellwertschalter (26) wird eine Vergleichsflanke an die Regelstrecke abgegeben. Bei dem in Fig.4

■*% dargestellten Ausführungsbeispiel eines Empfängers wird nach der Demodulation ein Analog/Digital-Wandler (28) und ein digitaler adaptivcr Entzerrer (29) eingefügt Die dazu mögliche Ausführung einer Taktrückgewinnungsschaltung (30) zeigt F i g. 5.

w In Fig.5 wird am Eingang ein in schneller Folge wechselweise abgetastetes und digitalisiertes Signal χ bzw. y jeweils als Adresse an einen Speicher (ROM) angelegt. Dieser Speicher (ROM) enthält eine Liste der Quadrate der Abtastwerte. Die weitere Ausführung ■ entspricht dem Beispiel in Fig.3, jedoch mit digitalen Mitteln.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche;

1. Verfahren zum Ableiten eines Empfangstaktes

in Empfängern für modulierte Datensignale, bei dem s mit Hilfe eines empfangsseitigen Trägers und eines um 90° verschobenen Trägers demoduliert wird, dadurch gekennzeichnet, daß die Summe der Quadrate der beiden Demodulationsprodukte gebildet wird, und daß aus der zeitlichen Veränderung dieser Summe charakteristische Werte zur Festlegung des Einstellkriteriums für einen Empfangstaktgeber dienen.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Minima oder Maxima der Summe der Quadrate der Demodulationsprodukte ein Einstellkriterium bilden.

3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß als zusätzliches Kriterium die Minima/Maxima der Summe der Quadrate der Demodulationsprodukte eine bestimmte Größe unterschreiten/überschreiten müssen.

4. Verfahren nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Minima/Maxima der Summe der Quadrate der Demodulationsprodukte durch Vergleich des Summensignals mit demselben geringfügig verzögerten Summensignal festgestellt werden.

5. Verfahren nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß die Demodulationsprodukte in schneller Folge abgetastet werden, und daß beide Kanäle im Zeitmultiplex verarbeitet werden.

6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Summe der Quadrate der beider? Demodulationsprodukte erst nach einer Analog/Digital-VV ndlung gebildet werden.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Summe der Quadrate der beiden Demodulationsprodukte listenmäßig in einem Speieher (ROM) gespeichert werden.

8. Anordnung zur Verwirklichung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß die beiden Demodulationsprodukte jeweils Multipliiierern (8,9) zugeführt werden, die jeweils die 2. Potenz der Demodulationsprodukte bilden, daß die beiden Ausgänge der Multiplizierer (8, 9) mit den Eingängen eines Summierers (10) verbunden sind, daß der Ausgang des Summierers (10) mit dem Eingang eines Differenziergliedes (11) und mit dem Eingang eines Schwellwertschalters (12) verbunden ist, daß der Ausgang des Differenziergliedes (11) mit dem Eingang eines Begrenzers (13) verbunden ist, daß der Ausgang des Begrenzers (13) mit dem Eingang eines Differenziergliedes (14) verbunden ist, v> daß der Ausgang des Differenziergliedes (14) mit dem dynamischen Eingang einer UND-Schaltung (15) verbunden ist, daß der Ausgang des Schwellwertschalters (12) mit dem statischen Eingang der UND-Schaltung (IS) verbunden ist, daß der Ausgang «> der UND-Schaltung (15) mit dem ersten Eingang einer Regelstrecke (16) verbunden ist, daß am zweiten Eingang der Regelstrecke (16) ein Quarzoszillator (17) angeschlossen ist, und daß der Ausgang der Regelstrecke (16) den Takt für die Empfängerschaltung abgibt (F i g. 2).

9. Anordnung zur Verwirklichung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß die beiden Demodulationskanäle von einem Multiplexschalter (18) abgetastet werden, daß der Ausgang des Multiplexschalters (18) mit den beiden Eingängen eines Multiplizierers (19) verbunden ist, daß der Ausgang des Multiplizerers (19) mit dem Eingang eines Verzögerungsgliedes (20) und mit einem Eingang eines Summierers (21) verbunden ist, daß der Ausgang des Verzögerungsgliedes (20) mit dem anderen Eingang des Summierers (21) verbunden ist, daß der Ausgang des Summierers (21) mit dem Eingang eines Verzögerungsgliedes (22), eines Summierers (23) und eines Schwellwertschalters (26) verbunden ist, daß der Ausgang des Verzögerungsgliedes (22) mit dem anderen Eingang des Summierers (22) verbunden ist, daß der Ausgang des Summierers (23) mit dem Eingang eines Begrenzers (24) verbunden ist, daß der Ausgang des Begrenzers (24) mit dem Eingang eines Differenziergliedes (25) verbunden ist, daß der Ausgang des Differenziergliedes (25) mit dem dynamischen Eingang einer UND-Schaltung (27) verbunden ist, daß der Ausgang des Schwellwertschalters (26) mit dem statischen Eingang der UND-Schaltung (27) verbunden ist, daß der Ausgang der UND-Schaltung (27) mit dem einen Eingang einer Regelstrecke (28) verbunden ist, daß an dem anderen Eingang der Regelstrecke (28) ein Oszillator (29) angeschlossen ist, und daß der Ausgang der Regelstrecke (28) den Takt für die Empfängerschaltung abgibt (F i g. 3).

10. Anordnung zur Verwirklichung des Verfahrens nach Anspruch 7, dadurch gekennzeichnet, daß die abgetasteten Demodulationswerte digitalisiert einem Speicher (ROM) zugeführt sind, daß der Ausgang des Speichers mit dem Eingang eines Verzögerungsgliedes (31) und eines Summierers (32) verbunden ist, daß der Ausgang des Verzögerungsgliedes (31) mit dem anderen Eingang des Summierers (32) verbunden ist, daß der Ausgang des Summierers (32) mit dem Eingang eines Verzögerungsgliedes (33), eines Vergleichers (34) und eines Schwellwertschalters (36) verbunden ist, daß der Ausgang des Verzögerungsgliedes (33) mit dem anderen Eingang des Vergleichers (34) verbunden ist, daß der Ausgang des Vergleichers (34) mit dem Eingang eines Differenziergliedes (35) verbunden ist, daß der Ausgang des Differenziergliedes (35) mit einem Eingang einer UND-Schaltung (37) verbunden ist, daß der Ausgang des Schwellwertschalter

(36) mit dem anderen Eingang der UND-Schaltung

(37) verbunden ist, daß der Ausgang der UND-Schaltung (37) mit einem Eingang einer Regelstrecke (38) verbunden ist, daß an den anderen Eingang der Regelstrecke (38) ein Oszillator (39) angeschlossen ist, und daß der Ausgang der Regelstrecke (38) den Takt für die Empfängerschaltung abgibt (F i g. 4 und 5).