DE2738279A1 - Verfahren zum ableiten eines empfangstaktes - Google Patents
Verfahren zum ableiten eines empfangstaktesInfo
- Publication number
- DE2738279A1 DE2738279A1 DE19772738279 DE2738279A DE2738279A1 DE 2738279 A1 DE2738279 A1 DE 2738279A1 DE 19772738279 DE19772738279 DE 19772738279 DE 2738279 A DE2738279 A DE 2738279A DE 2738279 A1 DE2738279 A1 DE 2738279A1
- Authority
- DE
- Germany
- Prior art keywords
- input
- output
- adder
- circuit
- controlled system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
BK 76/51
Die Erfindung betrifft ein Verfahren zum Ableiten eines Empfangstaktes
in Empfängern für modulierte Datensignale, bei dem mit Hilfe eines empfangsseitigen Trägers und eines um
90 verschobenen Trägers demoduliert wird.
Ein empfangsseitiger Takt kann mit verschiedenen Verfahren
erzeugt werden. Beispielsweise können mit einem aus dem Empfangssignal gewonnenen Kriterium Resonatoren erregt oder Regelschleifen
korrigiert werden. Ein Verfahren zur Schrittsynchronisation mit steuerbaren Teilerketten ist aus der DT-PS
12 87 609 bekannt. Die dort beschriebene Phasenregelschleife
ist zwar vorteilhaft bei kurzzeitigem Ausfall der Taktinformntion,
da der Takt mit hoher Genauigkeit weiterlauft, wenn Quarzoszillatoren verwendet werden; aber Phasenregelschleifcn
und auch Resonatoren benötigen zu ihrer Stouerung ein Kriterium, das die Sollphasenlage des Schrittaktes anzeigt.
9098(19/0471
Aus, "The Bell System", Techn. Journal, Vol. 5k, Nr. 3,
March 1975, S. 569-593i "Timing recovery and scramblers in Data Transmission" by R.D. Gitlin and J. F. Hayes, ist ein
Verfahren bekannt, das den Empfangstakt aus der Umhüllenden
des Empfangssignal ableitet. Dieses Verfahren ist aber sehr aufwendig, da es zusätzliche Filter benötigt, außerdem muß
bei nahezu gleicher Träger- und Taktfrequenz die Schwebungsfrequenz zur Gewinnung der Hüllkurve umgesetzt werden. Hinzu
kommt eine starke Empfindlichkeit des Verfahrens gegen Störgeräusche und Verzerrungen.
Ein aus "Nachrichtentechnische Fachberichte", Band 37, 1969, Datenübertragung, VDE Verlag Berlin, S. 271-279,"Ein Vierphaaenmodem
für 2400 bit/sec" von J. Haas, bekanntes Verfahren
leitet-den Takt direkt aus den demodulierten Signalen ab. Dieses Verfahren ist problemlos nur bei differenzkohärenter
Demodulation anwendbar. Wird mit Hilfe eines wiedergewonnenen Trägers kohärent demoduliert, so können sich Abhängigkeiten
der Regelkreise vom Takt und Träger ergeben, die zu verlangsamter Einstellgeschwindigkeit führen.
Die zu der Erfindung führende Aufgabe war ββ, ein Verfahren
zur Ableitung eines Regelkriteriums anzugeben, das zur sicheren Erkennung und Regelung des Taktes dient und mit geringem
Aufwand zu verwirklichen ist.
BK 76/51 - 8 -
909809/CK71
ben. Vorteilhafte Weiterbildungen sind in den Unteransprüchen beschrieben.
Die Vorteile des erfindungsgemäßen Verfahrens sind folgende:
Es werden keine zusätzlichen Filter benötigt, da die Filter des Empfangspfades mitbenutzt werden; das Taktkriterium erfährt
exakt dieselbe Verzögerung durch die Schaltung wie das eigentliche Datensignal; die Ableitung des Empfangstaktes ist
von der Phasenlage und der Frequenz des Demodulationsträgers
unabhängig.
Im folgenden sei anhand eines Ausführungsbeispieles die Erfindung näher beschrieben.
Fig. 2 zeigt das Blockschaltbild einer Ausführung der Taktsteuerung,
Fig. 3 zeigt das Blockschaltbild einer zweiten Ausführung
der Taktsteuerung,
Fig. k zeigt das Blockschaltbild einer zweiten Ausführung
eines Empfängers,
Fig. 5 zeigt das Blockschaltbild einer dritten Ausführung der
Taktsteuerung.
Der in Figur 1 dargestellte Empfänger benutzt das erfindungsgemäße
Verfahren. Die von der Leitung kommenden phasenmodulierten Signale werden über einen Bandpaß (l) und einen Regelver-
BK 76/51 - 9 -
909809/0U1
verstärker (2) den Multiplizierern (3) zugeführt. Den anderen Eingängen der Multiplizierer v»ird der zurückgewonnene Träger
in der Form sign sin ut und sign cos ut zugeführt. Nach der Aussiebung der unerwünschten Modulationsanteile und nach Impulsformung
durch die Tiefpässe (k) werden die kartesiechen
Koordinaten der Phasenebene darstellenden Spannungswerte dem Decodierer (7) zugeführt. Diese x- und y-Werte werden auch der
Taktrückgewinnungsschaltung (6) zugeführt.
In Figur 2 ist eine solche Taktrückgewinnungsschaltung dargestellt.
Die x- und y-Werte der beiden Kanäle werden in den Multiplizierern (8) und (9) quadriert und im Summierer (lO)
addiert. Nach Bildung der ersten Ableitung im Differenzierglied
(ll) wird das Signal im Begrenzer (13) begrenzt und anschließend
im Differenzierglied (lk) differenziert. Der
Schwellwertschalter (12) zeigt an, wann das vom Summierer (lO) abgegebene Signal einen bestimmten Wert unterschreitet. Die
UND-Schaltung (15) gibt ein Vergleichssignal an die Regelstrekke
(l6) dann ab, wenn aus dem Differenzierglied (lA) ein positiver
Impuls kommt und der Schwellwertschalter (12) gleichzeitig das Unterschreiten einer gewiesen Größe anzeigt.
In der Figur 3 ist ein anderes Ausführungsbeispiel einer Taktrückgewinnungsschaltung
dargestellt. Hier werden die beiden Kanäle von einem Multiplexschalter (l8) in schneller Folge abgetastet.
Nach der Quadrierung des Multiplexsignale im Multiplizierer (19) wird das Ausgangssignal des Multiplizierers (19)
BK 76/51 - 10 -
909809/0471
zu dem um die Schaltzeit T verzögerten Signal im Summierer (21) addiert. Die zu bestimmten Zeiten anstehende Summe wird
im Summierer (23) zu dem um 2T verzögerten Summensignal addiert und einem Begrenzer (2k) und Differenzierglied (25) zugeführt.
Nach der UND-Verknüpfung mit dem begrenzten Signal aus dem Schwellwertschalter (26) wird eine Vergleichsflanke
an die Regelstrecke abgegeben. Bei dem in Figur 4 dargestellten Ausführungsbeispiel eines Empfängers wird nach der Demodulation
ein Analog/Digital-Wandler (28) und ein digitaler adaptiver Entzerrer (29) eingefügt. Die dazu mögliche Ausführung
einer Taktrückgewinnungsschaltung (30) zeigt Figur 5·
In Figur 5 wird am Eingang ein in schneller Folge wechselweise
abgetastetes und digitalisiertes Signal χ bzw. y jeweils als Adresse an einen Speicher (ROM) angelegt. Dieser Speicher
(ROM) enthält eine Liste der Quadrate der Abtastwerte. Die weitere Ausführung entspricht dem Beispiel in Figur 3· jedoch
mit digitalen Mitteln.
BK 76/51
909809/0471
Leerseite
Claims (2)
- Licentia Patent-Verwaltungs-GmbH NE2-BK, Mo/beBK 76/51Verfahren zum Ableiten eines EmpfangstaktesPatentansprüche/IJ Verfahren zum Ableiten eines Empfangstaktee in Empfängern für modulierte Datensignale, bei dem mit Hilfe eines empfangsseitigen Trägers und eines um 90° verschobenen Trägers demoduliert wird, dadurch gekennzeichnet, daß die Summe der Quadrate der beiden Demodulationsprodukte gebildet wird, und daß aus der zeitlichen Veränderung dieser Summe charakteristische Werte zur Festlegung des Einstellkriteriums für einen Empfangstaktgeber dienen.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Minima oder Maxima der Summe der Quadrate der Demodulationsprodukte ein Einstellkriterium bilden.3· Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß809809/0471 - 2 -als zusätzliches Kriterium die Minima/Maxima der Summe der Quadrate der Demodulationsprodukte eine bestimmte Größe unterschreiten/überschreiten müssen.k. Verfahren nach den Ansprüchen 1 bis 3» dadurch gekennzeichnet, daß die Minima/Maxima der Summe der Quadrate der Demodulationsprodukte durch Vergleich des Summensignals mit demselben geringfügig verzögerten Summensignal festgestellt werden.5· Verfahren nach den Ansprüchen 1 bis k, dadurch gekennzeichnet, daß die Demodulationsprodukte in schneller Folge abgetastet werden,und daß beide Kanäle im Zeitmultiplex verarbeitet werden.6. Verfahren nach einem der Ansprüche 1 bis 5» dadurch gekennzeichnet, daß die Summe der Quadrate der beiden Demodulationsprodukte erst nach einer Analog/Digital-Wandlung gebildet werden,7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Summe der Quadrate der beiden Demodulationsprodukte liatenmäßig in einem Speicher (ROM) gespeichert werden.8. Anordnung zur Verwirklichung des Verfahrene nach Anspruch 1, dadurch gekennzeichnet, daß die beiden Demodulationsprodukte jeweils MuI tifiizierern (8, 9) zugeführt werden, die Je-I)K 76/51 _ 3109803/0471wells die 2. Potenz der Deraodulationsprodukte bilden, daß die beiden Ausgänge der Multiplizierer (8, 9) mit den Eingängen eines Summierers (lO) verbunden sind, daß der Ausgang des Summierers (lO) mit dem Eingang eines Differenziergliedes (ll) und mit dem Eingang eines Schwellwertschalters (12) verbunden ist, daß der Ausgang des Differenziergliedes (ll) mit dem Eingang eines Begrenzers (13) verbunden ist, daß der Ausgang des Begrenzers (13) mit dem Eingang eines Differenziergliedes (.Ik) verbunden ist, daß der Ausgang des Differenziergliedes (lk) mit dem dynamischen Eingang einer UND-Schaltung (15) verbunden ist, daß der Ausgang des Schwellwertschalters (12) mit dem statischen Eingang der UND-Schaltung (15) verbunden ist, daß der Ausgang der UND-Schaltung (15) mit dem ersten Eingang einer Regelstrecke (l6) verbunden ist, daß am zweiten Eingang der Regelstrecke (l6) ein Quarzoszillator (17) angeschlossen ist, und daß der Ausgang der Regelstrecke (l6) den Takt für die Empfängerschaltung abgibt (Fig. 2).9· Anordnung zur Verwirklichung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß die beiden Demodulationskanäle von einem MuItipiexsehalter (l8) abgetastet werden, daß der Ausgang des Multiplexschalters (l8) mit den beiden Eingängen eines Multipliziererβ (19) verbunden ist, daß der Ausgang des Multiplizierers (19) mit dem Eingang eines Verzögerungsgliedes (20) und mit einem Eingang eines Summierers (21) verbunden ist, daß der Ausgang des Verzögerungegliedes (20) mit dem anderen Eingang des Summierers (21) verbunden ist,BK 76/51 909809/0471 " * "daß der Ausgang des Summierers (2l) mit dem Eingang eines Verzögerungsgliedes (22), eines Summierers (23) und eines Schwellwertschalters (26) verbunden ist, daß der Ausgang des Verzögerungsgliedes (22) mit dem anderen Eingang des Summierers (22) verbunden ist, daß der Ausgang des Summierers (23) mit dem Eingang eines Begrenzers (2*0 verbunden ist, daß der Ausgang des Begrenzers (2k) mit dem Eingang eines Differenziergliedes (25) verbunden ist, daß der Ausgang des Differenziergliedes (25) mit dem dynamischen Eingang einer UND-Schaltung (27) verbunden ist, daß der Ausgang des Schwellwertschalters (26) mit dem statischen Eingang der UND-Schaltung (27) verbunden ist, daß der Ausgang der UND-Schaltung (27) mit dem einen Eingang einer Regelstrecke (28) verbunden ist, daß an dem anderen Eingang der Regelstrecke (28) ein Oszillator (29) angeschlossen ist, und daß der Ausgang der Regelstrecke (28) den Takt für die Empfängerschaltung abgibt (Figur 3)·10. Anordnung zur Verwirklichung des Verfahrens nach Anspruch 7· dadurch gekennzeichnet, daß die abgetasteten Demodulationswerte digitalisiert einem Speicher (ROM) zugeführt sind, daß der Ausgang des Speichers mit dem Eingang eines Verzögerungsgliedes (31) und eines Summierers (32) verbunden ist, daß der Ausgang des Verzögerungsgliedes (31) mit dem anderen Eingang des Summierers (32) verbunden ist, daß der Ausgang des Summierers (32) mit dem Eingang eines Verzögerungsgliedes (33)'eines Vergleichers (Jk) und eines Schwellwertschal-BK 76/51 909809/0471 - 5 -2738273ters (36) verbunden ist, daß der Ausgang des Verzögerungsgliedes (33) mit dem anderen Eingang des Vergleichers (3Ό verbunden ist, daß der Ausgang des Vergleichers (3'*) mit dem Eingang eines Differenziergliedes (35) verbunden ist, daß der Ausgang des Differenziergliedes (35) mit einem Eingang einer UND-Schaltung (37) verbunden ist, daß der Ausgang des Schwellvrerrschalters (36) mit dem anderen Eingang der UND-Schaltung (37) verbunden ist, daß der Ausgang der UND-Schaltung (37) mit einem Eingang einer Regelstrecke (38) verbunden ist, daß an den anderen Eingang der Regelstrecke (38) ein Oszillator (39) angeschlossen ist, und daß der Ausgang der Regelstrecke (38) den Takt für die Empfängerschaltung abgibt (Figur k und Figur 5).BK 76/51 - 6 -909809/0471
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2738279A DE2738279C3 (de) | 1977-08-25 | 1977-08-25 | Verfahren und Anordnung zum Ableiten eines Empfangstaktes |
US05/936,519 US4249252A (en) | 1977-08-25 | 1978-08-24 | Timing frequency recovery |
GB7834714A GB2004719B (en) | 1977-08-25 | 1978-08-25 | Method of and apparatus for deriving a receiving clock pulse |
FR7824745A FR2401566A1 (fr) | 1977-08-25 | 1978-08-25 | Procede de production d'une frequence d'horloge de reception |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2738279A DE2738279C3 (de) | 1977-08-25 | 1977-08-25 | Verfahren und Anordnung zum Ableiten eines Empfangstaktes |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2738279A1 true DE2738279A1 (de) | 1979-03-01 |
DE2738279B2 DE2738279B2 (de) | 1979-06-28 |
DE2738279C3 DE2738279C3 (de) | 1980-03-13 |
Family
ID=6017240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2738279A Expired DE2738279C3 (de) | 1977-08-25 | 1977-08-25 | Verfahren und Anordnung zum Ableiten eines Empfangstaktes |
Country Status (4)
Country | Link |
---|---|
US (1) | US4249252A (de) |
DE (1) | DE2738279C3 (de) |
FR (1) | FR2401566A1 (de) |
GB (1) | GB2004719B (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4344179A (en) * | 1980-11-07 | 1982-08-10 | Motorola Inc. | Clock synchronizer and data detector |
US4472817A (en) * | 1982-08-09 | 1984-09-18 | Communications Satellite Corporation | Non-PLL concurrent carrier clock synchronization |
GB2355900B (en) * | 1999-10-29 | 2004-03-17 | Ericsson Telefon Ab L M | Radio receiver |
US8624602B2 (en) * | 2005-09-27 | 2014-01-07 | Ronald Quan | Method and apparatus to measure differential phase and frequency modulation distortions for audio equipment |
CN116865725A (zh) * | 2023-01-09 | 2023-10-10 | 深圳曦华科技有限公司 | 对解调信号的信号处理方法及相关装置和存储介质和程序 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1178539A (en) * | 1966-12-14 | 1970-01-21 | Plessey Btr Ltd | Improvements in Timing Arrangements for Electrical Signalling Systems |
JPS5152264A (de) * | 1974-09-11 | 1976-05-08 | Sharp Kk | |
US4015083A (en) * | 1975-08-25 | 1977-03-29 | Bell Telephone Laboratories, Incorporated | Timing recovery circuit for digital data |
US3993956A (en) * | 1975-11-03 | 1976-11-23 | Motorola, Inc. | Digital detection system for differential phase shift keyed signals |
US4109102A (en) * | 1975-12-02 | 1978-08-22 | Nippon Electric Company, Ltd. | Phase synchronizing circuit |
-
1977
- 1977-08-25 DE DE2738279A patent/DE2738279C3/de not_active Expired
-
1978
- 1978-08-24 US US05/936,519 patent/US4249252A/en not_active Expired - Lifetime
- 1978-08-25 GB GB7834714A patent/GB2004719B/en not_active Expired
- 1978-08-25 FR FR7824745A patent/FR2401566A1/fr active Granted
Also Published As
Publication number | Publication date |
---|---|
DE2738279C3 (de) | 1980-03-13 |
FR2401566B1 (de) | 1983-07-22 |
DE2738279B2 (de) | 1979-06-28 |
US4249252A (en) | 1981-02-03 |
GB2004719A (en) | 1979-04-04 |
FR2401566A1 (fr) | 1979-03-23 |
GB2004719B (en) | 1982-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2309167C2 (de) | Verfahren und Schaltungsanordnung zum Korrigieren eines durch Phasenzittern verfälschten elektrischen Übertragtungssignals | |
DE2657153C3 (de) | Verfahren und Vorrichtung für die adaptive Phasenkorrektur bei der kohärenten Demodulation eines digitalen | |
DE2355470C3 (de) | Taktgeber | |
EP0308520B1 (de) | Digitaler Demodulator | |
CH624518A5 (de) | ||
DE602004010840T2 (de) | Vorrichtung zur bestimmung eines frequenzoffsetfehlers und darauf basierender empfänger | |
DE2164796C3 (de) | Phasensteuerung für Einseitenbandempfanger | |
DE2513228A1 (de) | Verfahren und anordnung zur erzeugung von stereodekodiersignalen | |
DE2718087C3 (de) | Digitaldemodulator für linear amplitudenmodulierte Datensignale | |
DE2944235C2 (de) | ||
DE2738279A1 (de) | Verfahren zum ableiten eines empfangstaktes | |
DE1298120B (de) | Verfahren und Schaltungsanordnung zur kohaerenten Demodulation synchroner, frequenzmodulierter Duobinaersignale | |
DE1088540B (de) | Verfahren und Vorrichtung zur UEbertragung von Informationen | |
DE2635856A1 (de) | Verfahren und schaltungsanordnungen zur traegererkennung | |
DE1132588B (de) | Datenuebertragungseinrichtung mit Binaerphasenmodulation einer Traegerwelle | |
DE2058450A1 (de) | Verfahren und Geraet zur Wiedergabe von empfangenen Datensignalen | |
DE2264124A1 (de) | Entzerrer fuer den datenempfang | |
DE1591810A1 (de) | Nachrichtenuebertragungssystem mit differentieller Phasenmodulation | |
DE3718103C2 (de) | ||
DE1300582B (de) | Verfahren und Schaltungsanordnung zur Takterzeugung bei der UEbertragung binaerer Daten mit sehr hoher Bitfrequenz | |
DE2651043B2 (de) | Empfänger für synchrone Signale mit doppelter phasenverriegelter Schleife | |
DE2919737A1 (de) | Verfahren und system zur informationsuebertragung | |
DE3435032C2 (de) | ||
DE2223842C3 (de) | Anordnung zur Übertragung eines Signals | |
DE972510C (de) | Verriegelungsvorrichtung fuer Empfaenger in Mehrfachuebertragungssystemen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: AEG-TELEFUNKEN NACHRICHTENTECHNIK GMBH, 7150 BACKN |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: ANT NACHRICHTENTECHNIK GMBH, 7150 BACKNANG, DE |
|
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |