DE69737171T2

DE69737171T2 - Schaltung zur Taktrückgewinnung

Info

Publication number: DE69737171T2
Application number: DE69737171T
Authority: DE
Inventors: Toshiaki Yokohama-shi Takao; Yoshifumi Yokosuka-shi Suzuki; Tadashi Kiyose-shi Shirato
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1996-07-22
Filing date: 1997-07-09
Publication date: 2007-10-04
Anticipated expiration: 2017-07-10
Also published as: EP1657846A3; CA2211291A1; EP0821503A2; CA2484281A1; EP0821503A3; CA2484281C; CA2211291C; DE69737171D1; US5920220A; EP0821503B1; EP1657846A2

Description

Die vorliegende Erfindung betrifft die Übertragung digitaler Daten und insbesondere die Rückgewinnung von Taktzeitgabe am Empfangsende.
Es werden einige in der vorliegenden Beschreibung benutzten Begriffe definiert. Erstens bedeutet "Abtasttakt" ein zum Abtasten in einem Demodulator benutzter Takt. Als nächstes bedeutet "Taktzeitgabe" die Zeitgabe des Abtasttakts bei minimaler Bitfehlerrate. Abschließend bedeutet "Symbolrate" die Rate, mit der sich das Hauptsignal ändert, d.h. die Modulationsrate.
Durch das Wachstum von Multimediakommunikation in jüngsten Jahren ist die Bereitstellung von Multimedia-Funkkommunikationssystemen notwendig geworden, die der hochratigen burstartigen Übertragung von digitalen Daten fähig sind. Beispiele solcher Systeme umfassen hochratige drahtlose Ortsnetze (LAN – local area networks) und zukünftige öffentliche Mobilfunksysteme. Zur Verarbeitung digitaler Daten mit hohen Geschwindigkeiten ohne Bitfehler ist es notwendig, am Empfangsende dieser drahtlosen Kommunikationssysteme eine Schaltung zur Taktrückgewinnung zu besitzen, die die Taktzeitgabe schnell unter Verwendung eines der Vorderflanke eines Bursts von digitalen Daten hinzugefügten Signals für Taktrückgewinnung herstellt und die danach Schwankungen der Taktzeitgabe verfolgt. Eine Schaltung zur Taktrückgewinnung, die Schwankungen der Taktzeitgabe verfolgt, ist auch bei der Übertragung kontinuierlicher digitaler Daten notwendig.
Herkömmliche Schaltungen zur Taktrückgewinnung lassen sich grob in Schaltungen einteilen, die die Taktzeitgabe mit der Symbolrate durch Analogverarbeitung wiedergewinnen, und Schaltungen, die die Taktzeitgabe durch digitale Verarbeitung nach Überabtastung wiedergewinnen. Ein Beispiel der ersteren ist eine Schwingkreis-Begrenzer-Taktrückgewinnungsschaltung mit ZF-Signalfunktion, während ein Beispiel der letzteren eine Schaltung zur Taktrückgewinnung mit einer binären quantisierten digitalen Phasenregelschleife (BQDPLL – binary quantized digital phase-locked loop) ist. Beispiele des Aufbaus dieser zwei herkömmlichen Arten von Schaltung zur Taktrückgewinnung sind unten erläutert.
1 zeigt ein Beispiel des Aufbaus eines Demodulators mit einer Schwingkreis-Begrenzer-Taktrückgewinnungsschaltung mit ZF-Signalfunktion. Dieser Demodulator umfaßt Quadraturdetektor 1, in dem das ZF-Signal eingegeben wird, Analog-Digitalwandler 2 und 3, die die Ausgaben des Quadraturdetektors 1 abtasten, Basisbandsignalverarbeitungsschaltung 4, die dekodierte Signale durch Verarbeitung der abgetasteten Signale erhält, die von Analog-Digitalwandlern 2 und 3 ausgegeben werden, und Schwingkreis-Begrenzer-Taktrückgewinnungsschaltung mit ZF-Signalfunktion 200 zur Rückgewinnung der Taktzeitgabe. Die Schwingkreis-Begrenzer-Taktrückgewinnungsschaltung mit ZF-Signalfunktion 200 umfaßt die Hüllkurvenerkennungsschaltung 201, den Schwingkreis 202 und die Begrenzerschaltung 203.
Das ZF-Signal wird in die Hüllkurvenerkennungsschaltung 201 eingegeben, die die Taktfrequenzkomponente durch nichtlineare Verarbeitung des ZF-Signals gewinnt, das selbst nicht die Taktfrequenzkomponente enthält. Der Schwingkreis 202 umfaßt ein Schmalband-Bandpaßfilter und verringert den Taktjitter. Die Begrenzerschaltung 203 formt den durch den Schwingkreis 202 erhaltenen sinusförmigen Takt in eine Rechteckwelle. Bei Durchführung der Abtastung unter Verwendung des auf diese Weise erhaltenen Takts wird die Bitfehlerrate minimiert. Dieser Takt wird den verschiedenen Teilen des Demodulators einschließlich der Analog-Digitalwandler 2 und 3 zugeführt.
Eine ausführliche Erläuterung einer Schwingkreis-Begrenzer-Taktrückgewinnungsschaltung mit ZF-Signalfunktion ist aus der von der IEICE Japan veröffentlichten "TDMA Communications" von Yamamoto und Kato ersichtlich.
2 zeigt ein Beispiel des Aufbaus eines Demodulators mit einer Schaltung zur Taktrückgewinnung mit einer binären quantisierten digitalen Phasenregelschleife (BQDPLL – binary quantised digital phase-locked loop). Aus 3 ist ein Flußdiagramm der Funktionsweise dieser BQDPLL-Schaltung zur Taktrückgewinnung ersichtlich. Der Demodulator umfaßt Quadraturdetektor 1, in den das ZF-Signal eingegeben wird, Analog-Digitalwandler 2 und 3, die die Ausgabe des Quadraturdetektors 1 abtasten, Basisbandsignalverarbeitungsschaltung 4, die demodulierte Signale durch Verarbeitung der abgetasteten Signale erhält, die von Analog-Digitalwandlern 2 und 3 ausgegeben werden, und die BQDPLL-Taktrückgewinnungsschaltung 210, die die Taktzeitgabe wiedergewinnt. Die BQDPLL-Taktrückgewinnungsschaltung 210 umfaßt den Nulldurchgangsdetektor 211, die Phasenentscheidungsschaltung 212, das Schleifenfilter 213 und den spannungsgesteuerten Oszillator VCO (voltage-controlled oscillator) 214.
Analog-Digitalwandler 2 und 3 und Basisbandsignalverarbeitungsschaltung 4 arbeiten mit der doppelten Symbolrate und geben in die BQDPLL-Taktrückgewinnungsschaltung 210 das durch Abtasten mit der doppelten Symbolrate erhaltene abgetastete Signal ein. Das abgetastete Signal D (t + nT), das die gleiche Periode wie die Symbole aufweist, wird in den Nulldurchgangsdetektor 211 eingegeben. (T ist die Symbolperiode und n ist eine beliebige Ganzzahl.) Wenn sich das Vorzeichen des Eingangssignals wendet (d.h. wenn ein Nulldurchgang eintritt), benachrichtigt der Nulldurchgangsdetektor 211 die Phasenentscheidungsschaltung 212 darüber. Das abgetastete Signal D (t + nT) wird dann zusammen mit dem abgetasteten Signal D {t + (n – 1/2)T}, das mit einer Zeitgabe abgetastet worden ist, die D(t + nT) um T/2 anläuft, in die Phasenentscheidungsschaltung 212 eingegeben. Auf Grundlage der Vorzeichen der zwei Signale entscheidet die Phasenentscheidungsschaltung 212, ob die Abtastzeitgabe der Taktzeitgabe (bei der die Bitfehlerrate minimal ist) voreilt oder nacheilt. Wenn anders gesagt D(t + nT) × D{t +(n – 1/2)T} positiv ist, entscheidet sie, daß die Abtastzeitgabe nacheilt und wenn sie negativ ist, entscheidet sie, daß sie voreilt. Von der Phasenentscheidungsschaltung 212 wird ein Entscheidungsergebnis nur dann ausgegeben, wenn der Nulldurchgangsdetektor 211 einen Nulldurchgang erkannt hat. Das Schleifenfilter 213 ist eine Art von Integrierschaltung und integriert die Entscheidungsergebnisse der Phasenentscheidungsschaltung 211 und steuert auf Grundlage des Ergebnisses dieser Integrierung die Frequenz des vom VCO 214 ausgegebenen Takts (doppelte Symbolrate). Das Ergebnis dieser Verarbeitung ist, daß jede Voreilung oder Nacheilung der Abtastzeitgabe geregelt ist und eine Taktzeitgabe erhalten wird, die eine minimale Bitfehlerrate ergibt. Dieser Takt wird verschiedenen Teilen des Demodulators einschließlich der Analog-Digitalwandler 2 und 3 zugeführt.
Eine ausführliche Erläuterung einer BQDPLL-Taktrückgewinnungsschaltung ist aus "Digital Communications By Satellite" von V.K. Bhargava, D. Haccoun, R. Matyas und P.P. Nuspl, New York: Wiley, 1981 ersichtlich.
Schwingkreis-Begrenzer-Taktrückgewinnungsschaltungen mit ZF-Signalfunktion und BQDPLL-Taktrückgewinnungsschaltungen werden beide oft in den Empfängern eingesetzt, wenn niederratige digitale Daten übertragen werden. Beim Empfang von hochratigen digitalen Daten treten jedoch verschiedene Probleme auf. Diese Probleme werden unten erläutert.
Eine Schwingkreis-Begrenzer-Taktrückgewinnungsschaltung mit ZF-Signalfunktion benutzt einen Schwingkreis der ein Schmalband-Bandpaßfilter ist, zum Verringern von Taktjitter. Zum Verringern von Taktjitter muß die Güte Q des Schwingkreises groß gemacht werden (Q = f₀(Δf, wobei f₀ die Mittenfrequenz des Filters und Δf die 3-dB-Bandbreite ist). Die Verzögerung eines Einzelresonators, der allgemein als Schwingkreis benutzt wird, läßt sich jedoch als annähernd Q/4 (Symbole) ausdrücken. Wenn demnach Q groß gemacht wird, wird die Verzögerung des Schwingkreises verlängert, mit dem Ergebnis daß mehr Zeit zur Rückgewinnung der Taktzeitgabe erforderlich ist. Beispielsweise beträgt in einem drahtlosen LAN-System nach RCR-Standard STD-34A, "19GHz Band Data Transmission Radio Equipment for Premises Radio Station" des Research & Development Centre for Radio Systems der zum Erhalten einer guten Bitfehlerrate erforderliche Q-Faktor rund 110. In diesem Fall beträgt die Verzögerung annähernd 28 Symbole, was bedeutet, daß zur Wiedergewinnung der Taktzeitgabe beträchtliche Zeit erforderlich ist. Da weiterhin diese Schaltung eine Analogschaltung ist, ist es schwierig, den Taktjitter zu verringern und die zur Rückgewinnung der Taktzeitgabe erforderliche Zeit zu optimieren. Ein weiterer Nachteil besteht darin, daß, da die Taktfrequenzkomponente aus dem ZF-Signal entfernt worden ist, der Takt verloren geht, wenn der Pegel des ZF-Signals infolge von Schwankungen usw. der Ausbreitungswegbedingungen abfällt.
Vom Schleifenfilter einer BQDPLL-Taktrückgewinnungsschaltung wird ein Steuersignal integriert, das die Phasenvoreilung oder -nacheilung des Abtasttakts aufweist. Anders gesagt wird der VCO gesteuert, nachdem das Signal zur Taktrückgewinnung lange beobachtet worden ist. Taktjitter läßt sich daher durch Erhöhen der Integrationszeit des Schleifenfilters verringern, aber da dies ebenfalls bewirkt, daß mehr Zeit zur Rückgewinnung der Taktzeitgabe erforderlich ist, besteht das gleiche Problem wie bei einer Schwingkreis-Begrenzer-Taktrückgewinnungsschaltung mit ZF-Signalfunktion. Weiterhin ist mehr Zeit erforderlich, um die Phasendifferenz zwischen der Anfangsphase des Takts, die vom VCO ausgegeben wird, und der Phase der Taktzeitgabe, die die Bitfehlerrate minimiert, zu korrigieren, sowie diese Phasendifferenz größer wird. Es ergibt sich ein Problem, daß unter normalen Betriebsbedingungen, bei denen die Größe der Phasendifferenz nicht festliegt, eine Streuung der zur Rückgewinnung der Taktzeitgabe erforderlichen Zeit auftritt. Da diese Schaltung weiterhin Überabtastung mit der doppelten oder mehrfachen Symbolrate erfordert, gibt es Schwierigkeiten bei der digitalen Implementierung und der Behandlung von Erhöhungen der Übertragungsrate von digitalen Daten. In der Schrift "FAST SYNCHRONIZATION WITH BURST-MODE DIGITAL SIGNALS" (schnelle Synchronisation mit burstartigen Digitalsignalen), NTIS TECH NOTES, SPRINGFIELD, VA, US, November 1988 (1988-11), Seite 936, XP000003885 ist auch eine bekannte Schaltung zur Taktrückgewinnung mit der Aufgabe der Verringerung der von einem Empfänger zum Synchronisieren seines Datenabtastoszillators mit einem Abtastsignal erforderlichen Zeit beschrieben.
Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren und eine Schaltung zur Taktrückgewinnung bereitzustellen, die diese Probleme überwinden, die Taktzeitgabe schnell herstellen, keine Überabtastung erfordern und wobei Stromkreiskonstanten leicht optimierbar sind.
Nach der vorliegenden Erfindung wird eine Schaltung zur Taktrückgewinnung bereitgestellt, die folgendes umfaßt:
Takterzeugungsmittel zum Erzeugen eines Systemtakts der sich mit einer festen Periode wiederholt;
ein Phasenschiebermittel, das einen in Bezug auf den systemtaktphasenverschobenen ersten Takt ausgibt als Taktzeitgabe zum Abtasten des durch Erkennen des Empfangssignals erhaltenen Basisbandsignals; und
ein Steuermittel zum Steuern des Betrags an Phasenverschiebung dieses Phasenschiebermittels unter Verwendung eines zum Basisbandsignal hinzugefügten Taktrückgewinnungssignals;
wobei das Steuermittel folgendes umfaßt:
ein erstes Mittel, das die Ausgabe vom Phasenschiebermittel, als Abtasttakt zum Abtasten des Signals zur Taktrückgewinnung eines ersten Takts veranlaßt, dessen Phase seines n-ten Vorderflankenpunkts oder Rückflankenpunkts vom Ursprung aus, wobei ein Vorderflankenpunkt oder Rückflankenpunkt des Systemtakts als Ursprung genommen wird, um n × Δt relativ zur Phase des Systemtakts phasenverschoben wird, wobei n = 1,2,3, ... und Δt ein vorbestimmter Betrag an Phasenverschiebung ist; und
ein zweites Mittel, das aus dem durch Abtasten des Signals zur Taktrückgewinnung erhaltenen abgetasteten Signal die Phasendifferenz zwischen der Phase des Systemtakts und der Taktzeitgabe, bei der die Bitfehlerrate minimal wird, schätzt und das auf Grundlage dieser geschätzten Phasendifferenz die Ausgabe aus dem Phasenschiebermittel der Taktzeitgabe zum Abtasten des Basisbandsignals veranlaßt, das dem Signal zur Taktrückgewinnung folgt.
Funkkommunikationsgeräte zur burstartigen Übertragung von digitalen Daten übertragen und empfangen im allgemeinen Burstsignale mit einem Signal zur Taktrückgewinnung (BTR), einem Signal zur Rahmensynchronisation (UW), und Daten. Der BTR-Teil des durch Empfangen und Erkennen dieses Burstsignals erhaltenen Basisbandsignals gleicht annähernd einer Sinuswelle (bei Abwesenheit von Rauschen und Übertragungswegverzerrung ist es eine genaue Sinuswelle), und das übrige Signal bildet ein Augendiagramm. Der erste Aspekt der vorliegenden Erfindung bedient sich der Tatsache, daß der BTR-Teil des Basisbandsignals annähernd einer Sinuswelle gleicht und benutzt nach Abtasten dieses Signals mit einem progressiv phasenverschobenen Takt das erhaltene abgetastete Signal zum Schätzen der Taktzeitgabe. Dadurch kann die Taktzeitgabe schnell in einer Zeitdauer von der Größenordnung von vier Symbolen wiedergewonnen werden.
Damit die vom BTR-Teil rückgewonnene Taktzeitgabe Frequenzschwankungen der Taktzeitgabe in anderen Teilen des Basisbandsignals verfolgt kann ein Abtasttakterzeugungsmittel bereitgestellt werden, das einen zweiten Takt mit Vorder- oder Rückflankenpunkten erzeugt, die den Vorder- oder Rückflankenpunkten des ersten Takts, der vom Phasenschiebermittel ausgegeben wird, um eine vordefinierte Zeitdifferenz δt voreilen, und einen dritten Takt mit Vorder- oder Rückflankenpunkten, die den Vorder- oder Rückflankenpunkten des ersten Takts um die gleiche Zeitgabedifferenz δt nacheilen; und ein Mittel, das den Takt, den das Steuermittel unter Verwendung des ersten Mittels das Phasenschiebermittel auszugeben veranlaßt, als den Abtasttakt zum Abtasten des Signals zur Taktrückgewinnung auswählt, und das die Ausgabe des Abtasttakterzeugungsmittels als den Abtasttakt zum Abtasten des Basisbandsignals auswählt, das dem Signal zur Taktrückgewinnung nachfolgt; und das zweite Mittel kann ein Rechenmittel enthalten, das den Betrag an Phasenverschiebung des Phasenschiebermittels durch Vergleichen des aus dem abgetasteten Signal an um δt voreilenden Vorder- oder Rückflankenpunkten erhaltenen Entscheidungsfehlers mit dem aus dem abgetasteten Signal an um δt nacheilenden Vorder- oder Rückflankenpunkten erhaltenen Entscheidungsfehler berechnet.
Durch Verfolgen von Frequenzschwankungen kann eine genaue Taktrückgewinnung durchgeführt werden und Bitfehler digitaler Daten können selbst bei Verwendung eines Systemtakts mit schlechter Frequenzstabilität verringert werden.
Auch kann die Konfiguration, die zum Verfolgen von Frequenzschwankungen dient, unabhängig von der Konfiguration des ersten Aspekts der vorliegenden Erfindung benutzt werden.
Kurze Erläuterung der Zeichnungen
1 ist ein Blockschaltbild eines Beispiels des Standes der Technik des Aufbaus eines Demodulators mit einer Schwingkreis-Begrenzer-Taktrückgewinnungsschaltung mit ZF-Signalfunktion.
2 ist ein Blockschaltbild eines Beispiels des Standes der Technik des Aufbaus eines Demodulators mit einer BQDPL-Taktrückgewinnungsschaltung.
3 ist ein Flußdiagramm der Funktionsweise der in 2 dargestellten BQDPL-Taktrückgewinnungsschaltung.
4 ist ein Blockschaltbild einer ersten Ausführungsform der vorliegenden Erfindung.
5 zeigt den Fortlauf der Steuerung des Betrags an Phasenverschiebung in der ersten Ausführungsform.
6(a)–(f) dienen zur Erläuterung der Funktionsweise der Schaltung zur Taktrückgewinnung nach der ersten Ausführungsform.
7 zeigt ein Beispiel des detaillierten Aufbaus einer Phasenschätzungsschaltung.
8(a)–(f) dienen zur Erläuterung eines Beispiels der Funktionsweise der Schaltung zur Taktrückgewinnung.
9 zeigt ein Beispiel des Aufbaus einer Phasenschieberschaltung.
10(a)–(g) dienen zur Erläuterung eines weiteren Beispiels der Funktionsweise der Schaltung zur Taktrückgewinnung.
11 ist ein Blockschaltbild eines ersten Vergleichsbeispiels der vorliegenden Erfindung.
12 zeigt den Entscheidungsfehler als Funktion der Abtasttaktzeitgabe in der Basisbandsignalverarbeitungsschaltung.
13(a)–(g) zeigen die verschiedenen Signalwellenformen.
14 dient zur Erläuterung der Funktionsgrundsätze.
15 ist ein Blockschaltbild eines zweiten Vergleichsbeispiels der vorliegenden Erfindung.
16 zeigt den Funktionsfluß des zweiten Vergleichsbeispiels.
17 zeigt ein Beispiel eines spezifischen Aufbaus eines Abtasttaktgenerators.
18 zeigt ein Beispiel des Aufbaus einer Phasenregelschaltung.
19 zeigt ein weiteres Beispiel des Aufbaus eines Abtasttaktgenerators.
20 zeigt den Abtasttakt, der von dem in 19 dargestellten Abtasttaktgenerator ausgegeben wird.
21 ist ein Blockschaltbild eines dritten Vergleichsbeispiels der vorliegenden Erfindung.
22 ist ein Blockschaltbild eines vierten Vergleichsbeispiels der vorliegenden Erfindung.
23 zeigt ein Beispiel des Aufbaus einer Phasenregelschaltung.
24 ist ein Blockschaltbild eines fünften Vergleichsbeispiels der vorliegenden Erfindung.
25 zeigt ein Beispiel des Aufbaus einer Phasenregelschaltung.
26 ist ein Blockschaltbild eines sechsten Vergleichsbeispiels der vorliegenden Erfindung.
27 ist ein Blockschaltbild eines siebten Vergleichsbeispiels der vorliegenden Erfindung.
28 ist ein Blockschaltbild eines achten Vergleichsbeispiels der vorliegenden Erfindung.
29 zeigt den Funktionsfluß des achten Beispiels.
30(a)–(j) zeigen die Zeitgabe der verschiedenen Signale.
31 zeigt das Verhältnis zwischen der Abtasttaktzeitgabe und dem Quadrat des abgetasteten Signals.
32 dient zur Erläuterung der Funktionsweise im pseudostabilen Zustand.
33 ist ein Blockschaltbild eines neunten Vergleichsbeispiels der vorliegenden Erfindung.
34 zeigt ein Beispiel des Aufbaus der Phasenregelschaltung im neunten Vergleichsbeispiel.
35 ist ein Blockschaltbild eines zehnten Vergleichsbeispiels der vorliegenden Erfindung.
36 zeigt ein Beispiel des Aufbaus der Phasenregelschaltung im zehnten Vergleichsbeispiel.
37 ist ein Blockschaltbild eines elften Vergleichsbeispiels der vorliegenden Erfindung.
38 ist ein Blockschaltbild eines zwölften Vergleichsbeispiels der vorliegenden Erfindung.
39 ist ein Blockschaltbild eines Beispiels, in dem eine Schaltung zum Behandeln des pseudostabilen Zustands in der Schaltung zur Taktrückgewinnung des neunten Vergleichsbeispiels bereitgestellt worden ist.
40 ist ein Blockschaltbild eines Beispiels einer Anstoßschaltung.
41 ist ein Blockschaltbild eines weiteren Beispiels einer Anstoßschaltung.
42(a)–(h) zeigen die Zeitgabe der verschiedenen Signale im pseudostabilen Zustand.
Ausführungsformen der Erfindung
4 ist ein Blockschaltbild einer ersten Ausführungsform der vorliegenden Erfindung und zeigt den Aufbau eines mit einer Schaltung zur Taktrückgewinnung ausgestatteten Demodulators. Bei dieser bestimmten Ausführungsform wird die Taktzeitgabe schnell unter Verwendung nur eines Signals zur Taktrückgewinnung, das dem Burstsignalrahmen hinzugefügt worden ist, wiedergewonnen.
Dieser Demodulator umfaßt den Quadraturdetektor 1, in den das ZF-Signal eingegeben wird, den Oszillator 41, der ein nicht mit dem ZF-Signal synchronisiertes Trägersignal erzeugt und dem Quadraturdetektor 1 zuführt, Analog- Digitalwandler 2 und 3, die die gleichphasigen und Quadratur-Ausgaben des Quadraturdetektors 1 in Digitalsignale umwandeln, die Basisbandsignalverarbeitungsschaltung 4, die die von Analog-Digitalwandlern 2 und 3 ausgegebenen Digitalsignale verarbeitet, und Taktrückgewinnungsschaltung 5, die aus dem Taktrückgewinnungssignal die Taktzeitgabe zum Demodulieren des Empfangssignals wiedergewinnt.
Die Taktrückgewinnungsschaltung 5 umfaßt den Systemtaktgenerator 6 zum Erzeugen eines Systemtakts, der sich mit einer festen Periode wiederholt, die Phasenschieberschaltung 7, die einen ersten, bezüglich des Systemtakts phasenverschobenen Takt als Taktzeitgabe zum Abtasten des durch Erkennung des Empfangssignals erhaltenen Basisbandsignals ausgibt, und die Steuerschaltung 8 zum Steuern des Betrags an Phasenverschiebung der Phasenschieberschaltung 7.
Die Steuerschaltung 8 umfaßt den Zähler 9, Phasenschätzschaltung 10 und Schalter 11, der einen des Ausgangs des Zählers 9 und des Ausgangs der Phasenschätzschaltung 10 auswählt. Vom Zähler 9 wird ein mit dem Systemtakt synchronisiertes Phasensteuersignal ausgegeben und die Ausgabe aus der Phasenschieberschaltung 7 als Abtasttakt zum Abtasten des Taktrückgewinnungssignals eines Takts veranlaßt, dessen Phase seines n-ten Vorderflankenpunkts oder Rückflankenpunkts (n = 1,2,3, ...) vom Ursprung, wobei ein Vorderflankenpunkt oder Rückflankenpunkt des Systemtakts als Ursprung genommen wird, um n × Δt relativ zur Phase des Systemtakts verschoben wird (wobei Δt ein vorbestimmter Betrag an Phasenverschiebung ist). Aus dem durch Abtasten des Taktrückgewinnungssignals erhaltenen abgetasteten Signal, d.h. aus dem abgetasteten Signal von der Basisbandsignalverarbeitungsschaltung 4, schätzt die Phasenschätzungsschaltung 10 die Phasendifferenz zwischen der Phase des Systemtakts und der Taktzeitgabe, zu der die Bitfehlerrate minimal ist, und veranlaßt auf Grundlage dieser geschätzten Phasendifferenz die Ausgabe von der Phasenschieberschaltung 7 der Taktzeitgabe zum Abtasten des dem Taktrückgewinnungssignal folgenden Basisbandsignals. Vom Schalter 11 wird die Ausgabe des Zählers 9 mit der Zeitgabe des Taktrückgewinnungssignals ausgewählt und zu anderen Zeiten die Ausgabe der Phasenschätzungsschaltung 10 ausgewählt und diese Ausgaben der Phasenschieberschaltung 7 zugeführt. In 5 ist der Verlauf der Steuerung des Betrags an Phasenverschiebung durch die Steuerschaltung 8 dargestellt.
6(a)–(f), die zur Erläuterung der Funktionsweise der Taktrückgewinnungsschaltung der ersten Ausführungsform dienen, zeigen folgendes: 6(a) Format des in Quadraturdetektor 1 als Zwischenfrequenzsignal eingegebenen Burstsignals; 6(b) vom Quadraturdetektor 1 ausgegebenes Basisbandsignal; 6(c) gewünschte Taktzeitgabe; 6(d) vom Systemtaktgenerator 6 ausgegebener Systemtakt; 6(e) von der Phasenschieberschaltung 7 ausgegebener Abtasttakt; 6(f) der Taktrückgewinnungsschaltung 5 von der Basisbandsignalverarbeitungsschaltung 4 zugeführtes abgetastetes Signal.
Der Vorderflanke eines Burstsignals wird allgemein ein Code zur wirkungsvollen Rückgewinnung der Taktzeitgabe zugefügt. Im Fall einer QPSK-Modulation wird beispielsweise ein Bitmuster mit Wiederholungen von "1100" oder "1001" zugefügt. Das nach begrenzender Bandbreite dieses Codes erhaltene Taktrückgewinnungssignal (BTR) ist die in 6(b) gezeigte Sinuswelle mit Periode 2T, wobei T die Symbolperiode ist. Dieses Signal wird von Analog-Digitalwandlern 2 und 3 abgetastet. Der benutzte Abtasttakt (siehe 6(e)) ist der Takt, der dadurch erhalten wird, daß die Phasenschieberschaltung 7 bewirkte, daß die Periode des durch den Systemtaktgenerator 6 erzeugten Systemtakts (siehe 6(d)) mit der gleichen Taktgeschwindigkeit wie die Symbolrate sich mit jeder Abtastung um einen festen Betrag Δt ändert. Das durch Abtasten erhaltene abgetastete Signal (siehe 6(f)) wird in die Phasenschätzungsschaltung 10 eingegeben. Aufgrund dieses abgetasteten Signals schätzt die Phasenschätzungsschaltung 10 die Phasendifferenz zwischen dem Systemtakt und der Zeitgabe, zu der das Taktrückgewinnungssignal einen Extremwert aufweist, d.h. den Mittelpunkt eines Symbols. Das Schätzungsergebnis wird zur Phasenschieberschaltung 7 ausgegeben, die die Phase des Systemtakts um die geschätzte Phasendifferenz verschiebt und damit die Phase des Abtasttakts festlegt (siehe 6(c)).
Nach Festlegung der Phase des Abtasttakts wird der Abtasttakt durch Konstanthalten des Betrags an Phasenverschiebung der Phasenschieberschaltung 7 bis zum Ende des Burstsignals konstant gehalten. Als Alternative wird die Phase des Abtasttakts durch Durchführung kleiner Veränderungen an dem Betrag an Phasenverschiebung unter Kontrolle der Phasenschätzungsschaltung 10 fein eingestellt.
Nach der vorliegenden Ausführungsform kann daher die Phase des Abtasttakts durch verarbeiten mit annähernd der Symbolrate zum Mittelpunkt der Symbole ausgerichtet werden. Dies ist die Ausrichtung, bei der die Augendiagrammöffnung am größten ist und ergibt die Taktzeitgabe, bei der die Bitfehlerrate minimal ist. Anders gesagt kann die Taktzeitgabe, bei der die Bitfehlerrate minimal ist, wiedergewonnen werden.
7 ist ein Blockschaltbild eines Beispiels des detaillierten Aufbaus der Phasenschätzungsschaltung 10. Diese Phasenschätzungsschaltung 10 umfaßt Multiplikatoren 12 und 13, die die abgetasteten Signale in den (hiernach mit "I-ch" und "Q-ch" bezeichneten) gleichphasigen und Quadraturkanälen quadrieren, Addierer 14, der die Ausgaben dieser addiert, den Zähler 15, der die Anzahl von Abtastwerten durch Beobachten des Zeitpunkts der Änderung der ein abgetastetes Signal darstellenden digitalen Daten zählt, eine Mehrzahl von Verzögerungskreisen 16, die die Ausgabe des Addierers 14 progressiv um Verzögerungszeit T'(= T + Δt) verzögern, und ROM 17, in dem eine Schätzung der Phasendifferenz zwischen dem Systemtakt und der Taktzeitgabe, zu der die Bitfehlerrate minimal ist, im voraus gespeichert worden ist.
In 8(a)–(f), die zur Erläuterung eines Beispiels der Funktionsweise der vorliegenden Phasenschätzungsschaltung 10 dienen sind die folgenden Wellenformen dargestellt: 8(a) Basisbandsignal, 8(b) Ausgabe des Addierers 14, 8(c) Systemtakt, 8(d) Abtasttakt, 8(e) Quadrat des abgetasteten Signals, 8(f) Abtasttakt nach Festlegung der Phase.
Die in 7 gezeigte Phasenschätzungsschaltung 10 benutzt Multiplikatoren 12 und 13 und den Addierer 14 zum Berechnen von (I-ch)² + (Q-ch)² zum Eliminieren von durch Trägerphasenfehler induzierten Amplitudenschwankungen des abgetasteten Signals. Eine alternative Konfiguration besteht in der Durchführung dieser Berechnung durch Analogmittel vor der Abtastung und im Abtasten des resultierenden Signals mittels von den Hauptsignalleitungen getrennten Analog-Digitalwandlern.
Das erhaltene abgetastete Signal wird progressiv durch eine Mehrzahl von Verzögerungskreisen 16 um T'(= T + Δt) verzögert (wobei T' die Abtasttaktperiode ist) und in den ROM 17 eingegeben. Vom Zähler 15 werden die Datenänderungen des abgetasteten Signals beobachtet und dadurch die Anzahl von Abtastungen gezählt, die von ihm in den ROM 17 eingegeben werden.
Vom ROM 17 wird aus der Anzahl von Abtastungen und einer Mehrzahl abgetasteter Signale die Phasendifferenz zwischen dem Systemtakt und der Taktzeitgabe geschätzt, zu der die Bitfehlerrate minimal wird, und dies als Phasendifferenzschätzungsergebnis ausgegeben. Beispielsweise kann die Schätzung der Phasendifferenz wie folgt durchgeführt werden.
Durch Phasenverschieben des Systemtakts um Δt mit jeder Abtastung kann ein Abtasttakt erhalten werden, der ein Abtastintervall ergibt, das um eine feste Größe geändert worden ist. Wenn das Ergebnis der Berechnung von (I-ch)² + (Q-ch) mit dem dadurch erhaltenen Abtasttakt abgetastet wird, beläuft sich das n-te abgetastete Signal auf: Yn = A2 {1 + cos(ωc n Δt – ϕ)} (1)wobei A die Amplitude, ω_c die Winkelfrequenz des Systemtakts, Δt der Betrag an Phasenverschiebung und ϕ die Phasendifferenz zwischen dem Systemtakt und der Taktzeitgabe, zu der die Bitfehlerrate am kleinsten ist, ist. ϕ läßt sich wie folgt ausdrücken:
Der aus Gleichung 2 erhaltene Wert von ϕ wird im ROM 17 gespeichert. Die Gleichung 2 ist nur ein Beispiel und als Alternative kann die Funktion sin^–1 oder tan^–2 benutzt werden. Die Phasendifferenz ϕ kann aus Gleichung 2 unter Verwendung der drei niedrigsten abgetasteten Signale geschätzt werden. Die Taktzeitgabe kann daher in einem kurzen Zeitraum wiedergewonnen werden.
Im obigen Beispiel wurde ein ROM zum Schätzen der Phasendifferenz ϕ benutzt, aber es ist auch möglich, eine ähnliche Berechnung mit einer Kombination von Multiplikatoren und Addierern durchzuführen. Eine weitere Möglichkeit wäre es, einen Mikroprozessor oder Digitalsignalprozessor zu verwenden und die Berechnung mit Software durchzuführen.
Nunmehr wird die Funktionsweise der in 4 und 7 gezeigten Schaltungen nochmals an Hand der in den obigen Gleichungen benutzten Darstellung erläutert. Vom Zähler 9 wird ein mit dem Systemtakt synchronisiertes Phasensteuersignal θ = nω_cΔt(n = 0,1,2, ...) ausgegeben. Vom Schalter 11 wird das Phasensteuersignal vom Zähler 9 zur Phasenschieberschaltung 7 ausgegeben, bis er den Wert der Phasendifferenz ϕ vom ROM 17 in der Phasenschätzungsschaltung 10 erhält. Wenn der Wert der Phasendifferenz ϕ vom ROM 17 erhalten worden ist, wird θ auf –ϕ gesetzt und zur Phasenschieberschaltung 7 ausgegeben. An der Phasenschieberschaltung 7 wird die Phase des vom Systemtaktgenerator 6 ausgegebenen Systemtakts um θ, den wert des Phasensteuersignals, verschoben und ein Abtasttakt ausgegeben, der die Phase festgelegt hat. Als Ergebnis kann die Taktzeitgabe, zu der die Bitfehlerrate minimal ist, wiedergewonnen werden.
9 zeigt ein Beispiel des Aufbaus der Phasenschieberschaltung 7. Diese Phasenschieberschaltung 7 umfaßt ROM 21 und 22, Digital-Analogwandler 23 und 24, Hybridschaltungen 25 und 28, und Analogmultiplikatoren 26 und 27. In diese Phasenschieberschaltung 7 werden das Phasensteuersignal θ und der Systemtakt eingegeben. Von ROM 21 und 22 werden die Werte von cosθ bzw. sinθ für das Eingangsphasensteuersignal θ ausgegeben. Von Digital-Analogwandlern 23 und 24 werden diese Werte jeweils in Analogsignale umgewandelt und diese zu Analogmultiplikatoren 26 und 27 ausgegeben. Von der Hybridschaltung 25 wird der Eingangssystemtakt in zwei Takte mit einer 90° Phasendifferenz zwischen ihnen aufgeteilt und diese zu Analogmultiplikatoren 26 und 27 ausgegeben. Von den Analogmultiplikatoren 26 und 27 werden diese durch die Hybridschaltung 25 aufgeteilten zwei Takte um die Werte von cosθ bzw. sinθ multipliziert und von der Hybridschaltung 28 die Ergebnisse dieser Multiplikationen summiert. Das Ergebnis dieser Verarbeitung besteht darin, daß ein vom Systemtakt um θ phasenverschobener Abtasttakt erhalten wird.
In der in 9 dargestellten beispielhaften Konfiguration umfaßte die Phasenschieberschaltung Analogschaltungen, aber sie kann jedoch auch vollständig aus Digitalschaltungen bestehen. Dies kann dadurch erreicht werden, daß ein Taktgenerator zum Erzeugen eines Takts mit dem M-fachen Systemtakt (wobei M durch die Schrittbreite der Phasenverschiebung bestimmt wird) und eines Registers mit variabler Länge zum Ergeben eines variablen Betrags an Verschiebung benutzt wird.
In der obigen Erläuterung wurde die Form (I-ch)² + (Q-ch)² des abgetasteten Signals durch Gleichung 1 dargestellt. Anderseits kann, wenn kohärente Detektion für die Demodulation eingesetzt wird, da der Einfluß von Trägerphasenfehler praktisch ignoriert werden kann, die Form (I-ch)² oder (Q-ch)² des abgetasteten Signals durch die Gleichung 1 dargestellt werden. Auch ist es möglich, Phasendifferenz θ dadurch zu schätzen, indem die Form I-ch oder Q-ch des abgetasteten Signals ausgedrückt wird als: Yn = A cos(ωc n Δt/2 – ϕ) (3)
Wenn ein Taktrückgewinnungscode von der Sendeseite als binäres Signal übertragen wird, ist es auch möglich, die Schaltung zur Taktrückgewinnung der oben beschriebenen Ausführungsform für ein Mehrebenen-Modulationsschema zu nutzen.
Wenn weiterhin das Modulationverfahren π/4-Verschiebungs-QPSK ist, da sich die Trägerphasenebene mit jedem Symbol um π/4 in einer festen Richtung dreht, wird die Trägerphasenebene mit jedem Symbol um –π/4 von der Basisbandsignalverarbeitungsschaltung 4 korrigiert. Auch kann diese Korrektur vor den Analog-Digitalwandlern 2 und 3 analog durchgeführt werden.
In der obigen Erläuterung der ersten Ausführungsform wurde angenommen, daß der Demodulator kohärente Detektion, quasi-kohärente Detektion oder Basisbandverzögerungserkennungsverfahren benutzt und daß die Schaltung zur Taktrückgewinnung diese Verfahren unterstützen kann. Die oben beschriebene Schaltung zur Taktrückgewinnung kann jedoch auch auf ähnliche Weise in einem Demodulator benutzt werden, der ein ZF-Verzögerungserkennungsverfahren benutzt.
10(a)–(g) dienen zur Erläuterung eines weiteren Beispiels der Funktionsweise der Taktrückgewinnungsschaltung 5 und zeigen ein Beispiel, in dem das abgetastete Signal nicht durch eine trigonometrische Funktion sondern durch ein Polynom N-ter Ordnung angenähert wird. Es werden die folgenden Wellenformen dargestellt: 10(a) Basisbandsignal, 10(b) (I-ch)² + (Q-ch)², 10(c) Systemtakt, 10(d) Abtasttakt, 10(e) abgetastetes Signal, 10(f) Abtasttakt nach Herstellung der Phase, 10(g) Abtasttakt mit invertierter Phase.
Im vorliegenden Fall werden auf die gleiche Weise wie unter Bezugnahme auf 8(a)–(f) erläutert erhaltene N + 1 abgetastete Signale durch ein Polynom N-ter Ordnung angenähert, nämlich: y(t) = a0 + a1 t + ... + aN tN (4)
Es werden die Werte von an in dieser Gleichung (n = 1,2, ..., N) gefunden. Dafür wird, wenn gleichzeitige Gleichungen mit N + 1 unbekannten gelöst werden, die folgende Gleichung erhalten:
Als nächstes wird zum Erhalten der Extremwerte der Gleichung 4 nach Differenzierung der 4 t gefunden, was folgendes ergibt: dy/dt = a1 + 2 a2 t + ... + n aN tN-1 (6)
Zusätzlich wird, wenn nΔt ≌ t, wenn sich der Wert des n-ten abgetasteten Signals y(nΔt) einem Maximalwert des abgetasteten Signals nähert, da t ein Maximalpunkt ist, die Phasenschieberschaltung durch die Taktzeitgabeschätzungsschaltung gesteuert, so daß Abtasten mit der Zeitgabe t stattfindet. Umgekehrt wird, wenn sich y(nΔt) einem Mindestwert nähert, da t ein Minimalpunkt ist, die Phasenschieberschaltung durch die Taktzeitgabeschätzungsschaltung so gesteuert, daß nachdem der Abtasttakt mit der Zeitgabe t hergestellt worden ist, die Phase dieser Zeitgabe invertiert wird. Dies ergibt die Taktzeitgabe, zu der die Bitfehlerrate minimal ist.
Nach der oben erläuterten Ausführungsform ist eine Überabtastung wie in einer herkömmlichen Taktrückgewinnungsschaltung unter Verwendung einer binären quantisierten digitalen Phasenregelschleife unnötig, und da Verarbeitung unter Verwendung eines Abtasttakts der gleichen Ordnung wie die Symbolrate durchgeführt werden kann, kann die Schaltung hohe Übertragungsraten leicht bearbeiten. Weiterhin kann die Phase des Abtasttakts in nur 3 Abtastungen, d.h. in nicht mehr als 4 Symbolen zum Mittelpunkt der Symbole ausgerichtet werden. Dieser Symbol-Mittelpunkt ist der Punkt, an dem die Augenöffnung am größten ist und die Bitfehlerrate die kleinste ist. Es ist daher möglich, die die minimale Bitfehlerrate ergebende Taktzeitgabe (d.h. die optimale Taktzeitgabe) innerhalb kurzer Zeit wiederzugewinnen.
Die obige Erläuterung betraf die schnelle Wiedergewinnung von Taktzeitgabe aus einem Taktrückgewinnungssignal. Es wird nunmehr eine Erläuterung eines Vergleichsbeispiels gegeben, das Taktrückgewinnung durch Verfolgen von Frequenzschwankungen durchführt, die auftreten, nachdem Taktzeitgabe bereits auf die Weise der ersten Ausführungsform wiedergewonnen worden ist oder die Taktrückgewinnung für kontinuierliche Digitaldaten durchführt.
11 ist ein Blockschaltbild eines ersten Vergleichsbeispiels der vorliegenden Erfindung und zeigt ein Beispiel des Aufbaus eines Demodulators, der mit einer Schaltung zur Taktrückgewinnung ausgerüstet ist.
Dieser Demodulator umfaßt den Quadraturdetektor 1, Oszillator 41, Analog-Digitalwandler 2 und 3, Basis bandsignalverarbeitungsschaltung 4 und Taktrückgewinnungsschaltung 5a. In den Quadraturmodulator 1 wird ein ZF-Signal eingegeben. Vom Oszillator 41 wird ein Trägersignal erzeugt, das nicht mit dem ZF-Signal synchronisiert ist und dieses dem Quadraturdetektor 1 zugeführt. von Analog-Digitalwandlung 2 und 3 werden die Ausgaben des Quadraturdetektors 1 mit der Zeitgabe des von der Taktrückgewinnungsschaltung 5a gelieferten Abtasttakts abgetastet und die Ausgaben in Digitalsignale umgewandelt. Von der Basisbandsignalverarbeitungsschaltung 4 werden die durch die Analog-Digitalwandler 2 und 3 ausgegebenen abgetasteten Signale verarbeitet, dekodierte Signale ausgegeben und auch der von diesen abgetasteten Signalen erhaltene Entscheidungsfehler (d.h. ein Entscheidungsfehlersignal) zur Taktrückgewinnungsschaltung 5a ausgegeben.
Die Taktrückgewinnungsschaltung 5a umfaßt den Systemtaktgenerator 6, die Phasenschieberschaltung 7, den Abtasttaktgenerator 31 und die Phasensteuerschaltung 32. Vom Systemtaktgenerator 6 wird ein Systemtakt mit einer vorbestimmten festen Periode erzeugt. Von der Phasenschieberschaltung 7 wird als Taktzeitgabe zum Abtasten des Basisbandsignals im Demodulator der korrigierte Takt t₀ ausgegeben, der die Phase des vom Systemtaktgenerator 6 ausgegebenen Systemtakts korrigiert. Vom Abtasttaktgenerator 31 wird ein Takt erzeugt, der abwechselnd einen Vorder- oder Rückflankenpunkt aufweist, der dem Vorder- oder Rückflankenpunkt des korrigierten Takts t₀ um eine vorbestimmte Taktdifferenz δt voreilt, und einen Vorder- oder Rückflankenpunkt, der dem Vorder- oder Rückflankenpunkt des korrigierten Takts t₀ um die gleiche Taktdifferenz δt nacheilt. Vom Abtasttaktgenerator 31 wird dieser Takt als der Abtasttakt für die Hauptsignalleitungen ausgegeben. Von der Phasenregelschaltung 32 wird der vom abgetasteten Signal an dem um δt voreilenden Vorder- oder Rückflankenpunkt erhaltene Entscheidungsfehler auf Grundlage von Entscheidungsfehlersignalen von der Basisbandsignalverarbeitungsschaltung 4 mit dem vom Abtastsignal an dem δt nacheilenden Vorder- oder Rückflankenpunkt erhaltenen Entscheidungsfehler verglichen und auf Grundlage dieses Vergleichsergebnisses der Betrag an Phasenverschiebung der Phasenschieberschaltung 7 berechnet. Durch Regeln des Betrags an Phasenverschiebung der Phasenschieberschaltung 7 auf der Grundlage dieses Berechnungsergebnisses kann eine Vorderflanke oder Rückflanke des korrigierten Takts t₀ in Ausrichtung zu der optimalen Taktzeitgabe gebracht werden.
12 zeigt den Entscheidungsfehler in der Basisbandsignalverarbeitungsschaltung 4 als Funktion der Abtastzeitgabe. Abtasten zu Zeiten die von der optimalen Zeitgabe abweichen (die Zeitgabe, zu der der Entscheidungsfehler minimal ist) bewirken, daß der Absolutwert oder das Quadrat des Entscheidungsfehlers eine konvexe Kurve mit einem nach unten zeigenden Scheitel schreibt. 12 zeigt die durch Computersimulation des Effektivwerts des Entscheidungsfehlers erhaltenen Ergebnisse als Funktion der Abtastzeitgabe unter verschiedenen festen Träger-Rauschleistungsverhältnissen (C/N – carrier-to-noise power ratio). In dieser Simulation wurden die Modulations- und Demodulationsverfahren als QPSK bzw. Differenzdemodulation angenommen und es wurde angenommen, daß das Übertragungssystem ein Nyquist-System mit einem Flankenabfall von 0,6 ist. Aus 12 ist ersichtlich, daß der Entscheidungsfehler, und damit auch die Bitfehlerrate zu der Zeit minimal wird, zu der die Derivierten der durch den Entscheidungsfehler geschriebenen Kurven Null werden.
13(a)–(i) zeigen die Signale an verschiedenen Teilen der Schaltung wie folgt: 13(a) in den Quadraturdetektor 1 eingegebenes Zwischensequenzsignal mit dem Aufbau eines Burstsignalrahmens; 13(b) vom Quadraturdetektor 1 ausgegebenes Basisbandsignal (Augendiagramm); 13(c) erwünschte Taktzeitgabe; 13(d) vom Systemtaktgenerator 6 ausgegebener Systemtakt; 13(e) Takt t_a der dem durch die Phasenschieberschaltung 7 ausgegebenen korrigierten Takt t₀ um die Taktdifferenz δt voreilt; 13(f) durch Phasenschieberschaltung 7 ausgegebener Takt t₀; 13(g) Takt t_b, der dem korrigierten Takt t₀ um Taktdifferenz δt nacheilt; 13(h) vom Abtasttaktgenerator 31 ausgegebener Abtasttakt; 13(i) von Analog-Digitalwandlern 2 und 3 ausgegebenes abgetastetes Signal.
Nach der Darstellung in 13(a)–(i) bildet die Phasenschieberschaltung 7 den korrigierten Takt t₀, der durch Verschieben der Phase des Systemtakts t erhalten wird. Der Betrag an Phasenverschiebung von t zu t₀ beträgt τ. Man beachte jedoch, daß τ = 0 wenn sich diese Taktrückgewinnungsschaltung 5a in ihrem Anfangszustand befindet, und daß, wenn die Taktzeitgabe hergestellt ist, τ die Taktdifferenz zwischen dem Systemtakt t und der Taktzeitgabe darstellt, zu der die Bitfehlerrate minimal wird. Auf Grundlage des korrigierten Takts t₀ bildet der Abtasttaktgenerator 31 zwei Takte t_a und t_b mit einer Phasendifferenz von 2δt und benutzt diese zwei Takte zur Erzeugung des in 13(h) gezeigten Abtasttakts. Dieser Abtasttakt wird den Analog-Digitalwandlern 2 und 3 zugeführt, wo er zum Abtasten des Basisbandsignals benutzt wird. Auf Grundlage des von der Basisbandsignalverarbeitungsschaltung 4 erhaltenen Entscheidungsfehlersignals e erhält die Phasenregelschaltung 32 die Absolutwerte oder die Quadrate der unter Verwendung der Zeitgaben der Takte t_a und t_b erhaltenen Entscheidungsfehler e_a bzw. e_b. Auch erhält die Phasenregelschaltung 32 Abtasttaktkorrektur +α oder –α oder 0 auf Grundlage von e_a, e_b und Differenz δe. α(α > 0) ist die Korrekturweite und kann entweder auf einen konstanten Wert eingestellt oder adaptiv nach der Differenz δe geändert werden. Von der Phasenregelschaltung 32 wird die Abtastzeitgabe wie folgt aktualisiert:
δe > 0: t₀ durch t₀ + α ersetzen
δe < 0: t₀ durch t₀ – α ersetzen
δe = 0: t₀ unverändert lassen.
14 dient zur Erläuterung der Funktionsgrundsätze und zeigt das Verhältnis zwischen Abtastzeitgabe und Entscheidungsfehler. Die Abtastzeitgabe wird wiederholt in der Phasenschieberschaltung 7 auf Grundlage der obigen Aktualisierungsgleichungen aktualisiert und wenn δe null geworden ist, wird die Derivierte der in 14 gezeigten Kurve Null und der Mittelpunkt t₀ zwischen t_a und t_b trifft mit der Zeitgabe zusammen, zu der der Entscheidungsfehler minimal wird, oder anders gesagt mit der Taktzeitgabe, zu der die Bitfehlerrate minimal wird.
Die Taktrückgewinnungsschaltung 5a in dieser ersten Vergleichsausführung kann bewirken, daß die Abtastzeitgabe mit der Taktzeitgabe zusammentrifft, zu der die Bitfehlerrate minimal wird, bei einer Verarbeitungsgeschwindigkeit der Größenordnung der Symbolrate. Dementsprechend kann, da keine Überabtastung notwendig ist, diese Taktrückgewinnungsschaltung leicht hohe Symbolraten bearbeiten und kann auch Verringerungen des Leistungsverbrauchs erreichen. Da weiterhin der Systemtakt in der Taktrückgewinnungsschaltung enthalten ist, geht der Takt nicht verloren, selbst wenn der ZF-Signalpegel abfällt. Da zusätzlich beinah der gesamte Aufbau der Taktrückgewinnungsschaltung mit digitalen Schaltungen implementiert werden kann, gibt es nur geringen Taktjitter und sobald die Parameter δt und α eingestellt worden sind, so daß nur eine kurze Zeit zur Herstellung der Taktzeitgabe erforderlich ist, ist es unnötig, nachfolgende Einstellungen an diesen Parametern durchzuführen. Es ist daher eine nichteinstellbare Schaltung möglich.
15 ist ein Blockschaltbild eines zweiten Vergleichsbeispiels und zeigt den Aufbau einer Schaltung zur Taktrückgewinnung und eines Demodulators, in dem diese bereitgestellt wird. Dies ist in der Schaltung zur Taktrückgewinnung eines Demodulators implementiert, der ein Phasenmodulationsverfahren wie beispielsweise QPSK oder π/4-Verschiebungs-QPSK für die Modulation und ein quasikohärentes Erkennungsverfahren wie beispielsweise Basisband-Differenzdemodulation für die Demodulation benutzt.
Der Demodulator umfaßt den Quadraturdetektor 1, Oszillator 41, Analog-Digitalwandler 2 und 3, Basisbandsignalverarbeitungsschaltung 4a und Taktrückgewinnungsschaltung 5b. In den Quadraturdetektor 1 wird das ZF-Signal eingegeben. Vom Oszillator 41 wird ein Trägersignal erzeugt, das nicht mit dem ZF-Signal synchronisiert ist und dies dem Quadraturmodulator 1 zugeführt. Von Analog-Digitalwandlern 2 und 3 werden die gleichphasigen bzw. Quadraturkanalausgaben vom Quadraturmodulator 1 abgetastet und in Digitalsignale umgewandelt. Von der Basisbandsignalverarbeitungsschaltung 4a werden die abgetasteten Signale in den von Analog-Digitalwandlern 2 und 3 ausgegebenen gleichphasigen und Quadraturkanälen verarbeitet und dadurch ein decodiertes Signal für jeden Kanal erhalten. Von der Taktrückgewinnungsschaltung 5b wird aus der Phasenkomponente θ der abgetasteten Signale ein Abtasttakt erzeugt, der den Analog-Digitalwandlern von ihr zugeführt wird.
Die Basisbandsignalverarbeitungsschaltung 4a umfaßt die Koordinatentransformationsschaltung 42, Verzögerungsschaltung 43 und Entscheidungsschaltung 44. Die Koordinatentransformationsschaltung 42 erhält die Phasenkomponente durch Umformen der orthogonalen Koordinatendarstellung der abgetasteten gleichphasigen und Quadratursignale in eine Polarkoordinatendarstellung. Der Verzögerungskreis 43 bewirkt, daß die Ausgabe dieser Koordinatentransformationsschaltung 42 um eine Symbolperiode T verzögert wird. Die Entscheidungsschaltung 44 erhält das decodierte Signal für jeden Kanal von der Ausgabe der Koordinatentransformationsschaltung 42 und der Ausgabe des Verzögerungskreises 43: anders gesagt von den Phasenkomponenten der zwei abgetasteten Signale, die um eine Symbolperiode abweichen.
Die Taktrückgewinnungsschaltung 5b umfaßt den Systemtaktgenerator 6, die Phasenschieberschaltung 7, den Abtasttaktgenerator 31 und die Phasenregelschaltung 32a. Die Phasenkomponente des durch die Koordinatentransformationsschaltung 42 in der Basisbandsignalverarbeitungsschaltung 4a erhaltenen abgetasteten Signals wird in die Phasenregelschaltung 32a eingegeben, die den Betrag an Phasenverschiebung der Phasenschieberschaltung 7 auf Grundlage dieser Phasenkomponente regelt. Die Funktionsweise des Systemtaktgenerators 6 und der Phasenschieberschaltung 7 ist die gleiche wie in der in 4 dargestellten ersten Ausführungsform und wie im in 11 dargestellten ersten Vergleichsbeispiel, und die Funktionsweise des Abtasttaktgenerators 31 ist die gleiche wie im ersten Vlergleichsbeispiel.
In 16 wird der Funktionsverlauf der Taktrückgewinnung in dieser zweiten Vergleichsausführung dargestellt. Dieser Funktionsverlauf zeigt nicht nur die Funktionsweise der Taktrückgewinnungsschaltung 5b, sondern auch die verwandten Operationen der Analog-Digitalwandler 2 und 3 und der Koordinatentransformationsschaltung 42.
17 zeigt ein Beispiel eines spezifischen Aufbaus des Abtasttaktgenerator 31. Dieser Abtasttaktgenerators 31 umfaßt die Phasenvoreilschaltung 51, Phasenverzögerungsschaltung 52 und den Schalter 53. Die Phasenvoreilschaltung 51 bewirkt, daß die Zeitgabe des korrigierten Takts t₀ um δt voreilt. Die Phasenverzögerungsschaltung 52 bewirkt, daß die Zeitgabe des korrigierten Takts t₀ um δt nacheilt. Der Schalter 53 schaltet abwechselnd zwischen den Ausgaben dieser Schaltungen im Gleichlauf mit dem korrigierten Takt t₀.
18 zeigt ein Beispiel eines spezifischen Aufbaus der Phasenregelschaltung 32a. Diese Schaltung umfaßt den Verzögerungskreis 61, den Addierer 62, die Entscheidungsschaltung 63, den Addierer 64, die Absolutwertschaltung 65, den Schalter 66, den Zwischenspeicher 67 und 68, Addierer 69, Vorzeichendetektor 70, Vorwärts-/Rückwärtszähler 71, Multiplikator 72 und Akkumulator 73. Dieser Phasenregelschaltung 32a wird die Phasenkomponente θ des abgetasteten Signals von der Koordinatentransformationsschaltung 42 in der Basisbandsignalverarbeitungsschaltung 4a zugeführt. Der Verzögerungskreis 61 bewirkt, daß dieses Signal um zwei Symbolperioden 2T verzögert wird und der Addierer 62 erhält die Differenz zwischen der Phasenkomponente θ des abgetasteten Signals und der Ausgabe des Verzögerungskreises 61. Von der Entscheidungsschaltung 63 wird die Ausgabe des Addierers 62 entschieden und der Addierer 64 berechnet die Differenz zwischen der Ausgabe des Addierers 62 und der Ausgabe des Entscheidungskreises 63, d.h. den Entscheidungsfehler. Von der Absolutwertschaltung 65 wird der Absolutwert der Ausgabe des Addierers 64 berechnet. Vom Schalter 66 wird die Ausgabe der Absolutwertschaltung 65 in jeder Symbolperiode zu den zwei Zwischenspeichern 67 und 68 verteilt. Von den Zwischenspeichern 67 und 68 wird die Ausgabe des Schalters 66 zwei Symbolperioden lang gespeichert. Der Addierer 69 erhält einmal alle zwei Symbole die Differenz δe zwischen den Ausgaben der zwei Zwischenspeicher 67 und 68. Vom Vorzeichendetektor 70 wird das Vorzeichen der Ausgabe des Addierers 69 erhalten. Vom Vorwärts-/Abwärtszähler 71 wird die Ausgabe des Vorzeichendetektors 70 gezählt und a + 1 oder a – 1 ausgegeben, wenn ihr wert einen festen Betrag überschritten hat. Vom Multiplikator 72 wird die Ausgabe des Vorwärts-/Abwärtszählers 71 mit der Korrekturweite α (α > 0) multipliziert und das Ergebnis als ein Korrekturbetrag ausgegeben. Diese Korrekturen werden vom Akkumulator 73 angesammelt und zur Phasenschieberschaltung 7 ausgegeben. Im vorliegenden Beispiel läßt sich die Differenz δe zwischen den Ausgaben der zwei Zwischenspeicher 67 und 68 wie folgt ausdrücken:
[Anmerkung vom Typist: verschiedene Benennung von up/down counter 71: Vorwärts-/Rückwärtszählers 71 oder Vorwärts-/Abwärtszählers 71] δe = |Err[θ2n+1 – θ2n-1]| – |Err[θ2n – θ2n–2]| (4)wobei θ_2n die Phasenkomponente des 2n-ten abgetasteten Signals und Err eine den Entscheidungsfehler ausdrückende Funktion ist.
Statt der Absolutwertschaltung 65 kann eine Quadrierschaltung benutzt werden. Eine alternative Konfiguration wäre es, statt des Vorzeichendetektors 70 und Vorwärts-/Abwärtszählers 71 einen Akkumulator zu benutzen und zu veranlassen, daß sich der Korrekturbetrag adaptiv entsprechend dem Fehlerbetrag ändert.
19 zeigt ein weiters Beispiel des Aufbaus des Abtasttaktgenerators 31. Dieser Abtasttaktgenerator 31 umfaßt den Frequenzteiler 81, Inverter 82, die Phasenvoreilschaltung 83, Phasenverzögerungsschaltung 84, Inverter 85 und 86, Verzögerungskreise 87 und 88, UND-Schaltungen 89 und 90 und ODER-Schaltung 91. Vom Frequenzteiler 81 wird die Frequenz des korrigierten Takts t₀ halbiert. Vom Inverter 82 wird der vom Frequenzteiler 81 ausgegebene Takt invertiert. Von der Phasenvoreilschaltung 83 wird bewirkt, daß die Zeitgabe des vom Inverter 82 ausgegebenen Takts um δt voreilt während die Phasenverzögerungsschaltung 84 bewirkt, daß die Zeitgabe des vom Frequenzteiler 81 ausgegebenen Takts um δt nacheilt. Von Invertern 85 und 86 werden die von Phasenvoreilschaltung 83 bzw. Phasenverzögerungsschaltung 84 ausgegebenen Takte invertiert. Verzögerungskreise 87 und 88 verzögern die Ausgaben der Inverter 85 bzw. 86 um eine sehr geringe Zeit t_g. Die UND-Schaltung 89 erhält das logische Produkt des von der Phasenvoreilschaltung 83 ausgegebenen Takts und des durch Invertieren dieses Takts und dann Verzögern desselben um t_g (d.h. die Ausgabe des Verzögerungskreises 87) erhaltenen Takts. Die UND-Schaltung 90 erhält das logische Produkt des durch die Phasenverzögerungsschaltung 84 ausgegebenen Takts und des durch Invertieren dieses Takts und nachfolgendes Verzögern desselben um t_g (d.h. die Ausgabe des Verzögerungskreises 88) erhaltenen Takts. Die ODER-Schaltung 91 erhält die logische Summe der durch UND-Schaltung 89 und 90 ausgegebenen Takte.
20 zeigt den von dem in 19 gezeigten Abtasttaktgenerator ausgegebenen Abtasttakt. Bei dem in 19 gezeigten Aufbau erreicht das Tastverhältnis des vom Abtasttaktgenerator ausgegebenen Abtasttakts keine 50%. Es sind jedoch bereits Analog-Digitalwandler im Handel erhältlich, die einen solchen Takt unterstützen können, und vorausgesetzt, t_g wird länger als die von dem Analog-Digitalwandler erforderliche Haltezeit gemacht, werden diese sicherlich nutzbar sein.
21 ist ein Blockschaltbild eines dritten Vergleichsbeispiels der vorliegenden Erfindung und zeigt den Aufbau einer Schaltung zur Taktrückgewinnung und eines Demodulators, in dem diese bereitgestellt wird. In dieser Ausführungsform wird eine Schaltung zur Taktrückgewinnung eines Demodulators implementiert, der 2²ⁿ QAM (n = 1, 2, ...) Modulation als Modulationsverfahren und kohärente Demodulation als Demodulationsverfahren benutzt. Der Demodulator umfaßt den Quadraturdetektor 1, Trägerrückgewinnungsschaltung 101, Analog-Digitalwandler 2 und 3, Basisbandsignalverarbeitungsschaltung 4b und Taktrückgewinnungsschaltung 5c. Das ZF-Signal wird in den Quadraturdetektor 1 eingegeben, der Quadraturdemodulation unter Verwendung des von der Trägerrückgewinnungsschaltung 101 zugeführten Trägersignals durchführt. Die Trägerrückgewinnungsschaltung 101 erzeugt Träger synchron zu dem ZF-Signal. Von Analog-Digitalwandlern 2 und 3 werden die Ausgaben der gleichphasigen bzw. Quadraturkanäle des Quadraturdetektors 1 in Digitalsignale umgewandelt. Von der Basisbandsignalverarbeitungsschaltung 4b wird Datenentscheidung an den abgetasteten Signalen in den von Analog-Digitalwandlern 2 und 3 ausgegebenen gleichphasigen und Quadraturkanälen durchgeführt und dadurch ein decodiertes Signal für jeden Kanal erhalten. Von der Taktrückgewinnungsschaltung 5c wird aus einem von der Basisbandsignalverarbeitungsschaltung 4b erhaltenen Entscheidungsfehlersignal der den Analog-Digitalwandlern 2 und 3 zuzuführende Abtasttakt erzeugt.
Die Basisbandsignalverarbeitungsschaltung 4b umfaßt zwei Entscheidungsschaltungen 102 und 103 und den Addierer 104. Von den Entscheidungsschaltungen 102 und 103 wird Datenentscheidung an den abgetasteten Signalen in den gleichphasigen und Quadraturkanälen durchgeführt und dadurch ein decodiertes Signal für jeden Kanal erhalten. Vom Addierer 104 wird die Differenz zwischen dem abgetasteten Signal im gleichphasigen Kanal und dem decodierten Signal berechnet und dies als ein Entscheidungsfehlersignal ausgegeben.
Die Taktrückgewinnungsschaltung 5c umfaßt den Systemtaktgenerator 6, die Phasenschieberschaltung 7, den Abtasttaktgenerator 31 und die Phasenregelschaltung 32b. Der Aufbau und die Funktionsweise des Systemtaktgenerators 6, der Phasenschieberschaltung 7 und des Abtasttaktgenerators 31 sind die gleichen wie in der oben beschriebenen Ausführungsform. Die Schaltung, die übrig bleibt, nachdem der Verzögerungskreis 61, der Addierer 62, die Entscheidungsschaltung 63 und der Addierer 64 aus der in 18 dargestellten Schaltung entfernt worden sind, kann als Phasenregelschaltung 32b benutzt werden.
22 ist ein Blockschaltbild eines vierten Vergleichsbeispiels und zeigt den Aufbau einer Schaltung zur Taktrückgewinnung und eines Demodulators, in dem diese bereitgestellt ist. Diese Vergleichsausführungsform ist in der Schaltung zur Taktrückgewinnung eines Demodulators implementiert, der 2²ⁿ QAM (n = 1, 2, ...) Modulation als Modulationsverfahren und kohärente Demodulation als Demodulationsverfahren benutzt.
Der Demodulator umfaßt Quadraturdetektor 1, Trägerrückgewinnungsschaltung 101, Analog-Digitalwandler 2 und 3, Basisbandsignalverarbeitungsschaltung 4c und Taktrückgewinnungsschaltung 5d. Das ZF-Signal wird in den Quadraturdetektor 1 eingegeben, der Quadraturdemodulation unter Verwendung des von der Trägerrückgewinnungsschaltung 101 zugeführten Trägersignals durchführt. Von der Trägerrückgewinnungsschaltung 101 wird ein zum ZF-Signal synchrones Trägersignal erzeugt. Von den Analog-Digitalwandlern 2 und 3 werden die Ausgaben in den gleichphasigen bzw. Quadraturkanälen des Quadraturdetektors 1 in Digitalsignale umgewandelt. Von der Basisbandsignalverarbeitungsschaltung 4c wird Datenentscheidung an den durch Analog-Digitalwandler 2 und 3 ausgegebenen abgetasteten Signalen in den gleichphasigen und Quadraturkanälen durchgeführt und dadurch ein decodiertes Signal für jeden Kanal erhalten. Von der Taktrückgewinnungsschaltung 5d werden aus den von der Basisbandsignalverarbeitungsschaltung 4c für jeden Kanal erhaltenen Entscheidungsfehlersignalen Abtasttakte t_a und t_b zur Zuführung zu den Analog-Digitalwandlern 2 und 3 erzeugt.
Die Basisbandsignalverarbeitungsschaltung 4c umfaßt zwei Entscheidungsschaltungen 102 und 103 und auch zwei Addierer 104 und 105. Von den Entscheidungsschaltungen 102 und 103 wird eine Datenentscheidung an den abgetasteten Signalen in den gleichphasigen und Quadraturkanälen durchgeführt und damit ein decodiertes Signal für jeden Kanal erhalten. Vom Addierer 104 wird die Differenz zwischen dem abgetasteten Signal und dem decodierten Signal im gleichphasigen Kanal berechnet und dies als Entscheidungsfehlersignal ausgegeben während vom Addierer 105 die Differenz zwischen dem abgetasteten Signal und dem decodierten Signal im Quadraturkanal berechnet und dies als Entscheidungsfehlersignal ausgegeben wird.
Die Taktrückgewinnungsschaltung 5d umfaßt den Systemtaktgenerator 6, die Phasenschieberschaltung 7, die Phasenvoreilschaltung 51, Phasenverzögerungsschaltung 52 und Phasenregelschaltung 32c.
In diesem vierten Vergleichsbeispiel werden die Signale in den gleichphasigen und Quadraturkanälen, anstatt abwechselnd einen der zwei Takte t_a und t_b auszuwählen, jeweils unter Verwendung dieser zwei Takte t_a und t_b abgetastet. Aus diesem Grund ist der Schalter 53 des in
17 dargestellten Abtasttaktgenerators unnötig und die zwei Takte t_a und t_b werden durch die Phasenvoreilschaltung 51 ^und Phasenverzögerungsschaltung 52 aus dem durch die Phasenschieberschaltung 7 ausgegebenen berichtigten Takt t₀ erhalten.
23 zeigt ein Beispiel des Aufbaus der Phasenregelschaltung 32c. Diese Phasenregelschaltung 32c umfaßt die Absolutwertschaltungen 65a und 65b, den Addierer 69, den Vorzeichendetektor 70, den Vorwärts-/Rückwärtszähler 71, Multiplikator 72 und Akkumulator 73. Von der Absolutwertschaltung 65a wird der Absolutwert des Entscheidungsfehlersignals im gleichphasigen Kanal berechnet während von der Absolutwertschaltung 65b der Absolutwert des Entscheidungsfehlersignals im Quadraturkanal berechnet wird. Vom Addierer 69 wird die Differenz zwischen den Ausgaben der zwei Absolutwertschaltungen 65a und 65b berechnet. Vom Vorzeichendetektor 70 wird das Vorzeichen der Ausgabe des Addierers 69 erhalten. Vom Vorwärts-/Rückwärtszähler 71 wird die Ausgabe des Vorzeichendetektors 70 gezählt und nur dann eine +1 oder eine –1 ausgegeben, wenn dieser Wert eine feste Größe überschreitet. Vom Multiplikator 72 wird die Ausgabe des Vorwärts-/Rückwärtszählers 71 mit der Korrekturweite α (α > 0) multipliziert und das Ergebnis als Korrekturgröße ausgegeben. Vom Akkumulator 73 werden diese Korrekturen angesammelt und zur Phasenschieberschaltung 7 ausgegeben.
In diesem beispielhaften Aufbau kann wie auch in dem in 18 gezeigten beispielhaften Aufbau statt der Absolutwertschaltungen 65a und 65b eine Quadrierungsschaltung benutzt werden. Ein möglicher alternativer Aufbau besteht in der Verwendung eines Akkumulators statt des Vorzeichendetektors 70 und Vorwärts-/Rückwärtszählers 71 und darin, zu veranlassen, daß sich der Korrekturbetrag adaptiv gemäß dem Fehlerbetrag ändert.
24 ist ein Blockschaltbild eines fünften Vergleichsbeispiels und zeigt den Aufbau einer Schaltung zur Taktrückgewinnung und eines Demodulators, in dem diese bereitgestellt wird. Diese Ausführungsform unterscheidet sich von der zweiten Vergleichsausführungsform, indem sie getrennt von den Hauptsignalleitungen Analog-Digitalwandler 111 und 112 und Koordinatentransformationsschaltung 113 in der Taktrückgewinnungsschaltung 5e bereitstellt; und indem sie den korrigierten Takt t₀ den Analog-Digitalwandlern 2 und 3 in den Hauptsignalleitungen zuführt.
Wie bei dem zweiten Vergleichsbeispiel umfaßt die Taktrückgewinnungsschaltung 5e den Systemtaktgenerator 6, die Phasenschieberschaltung 7, den Abtasttaktgenerator 31 und Phasenregelschaltung 32a, umfaßt aber zusätzlich Analog-Digitalwandler 111 und 112 und Koordinatentransformationsschaltung 113. Der Takt vom Abtasttaktgenerator 31 wird den Analog-Digitalwandlern 111 und 112 zugeführt und von diesen werden die Signale in den gleichphasigen bzw. Quadraturkanälen vom Quadraturdetektor 1 abgetastet. Von der Koordinatentransformationsschaltung 113 werden die abgetasteten Signale in den gleichphasigen und Quadraturkanälen von orthogonalen in Polarkoordinaten umgeformt und damit die Phasenkomponente θ erhalten. Von der Phasenregelschaltung 32a wird der Betrag an Phasenverschiebung der Phasenschieberschaltung 7 auf Grundlage dieser Phasenkomponente θ geregelt.
Obwohl dieses Beispiel einen größeren Schaltungsmaßstab als die ersten bis vierten Vergleichsausführungen aufweist, kann eine verbesserte Bitfehlerrate erhalten werden, da der Einfluß von δt aus den decodierten Signalen ausgeschlossen werden kann.
Das vorliegende Beispiel ist mit der Annahme erläutert worden, daß für die QPSK-Modulation oder π/4-Verschiebungs-QPSK-Modulation oder irgendein anderes Phasenmodulationsverfahren benutzt worden ist und daß zur Demodulation ein quasikohärentes Detektionsverfahren wie beispielsweise Basisband-Differenzdetektion benutzt wird. Durch Verwendung einer Trägerrückgewinnungsschaltung statt des Oszillators 41 und durch Bereitstellung anstelle der Koordinatentransformationsschaltung 113 einer Schaltung, die Datenentscheidung an den abgetasteten Signalen durchführt, um die Entscheidungsfehler an diesen Signalpunkten zu erhalten, kann diese Ausführungsform jedoch auf ähnliche Weise implementiert werden, wenn 2²ⁿ QAM-Modulation (n = 1, 2, ...) als das Modulationsverfahren benutzt wird und kohärente Detektion für die Demodulation benutzt wird.
25 zeigt ein Beispiel des Aufbaus einer statt der Koordinatentransformationsschaltung 113 und Phasenregelschaltung 32a benutzten Phasenregelschaltung, wenn die in 24 gezeigte Ausführungsform revidiert wird und als Modulationsverfahren 2²ⁿ QAM-Modulation (n = 1, 2, ...) benutzt wird und als Demodulationsverfahren kohärente Detektion benutzt wird.
Diese Phasenregelschaltung umfaßt Entscheidungsschaltungen 63a und 63b, Addierer 64a und 64b, Absolutwertschaltungen 65a und 65b, Addierer 69, Vorzeichendetektor 70, Vorwärts-/Abwärtszähler 71, Multiplikator 72 und Akkumulator 73. Von den Entscheidungsschaltungen 63a und 63b wird eine Datenentscheidung an den abgetasteten Signalen in den gleichphasigen bzw. Quadraturkanälen durchgeführt. Von Addierern 64a und 64b wird die Differenz zwischen dem abgetasteten Signal in dem Kanal und der Entscheidungsausgabe von Entscheidungsschaltungen 63a bzw. 63b bezüglich dieses abgetasteten Signals berechnet. Anders gesagt wird von den Addierern 64a und 64b der Entscheidungsfehler berechnet. Von den Absolutwertschaltungen 65a und 65b werden die Absolutwerte der Ausgaben der Addierer 64a bzw. 64b berechnet. Vom Addierer 69 wird die Differenz δe zwischen den Ausgaben der Absolutwertschaltungen 65a und 65b berechnet. Vom Vorzeichendetektor 70 wird das Vorzeichen der Ausgabe des Addierers 69 erhalten. Vom Vorwärts-/Abwärtszählers 71 werden die Ausgaben des Vorzeichendetektors 70 gezählt und nur dann eine +1 oder eine –1 ausgegeben, wenn dieser Wert eine feste Größe überschreitet. Vom Multiplikator 72 wird die Ausgabe des Vorwärts-/Rückwärtszählers 71 mit der Korrekturweite α (α > 0) multipliziert und dies als der Korrekturbetrag ausgegeben. Vom Akkumulator 73 werden diese Korrekturen angesammelt und zur Phasenschieberschaltung 7 ausgegeben.
26 ist ein Blockschaltbild eines sechsten Vergleichsbeispiels und zeigt den Aufbau einer Schaltung zur Taktrückgewinnung und eines Demodulators, in dem diese bereitgestellt ist. Dieses Beispiel ist in einer Schaltung zur Taktrückgewinnung eines Demodulators implementiert, der 2²ⁿ QAM-Modulation (n = 1, 2, ...) als Modulationsverfahren und kohärente Detektion als Demodulationsverfahren benutzt. Dieses sechste Vergleichsbeispiel ist dem fünften Vergleichsbeispiel insofern ähnlich, daß es Analog-Digitalwandler 111 und 112 getrennt von den Hauptsignalleitungen bereitstellt und daß es einen korrigierten Takt t₀ den Analog-Digitalwandlern 2 und 3 der Hauptsignalleitungen zuführt. Es unterscheidet sich jedoch bedeutsam vom fünften Vergleichsbeispiel, indem es zum Abtasten der gleichphasigen und Quadraturkanäle in der Taktrückgewinnungsschaltung 5f unterschiedliche Takte t_a und t_b benutzt.
Die Taktrückgewinnungsschaltung 5f umfaßt den Systemtaktgenerator 6, die Phasenschieberschaltung 7, Phasenvoreilschaltung 51, Phasenverzögerungsschaltung 52, Analog-Digitalwandler 111 und 112 und Phasenregelschaltung 32d. Vom Systemtaktgenerator 6 wird der Bezugstakt erzeugt. Von der Phasenschieberschaltung 7 wird der korrigierte Takt t₀ durch Korrigieren des Systemstakts auf Grundlage der Ausgabe der Phasenregelschaltung 32d erzeugt und dieser korrigierte Takt t₀ als Abtasttakt zu den Analog-Digitalwandlern 2 und 3 ausgegeben und auch zur Phasenvoreilschaltung 51 und Phasenverzögerungsschaltung 52 ausgegeben. Die Phasenvoreilschaltung 51 bewirkt, daß die Phase des korrigierten Takts t₀ um δt voreilt, während die Phasenverzögerungsschaltung 52 bewirkt, daß sie um δt nacheilt. Vom Analog-Digitalwandler 111 wird das Signal im gleichphasigen Kanal unter Verwendung des von der Phasenvoreilschaltung 51 ausgegebenen Takts t_a abgetastet, während vom Analog-Digitalwandler 112 das Signal im Quadraturkanal unter Verwendung des durch die Phasenverzögerungsschaltung 52 ausgegebenen Takts t_b abgetastet wird. Von der Phasenregelschaltung 32d wird der Betrag an Phasenkorrektur aus den Ausgaben der Analog-Digitalwandler 111 und 112 erhalten und damit der Betrag an Phasenverschiebung der Phasenschieberschaltung 7 geregelt. Die in 25 gezeigte Phasenregelschaltung kann als die Phasenregelschaltung 32d benutzt werden.
Hinsichtlich des Obigen kann die Taktzeitgabe bei Empfang eines Burstsignals in der ersten Ausführungsform nur unter Verwendung eines dem Signalrahmen hinzugefügten Taktrückgewinnungssignals schnell wiedergewonnen werden. Im Gegensatz dazu kann in den ersten bis sechsten Vergleichsbeispielen eine hochgenaue Taktrückgewinnung für Dauersignale und für den Teil eines Burstsignals außer dem Taktrückgewinnungssignalteil durch Verfolgen von Frequenzschwankungen ausgeführt werden. Wenn dementsprechend ein Burstsignal empfangen wird, ist es zu bevorzugen, die Taktzeitgabe unter Verwendung eines Signals zur Taktrückgewinnung gemäß der ersten Ausführungsform rückzugewinnen und ansonsten ist es zu bevorzugen, die Taktzeitgabe nach einem beliebigen der ersten bis sechsten Vergleichsbeispiele rückzugewinnen. Es wird nunmehr ein derartiges Beispiel erläutert.
27 ist ein Blockschaltbild eines siebten Vergleichsbeispiels der vorliegenden Erfindung und zeigt den Aufbau einer Schaltung zur Taktrückgewinnung und eines Demodulators, in dem diese bereitgestellt wird. In diesem Beispiel sind die ersten Vergleichsbeispiele kombiniert und sein Demodulator umfaßt den Quadraturdetektor 1, Oszillator 41, Analog-Digitalwandler 2 und 3, Basisbandsignalverarbeitungsschaltung 4 und Taktrückgewinnungsschaltung 5g während die Taktrückgewinnungsschaltung 5g den Systemtaktgenerator 6, die Phasenschieberschaltung 7, Steuerschaltung 8a, Abtasttaktgenerator 31 und Schalter 11b umfaßt. Die Steuerschaltung 8a umfaßt den Zähler 9, die Phasenschätzungsschaltung 10, den Schalter 11a und die Phasenregelschaltung 32.
Die Funktionsweise aller Teile außer den Schaltern 11a und 11b entspricht der Erläuterung in Verbindung mit der ersten Ausführungsform des ersten Vergleichsbeispiels. Vom Schalter 11a wird die Ausgabe des Zählers 9 mit der Zeitgabe des Taktrückgewinnungssignals ausgewählt. wenn das Taktrückgewinnungssignal endet wird vom Schalter 11a als erstes die Ausgabe der Phasenschätzungsschaltung 10 ausgewählt und danach die Ausgabe der Phasenregelschaltung 32 ausgewählt. In jedem Fall führt er die Ausgabe der Phasenschieberschaltung 7 zu. Vom Schalter 11b wird als Abtasttakt zum Abtasten des Taktrückgewinnungssignals der Takt ausgewählt, zu dessen Ausgabe die Phasenschieberschaltung 7 vom Zähler 9 veranlaßt wird, und danach die Ausgabe des Abtasttaktgenerators 31 als Abtasttakt zum Abtasten des dem Taktrückgewinnungssignal folgenden Basisbandsignals ausgewählt.
Anders gesagt wird vom Schalter 11a die Ausgabe des Zählers 9 und vom Schalter 11b die Ausgabe des Phasenschiebers 7 mit der Zeitgabe des Taktrückgewinnungssignals ausgewählt. Als Ergebnis weist der von der Taktrückgewinnungsschaltung 5g als Abtasttakt ausgegebene Takt die Phase seines n-ten Vorderflankenpunkts oder Rückflankenpunkts vom Ursprung auf (n = 1, 2, 3, ...), wobei ein Vorderflankenpunkt oder Rückflankenpunkt des Systemtakts als Ursprung verschoben um n × Δt relativ zur Phase des Systemtakts angenommen wird (wobei Δt ein vordefinierter Betrag an Phasenverschiebung ist). Von der Phasenschätzungsschaltung 10 wird dann das auf Grundlage dieses Abtasttakts erhaltene abgetastete Signal zum Schätzen der Phasendifferenz zwischen der Phase des Systemtakts und der Taktzeitgabe, zu der die Bitfehlerrate minimal wird, benutzt.
Vom Schalter 11a wird die Ausgabe der Phasenschätzung 10 ausgewählt, wenn diese Schaltung die vorerwähnte Phasendifferenz auf Grundlage einer vorgeschriebenen Anzahl von abgetasteten Signalen geschätzt hat. Als Ergebnis wird der Betrag an Phasenverschiebung der Phasenschieberschaltung 7 auf Grundlage einer geschätzten Phasendifferenz festgestellt.
Wenn das Taktrückgewinnungssignal beendet ist wird vom Schalter 11a die Ausgabe der Phasenregelschaltung 32 ausgewählt und vom Schalter 11b die Ausgabe des Abtasttaktgenerators 31 ausgewählt. Als Ergebnis wird von der Taktrückgewinnungsschaltung 5g als Abtasttakt ein zweiter Takt ausgegeben, mit Vorder- oder Rückflankenpunkten, die den Vorder- oder Rückflankenpunkten des ersten von der Phasenschieberschaltung 7 ausgegebenen Takts um eine vordefinierte Zeitgabedifferenz δt voreilen, und ein dritter Takt mit Vorder- oder Rückflankenpunkten, die den Vorder- oder Rückflankenpunkten des ersten Takts um die gleiche Zeitgabedifferenz δt nacheilen. Von der Phasenregelschaltung 32 wird dann der Betrag an Phasenverschiebung der Phasenschieberschaltung 7 auf Grundlage der unter Verwendung dieser Abtasttakte erhaltenen abgetasteten Signale korrigiert.
Das vorliegende Beispiel ist daher einer schnellen Erfassung optimaler Taktzeitgabe unter Verwendung eines Taktrückgewinnungssignals fähig, und auch der Verfolgung irgendwelcher Frequenzschwankungen des dem Taktrückgewinnungssignal folgenden Signals. Obwohl der Schaltungsmaßstab relativ groß ist, ist dementsprechend das vorliegende Beispiel sehr wirkungsvoll, wenn eine schnelle Erfassung eines hochgenauen Takts erforderlich ist.
Auch ist es möglich, abgeänderte Versionen der ersten bis sechsten Vergleichsbeispiele zum Erfassen einer optimalen Taktzeitgabe unter Verwendung eines Taktrückgewinnungssignals zu nutzen. Ein solches Beispiel wird unten erläutert.
28 ist ein Blockschaltbild eines achten Vergleichsbeispiels und zeigt den Aufbau einer Schaltung zur Taktrückgewinnung eines Demodulators, in dem diese bereitgestellt wird.
Dieser Demodulator umfaßt den Quadraturdetektor 1, Oszillator 41, Analog-Digitalwandler 2 und 3, Basisbandsignalverarbeitungsschaltung 4 und Taktrückgewinnungsschaltung 5h. ^Die Taktrückgewinnungsschaltung 5h umfaßt den Systemtaktgenerator 6, die Phasenschieberschaltung 7, den Abtasttaktgenerator 31, die Phasenregelschaltung 32e und die Quadrierungsschaltung 121.
In diesem Beispiel wird statt des Entscheidungsfehlers des abgetasteten Signals das abgetastete Signal selbst in die Taktrückgewinnungsschaltung 5h eingegeben. Von der Quadrierungsschaltung 121 wird das durch Abtasten auf Grundlage des Abtasttakts erhaltene abgetastete Signal quadriert. Von der Phasenregelschaltung 32e wird die Amplitude des quadrierten abgetasteten Signals, das durch Abtasten an Vorder- oder Rückflankenpunkten, die dem durch die Phasenschieberschaltung 7 ausgegebenen Takt um δt voreilen, erhalten wurde, mit der Amplitude an Vorder- oder Rückflankenpunkten, die um δt nacheilen, verglichen und der Betrag an Phasenverschiebung der Phasenschieberschaltung 7 auf Grundlage des Ergebnisses dieses Vergleichs berechnet.
29 bis 31 dienen zur Erläuterung der Funktionsweise der Taktrückgewinnungsschaltung 5h. 29 zeigt den Funktionsverlauf, 30(a)–(j) zeigen die Zeitgabe der verschiedenen Signale, und 31 zeigt das Verhältnis zwischen der Abtastzeitgabe und dem Quadrat des abgetasteten Signals.
Nach der Darstellung in 30(a) weist das in den in 28 dargestellten Demodulator eingegebene ZF-Signal eine Burstrahmenkonfiguration mit einem Taktrückgewinnungssignal (BTR), einem Rahmensynchronisationssignal (UW) und Daten auf. 30(b)–(j) zeigen in vergrößerter Form einen Teil des Taktrückgewinnungssignals und zugehöriger Signale und Takte, die an verschiedenen Stellen im Demodulator vorliegen. Das in 30(b) gezeigte sinusförmige Basisbandsignal wird erhalten, wenn das Taktrückgewinnungssignal erkannt und in seiner Bandbreite begrenzt wird. Die gewünschte Taktzeitgabe, die die geringste Bitfehlerrate für dieses Basisbandsignal ergibt, ist das in 30(c) gezeigte Signal. Von der Taktrückgewinnungsschaltung 5h wird die Tatsache genutzt, daß das Basisbandsignal die in 30(b) gezeigte Sinuswelle bildet und aus diesem Signal die gewünschte, in 30(c) gezeigte Taktzeitgabe wieder gewonnen.
Dafür wird von der Phasenschieberschaltung 7 der in 30(d) gezeigte Systemtakt t um τ korrigiert und dadurch der in 30(f) gezeigte korrigierte Takt t₀ erzeugt. Man beachte jedoch, daß τ = 0, wenn die Taktrückgewinnungsschaltung 5h sich in ihrem Anfangszustand befindet und daß, wenn die Taktzeitgabe hergestellt worden ist, τ die Zeitdifferenz zwischen dem in 30(d) gezeigten Takt t und der Taktzeitgabe darstellt. Auf Grundlage des korrigierten Takts t₀ werden vom Abtasttaktgenerator 31 zwei Takte t_a und t_b mit einer Phasendifferenz von 2δt erzeugt und weiterhin der in 30(h) gezeigte Abtasttakt gebildet, beispielsweise durch Umschalten zwischen diesen zwei Takten mit jedem Symbol. Dieser Abtasttakt wird dann zum Abtasten des Basisbandsignals an Analog-Digitalwandlern 2 und 3 benutzt. Als Ergebnis wird ein abgetastetes Signal erhalten und dies ist das in 30(i) gezeigte Digitalsignal. Dieses abgetastete Signal wird durch die Quadrierungsschaltung 121 quadriert und ergibt das in 30(j) gezeigte Signal.
Es ist ersichtlich, daß um die in 30(b) gezeigte Taktzeitgabe zu erhalten, die die maximalen Quadrate in 30(j) ergebende Taktzeitgabe abgeleitet werden muß. Anders gesagt ist wie in 31 dargestellt die Taktzeitgabe diejenige Zeitgabe, zu der das Quadrat des abgetasteten Signals nicht Null ist und die Derivierte Null ist. Damit wird der Betrag an Korrektur der Abtastzeitgabe durch die Phasenregelschaltung 32e aus der Ausgabe der Quadrierungsschaltung 121 bestimmt.
Anders gesagt werden die Quadrate R_a und R_b des abgetasteten Signals zu den jeweiligen Zeitgaben erhalten und der Betrag an Korrektur der Abtastzeitgabe (+a oder –a oder 0) wird auf Grundlage der Differenz δR zwischen R_a und R_b gefunden. α(α > 0) ist die Korrekturweite und kann entweder auf einen konstanten Wert eingestellt oder adaptiv gemäß der Differenz δR geändert werden. Von der Phasenschieberschaltung 7 wird die Abtastzeitgabe wie folgt aktualisiert:
δR < 0: t₀ durch t₀ + α ersetzen
δR > 0: t₀ durch t₀ – α ersetzen
δR = 0: t₀ unverändert lassen
Wenn δR als Ergebnis von Wiederholungen dieser Aktualisierung Null geworden ist, wird die Derivierte der in 31 gezeigten Kurve Null und der Mittelpunkt t₀ zwischen t_a und t_b trifft mit der Taktzeitgabe zusammen, zu der die Bitfehlerrate minimal wird.
32 dient zur Erläuterung der Funktionsweise der Schaltung zur Taktrückgewinnung in ihrem pseudostabilen Zustand. Wenn die Zeitgabe des korrigierten Takts t₀ mit ±T/2 zusammenfällt entsteht ein pseudostabiler Zustand, in dem, obwohl die Derivierte Null wird, keine Taktzeitgabe erhalten werden kann. Dieser pseudostabile Zustand entsteht jedoch nur dann, wenn sich die Taktrückgewinnungsschaltung 5h in ihrem Anfangszustand (τ = 0) befindet oder wenn die Differenz zwischen der Systemtaktzeitgabe t und der Taktzeitgabe des Empfangssignals genau ±T/2 beträgt. Die Wahrscheinlichkeit des Eintretens dieses Zustands ist daher sehr gering. Eine Gegenmaßnahme gegen den pseudostabilen Zustand wäre es, den korrigierten Takt t₀ um ±T/2 zu korrigieren, wenn die Quadrate R_a und R_b des abgetasteten Signals unter einem gegebenen Schwellwert liegen würden.
33 ist ein Blockschaltbild eines neunten Vergleichsbeispiels der vorliegenden Erfindung und zeigt den Aufbau einer Schaltung zur Taktrückgewinnung und eines Demodulators, in dem diese bereitgestellt wird. Dieses Beispiel wird in der Schaltung zur Taktrückgewinnung eines Demodulators implementiert, der ein Phasenmodulationsverfahren wie beispielsweise QPSK oder π/4-Verschiebung-QPSK für die Modulation und ein Quasi-kohärentes-Detektionsverfahren wie beispielsweise Basisband-Differenzdetektion für die Demodulation benutzt.
Der Demodulator umfaßt den Quadraturdetektor 1, Oszillator 41, Analog-Digitalwandler 2 und 3, Basisbandsignalverarbeitungsschaltung 4 und Taktrückgewinnungsschaltung 5i. Die Taktrückgewinnungsschaltung 5i umfaßt den Systemtaktgenerator 6, die Phasenschieberschaltung 7, den Abtasttaktgenerator 31, Quadrateaddierschaltung 122 und Phasenregelschaltung 32e. Die Quadrateaddierschaltung 122 umfaßt zwei Multiplikatoren, die die jeweiligen Signale in den gleichphasigen und Quadraturkanälen quadrieren, und einen Addierer, der die Ausgaben dieser zwei Multiplikatoren addiert.
34 zeigt ein Beispiel eines spezifischen Aufbaus der Phasenregelschaltung 32e. Diese Schaltung umfaßt den Schalter 66, Zwischenspeicher 67 und 68, Addierer 69, Vorzeichendetektor 70, Vorwärts-/Rückwärtszähler 71, Multiplikator 72 und Akkumulator 73. Vom Schalter 66 wird das Quadrat (R) des abgetasteten Eingangssignals mit jedem Symbol zu den zwei Zwischenspeichern 67 und 68 verteilt. Von den Zwischenspeichern 67 und 68 wird die Ausgabe des Schalters 66 für eine zwei Symbolen entsprechende Zeitintervallänge gespeichert. Einmal alle zwei Symbole erhält der Addierer 69 die Differenz δR zwischen den Ausgaben der zwei Zwischenspeicher 67 und 68. Vom Vorzeichendetektor 70 wird das Vorzeichen der Ausgabe des Addierers 69 erhalten. Vom Vorwärts-/Abwärtszähler 71 wird die Ausgabe des Vorzeichendetektors 70 gezählt und nur dann eine +1 oder –1 ausgegeben, wenn dieser Wert eine feste Größe überschreitet. Vom Multiplikator 72 wird die Ausgabe des Vorwärts-/Rückwärtszählers 71 mit der Korrekturweite α(α > 0) multipliziert und das Ergebnis als der Korrekturbetrag ausgegeben. Vom Akkumulator 73 werden diese Korrekturen angesammelt und zur Phasenschieberschaltung 7 ausgegeben.
Statt des Vorzeichendetektors 70 und Vorwärts-/Rückwärtszählers 71 kann ein Akkumulator benutzt werden und der Korrekturbetrag kann adaptiv gemäß der Differenz δR geändert werden.
35 ist ein Blockschaltbild eines zehnten Vergleichsbeispiels der vorliegenden Erfindung und zeigt den Aufbau einer Schaltung zur Taktrückgewinnung und eines Demodulators, in dem diese bereitgestellt wird. Diese Ausführungsform ist in einer Schaltung zur Taktrückgewinnung eines Demodulators implementiert, der 2²ⁿ QAM-Modulation (n = 1, 2, ...) als Modulationsverfahren und kohärente Detektion als Demodulationsverfahren benutzt. Man beachte, daß im vorliegenden Fall angenommen wird, daß senderseitig ein binäres Taktrückgewinnungssignal eingeführt wird, damit nach der Quadraturdetektion eine Sinuswelle erhalten werden kann.
In diesem Beispiel umfaßt der Demodulator den Quadraturdetektor 1, Trägerrückgewinnungsschaltung 101, Analog-Digitalwandler 2 und 3, Basisbandsignalverarbeitungsschaltung 4 und Taktrückgewinnungsschaltung 5j. Das Taktrückgewinnungssignal 5j umfaßt den Systemtaktgenerator 6, die Phasenschieberschaltung 7, den Abtasttaktgenerator 31a, Quadrierungsschaltungen 123 und 124 und Phasenregelschaltung 32f. Der Abtasttaktgenerator 31a umfaßt die Phasenvoreilschaltung 51 und Phasenverzögerungsschaltung 52.
36 zeigt ein Beispiel eines bestimmten Aufbaus der in diesem Beispiel benutzten Phasenregelschaltung 32f. Diese Schaltung umfaßt den Addierer 69, Vorzeichendetektor 70, Vorwärts-/Rückwärtszähler 71, Multiplikator 72 und Akkumulator 73. Vom Addierer 69 wird die Differenz δR der Quadrate der Abtastwerte in den gleichphasigen und Quadraturkanälen berechnet. Vom Vorzeichendetektor 70 wird das Vorzeichen der Ausgabe des Addierers 69 erhalten. Vom Vorwärts-/Rückwärtszähler 71 wird die Ausgabe des Vorzeichendetektors 70 gezählt und nur dann eine +1 oder eine –1 ausgegeben, wenn dieser Wert eine feste Größe überschreitet. Vom Multiplikator 72 wird die Ausgabe des Vorwärts-/Rückwärtszählers 71 mit einer Korrekturweite α(α > 0) multipliziert und das Ergebnis als der Korrekturbetrag ausgegeben. Vom Akkumulator 73 werden diese Korrekturen angesammelt und zur Phasenschieberschaltung 7 ausgegeben.
37 ist ein Blockschaltbild eines elften Vergleichsbeispiels der vorliegenden Erfindung und zeigt den Aufbau einer Schaltung zur Taktrückgewinnung und eines Demodulators, in dem diese bereitgestellt wird. Dieses Beispiel unterscheidet sich von dem neunten Vergleichsbeispiel, indem es den korrigierten Takt t₀ für das Abtasten auf den Hauptsignalleitungen benutzt und indem es in der Schaltung zur Taktrückgewinnung eine Abtastung durchführt, die von den Hauptsignalleitungen getrennt ist.
Der Demodulator umfaßt den Quadraturdetektor 1, Oszillator 41, Analog-Digitalwandler 2 und 3, die Basisbandsignalverarbeitungsschaltung 4 und Taktrückgewinnungsschaltung 5k. Die Taktrückgewinnungsschaltung 5k umfaßt ähnlich wie in der zehnten Ausführungsform den Systemtaktgenerator 6, die Phasenschieberschaltung 7, den Abtasttaktgenerator 31, die Quadrateaddierschaltung 122 und die Phasenregelschaltung 32e. Zusätzlich umfaßt sie Analog-Digitalwandler 111 und 112. Der von der Phasenschieberschaltung 7 ausgegebene korrigierte Takt t₀ wird dem Abtasttaktgenerator 31 zugeführt und auch als Abtasttakt für die Hauptsignalleitungen ausgegeben. Vom Abtasttaktgenerator 31 wird den Analog-Digitalwandlern 111 und 112 abwechselnd ein Takt zugeführt, der der Zeitgabe des korrigierten Takts t₀ um δt voreilt und ein Takt, der der Zeitgabe des korrigierten Takts t₀ um δt nacheilt. Von den Analog-Digitalwandlern 111 und 112 werden diese Takte zum Abtasten des Basisbandsignals in den vom Quadraturdetektor 1 ausgegebenen gleichphasigen und Quadraturkanälen in einem von den Hauptsignalleitungen getrennten System genutzt. Davon abgesehen ist die Funktionsweise dieses elften Vergleichsbeispiels die gleiche wie die des neunten Vergleichsbeispiels.
Obwohl dieses elfte Vergleichsbeispiel einen größeren Schaltungsmaßstab als das neunte und zehnte Vergleichsbeispiel aufweist, kann eine verbesserte Bitfehlerrate erhalten werden, da der Einfluß von δt aus den decodierten Signalen ausgeschlossen werden kann.
In der hier gegebenen Erläuterung wurde angenommen, daß für die Modulation QPSK oder π/4-Verschiebung QPSK oder ein sonstiges Phasenmodulationsverfahren benutzt wurde und daß für die Demodulation ein quasikohärentes Detektionsverfahren wie beispielsweise eine Basisband-Differenzdetektion benutzt wurde. Die vorliegende Ausführungsform kann jedoch auch ein 2²ⁿQAM-Modulationsverfahren (n = 1, 2, ...) unterstützen, wenn senderseitig ein binäres Taktrückgewinnungssignal eingefügt wird, so daß nach der Quadraturdetektion eine Sinuswelle erhalten wird.
38 ist ein Blockschaltbild eines zwölften Vergleichsbeispiels der vorliegenden Erfindung und zeigt den Aufbau einer Schaltung zur Taktrückgewinnung und eines Demodulators, in dem diese bereitgestellt wird. Dies ist in einer Schaltung zur Taktrückgewinnung eines Demodulators implementiert, der ein 2²ⁿQAM-Modulationsverfahren (n = 1, 2, ...) für die Modulation und kohärente Detektion für die Demodulation benutzt. Im vorliegenden Beispiel wird jedoch angenommen, daß senderseitig ein binäres Taktrückgewinnungssignal eingefügt worden ist, so daß nach der Quadraturdetektion eine Sinuswelle erhalten wird.
Die Konstitution dieses Beispiels ist der des zehnten Vergleichsbeispiels ähnlich, unterscheidet sich jedoch von dem zehnten Vergleichsbeispiel darin, daß es wie das elfte Vergleichsbeispiel zusätzliche Analog-Digitalwandler zu denen der Hauptsignalleitungen aufweist und daß es den Analog-Digitalwandlern der Hauptsignalleitungen den korrigierten Takt t₀ zuführt.
Der Demodulator in diesem zwölften Vergleichsbeispiel umfaßt den Quadraturdetektor 1, die Trägerwiedergewinnungsschaltung 101, Analog-Digitalwandler 2 und 3, die Basisbandsignalverarbeitungsschaltung 4 und Taktrückgewinnungsschaltung 5m. Die Taktrückgewinnungsschaltung 5, umfaßt den Systemtaktgenerator 6, die Phasenschieberschaltung 7, den Abtasttaktgenerator 31a, Quadrierungsschaltungen 123 und 124 und Phasenregelschaltung 32f. Zusätzlich umfaßt sie Analog-Digitalwandler 111 und 112. Der von der Phasenschieberschaltung 7 ausgegebene korrigierte Takt t₀ wird dem Abtasttaktgenerator 31a zugeführt und auch als Abtasttakt für die Hauptsignalleitungen ausgegeben. Vom Abtasttaktgenerator 31a wird den Analog-Digitalwandlern 111 bzw. 112 der Takt t_a, der der Zeitgabe des korrigierten Takts t₀ um δt voreilt, bzw. der Takt t_b, der der Zeitgabe des korrigierten Takts t₀ um δt nacheilt, zugeführt. Von den Analog-Digitalwandlern 111 und 112 werden diese Takte zum Abtasten der Basisbandsignale in den vom Quadraturdetektor 1 ausgegebenen gleichphasigen und Quadraturkanälen benutzt, was in einem getrennten System von den Hauptsignalleitungen durchgeführt wird.
39 ist ein Blockschaltbild eines weiteren Beispiels des Aufbaus der im neunten Vergleichsbeispiel benutzten Taktrückgewinnungsschaltung 5i und zeigt ein Beispiel eines Aufbaus, der dafür ausgelegt ist, den in der 32 gezeigten pseudostabilen Zustand zu bearbeiten. Von dieser Schaltung zur Taktrückgewinnung wird die Zeitgabe des korrigierten Takts t₀ um eine halbe Periode verschoben, wenn aus dem Basisbandsignal erkannt worden ist, daß die Zeitgabe des Systemtakts und die Taktzeitgabe des Empfangssignals um eine halbe Periode auseinanderliegen.
Diese Schaltung zur Taktrückgewinnung umfaßt den Systemtaktgenerator 6, die Phasenschieberschaltung 7, den Abtasttaktgenerator 31, die Quadrateaddierschaltung 122 und die Phasenregelschaltung 32e und umfaßt zusätzlich die Anstoßschaltung 131 und den Addierer 132. Von der Anstoßschaltung 131 wird ein pseudostabiler Zustand aus den abgetasteten Signalen in den gleichphasigen und Quadraturkanälen erkannt und nur in diesem Fall ein Wert von T/2 ausgegeben (wobei T die Symbolperiode ist). Vom Addierer 132 wird die Ausgabe der Anstoßschaltung 131 und die Ausgabe der Phasenregelschaltung 32e addiert und das Ergebnis zur Phasenschieberschaltung 7 ausgegeben.
40 ist ein Blockschaltbild eines Beispiel eines bestimmten Aufbaus einer Anstoßschaltung. Diese Anstoßschaltung umfaßt Multiplikatoren 141 und 142, den Addierer 143, Vergleicher 144, Zähler 145 und ROM 146. Von den Multiplikatoren 141 und 142 werden die abgetasteten Signale in den gleichphasigen bzw. Quadraturkanälen quadriert. Vom Addierer 143 werden die Ausgaben der Multiplikatoren 141 und 142 addiert. Vom Vergleicher 144 wird der Ausgabewert des Addierers 143 mit einem Schwellwert verglichen und wenn die Ausgabe des Addierers 143 darunter liegt, eine „1" ausgegeben und ansonsten eine „0" ausgegeben. Vom Zähler 145 werden die Ausgaben des Vergleichers 144 gezählt und eine „1" ausgegeben, wenn dieser einen gegebenen Wert erreicht oder überschreitet. Vom ROM 146 wird T/2 ausgegeben, wenn die Ausgabe des Zählers 145 „1" ist, und ansonsten wird eine „0" ausgegeben.
41 ist ein Blockschaltbild eines weiteren Beispiels des Aufbaus einer Anstoßschaltung und 42(a)–(h) zeigen die Signalwellenformen in dem pseudostabilen Zustand entsprechend dem der 30(b)–(j).
Bei der in 41 gezeigten Anstoßschaltung wird die Tatsache genutzt, daß das Vorzeichen des Basisbandsignals bei Entstehen eines pseudostabilen Zustands wie in 42(a) gezeigt, konstant wird. Für den gleichphasigen Kanal sind der Schalter 151, Zwischenspeicher 153 und 155, Multiplikator 157, Vorzeichendetektor 159 und Zähler 161 vorgesehen und für den Quadraturkanal sind der Schalter 152, Zwischenspeicher 154 und 156, Multiplikator 158, Vorzeichendetektor 160 und Zähler 162 vorgesehen. Auch sind ODER-Schaltung 163 und ROM 164 vorgesehen. Vom Schalter 151 wird das abgetastete Signal im gleichphasigen Kanal mit jedem Symbol zu den zwei Zwischenspeichern 153 und 155 geschaltet, während von Schalter 152 das abgetastete Signal auf gleiche Weise im Quadraturkanal zu den zwei Zwischenspeichern 154 und 156 geschaltet wird. Vom Multiplikator 157 werden die Ausgaben der Zwischenspeicher 153 und 155 multipliziert, während der Multiplikator 158 die Ausgaben der Zwischenspeicher 154 und 156 multipliziert. Die Vorzeichendetektoren 159 und 160 erhalten die Vorzeichen der Ausgaben der Multiplikatoren 157 bzw. 158. Von den Zählern 161 bzw. 162 werden die Ausgaben der Vorzeichendetektoren 159 und 160 gezählt und eine „1" ausgegeben, wenn diese einen gegebenen Wert erreichen oder überschreiten. Die ODER-Schaltung 163 erhält die logische Summe der Zähler 161 und 162. Vom ROM 164 wird T/2 ausgegeben, wenn die Ausgabe der ODER-Schaltung 163 „1" ist, und ansonsten wird eine 0 ausgegeben.
Die bezüglich der 39 bis 42 gegebenen Erläuterungen bezogen sich auf Beispiele von Konfigurationen zum Vermeiden eines pseudostabilen Zustandes in der Schaltung zur Taktrückgewinnung der zehnten Ausführungsform. Wenn erforderlich, läßt sich ein pseudostabiler Zustand auf ähnliche Weise auch in den anderen Ausführungsformen vermeiden, indem einige Abänderungen an diesen Konfigurationen durchgeführt werden. Wenn nämlich aus dem Basisband erkannt worden ist, daß die Zeitgabe des Systemtakts und die Taktzeitgabe des Empfangssignals um eine halbe Periode voneinander abweichen, kann der pseudostabile Zustand der Schaltung zur Taktrückgewinnung durch Verschieben der Taktzeitgabe um eine halbe Periode vermieden werden. Auch kann die Taktzeitgabe, wenn sich die Schaltung zur Taktrückgewinnung in der Nähe des pseudostabilen Zustands befindet, schnell durch ihre Verschiebung aus diesem Zustand hergestellt werden.
Geht ungleich einer Schwingkreis-Begrenzer-Taktrückgewinnungsschaltung mit ZF-Signalfunktion bei einer erfindungsgemäßen Schaltung zur Taktrückgewinnung der Takt nicht verloren, wenn der Pegel des ZF-Signals abfällt. Da weiterhin keine Notwendigkeit zur Überabtastung, so wie sie in einer Taktrückgewinnungsschaltung mit einer binären quantisierten digitalen Phasenregelschleife benutzt wird, besteht und da eine Verarbeitungsgeschwindigkeit von der Größenordnung der Symbolrate ausreichend ist, kann eine Schaltung zur Taktrückgewinnung gemäß der vorliegenden Erfindung leicht hohe Datenübertragungsraten bearbeiten. Da weiterhin die Verarbeitungsgeschwindigkeit auf die Größenordnung der Symbolrate beschränkt werden kann, ist ein geringer Stromverbrauch eine Möglichkeit. Da weiterhin beinahe alle Bauelemente einer Schaltung zur Taktrückgewinnung gemäß der vorliegenden Erfindung aus digitalen Schaltkreisen aufgebaut werden können, besteht keine Notwendigkeit zur Einstellung von Parametern nach ihrer Einstellung, wodurch eine nichteinstellbare Schaltung ermöglicht wird.

Claims

Schaltung zur Taktrückgewinnung eines Basisbandsignals mit einem Signal zur Taktrückgewinnung, wobei die Schaltung zur Taktrückgewinnung folgendes umfaßt: Takterzeugungsmittel (6) zum Erzeugen eines Systemtakts, der sich mit einer festen Periode wiederholt; ein Phasenschiebermittel (7), das einen in bezug auf den Systemtakt phasenverschobenen ersten Takt ausgibt als Taktzeitgabe zum Abtasten des durch Erkennen des Empfangssignals erhaltenen Basisbandsignals; und ein Steuermittel (8), das das zum Basisbandsignal hinzugefügte Taktrückgewinnungssignal zum Steuern des Betrags an Phasenverschiebung dieses Phasenschiebermittels unter Verwendung eines Signals zur Taktrückgewinnung benutzt; wobei die Schaltung zur Taktrückgewinnung dadurch gekennzeichnet ist, daß das Steuermittel weiterhin folgendes umfaßt: ein erstes Mittel (9), das während des Empfangs des Signals zur Taktrückgewinnung das Phasenschiebermittel (7) veranlaßt, den n-ten Vorderflankenpunkt des ersten Takts oder den n-ten Rückflankenpunkt des ersten Takts um n × Δt relativ zur Phase des Systemtakts vom Ursprung in der Phase zu verschieben, wobei der Ursprung als ein Flankenpunkt des Systemtakts definiert wird, wobei n eine positive Ganzzahl erhöht um Eins mit jedem Abtastschritt ist und Δt ein vorbestimmter Betrag an Phasenverschiebung ist; und ein zweites Mittel (10), das aus dem durch Abtasten des Signals zur Taktrückgewinnung erhaltenen abgetasteten Signal zur Taktrückgewinnung die Phasendifferenz zwischen der Phase des Systemtakts und der Taktzeitgabe, bei der die Bitfehlerrate minimal wird, schätzt und das auf Grundlage dieser geschätzten Phasendifferenz die Ausgabe aus dem Phasenschiebermittel der Taktzeitgabe zum Abtasten des Basisbandsignals veranlaßt, das dem Signal zur Taktrückgewinnung folgt.
Schaltung zur Taktrückgewinnung nach Anspruch 1, weiterhin mit folgendem: einem Abtasttakterzeugungsmittel (31), das einen zweiten Takt mit Vorder- oder Rückflankenpunkten erzeugt, die den Vorder- oder Rückflankenpunkten des ersten Takts, der vom Phasenschiebermittel ausgegeben wird, um eine vordefinierte Zeitdifferenz δt voreilen, und einen dritten Takt mit Vorder- oder Rückflankenpunkten, die den Vorder- oder Rückflankenpunkten des ersten Takts um die gleiche Zeitgabedifferenz δt nacheilen; und einem ersten Auswählmittel (SW2), das den Takt, den das Steuermittel unter Verwendung des ersten Mittels das Phasenschiebermittel auszugeben veranlaßt, als den Abtasttakt zum Abtasten des Signals zur Taktrückgewinnung auswählt, und das die Ausgabe des Abtasttakterzeugungsmittels als den Abtasttakt zum Abtasten des Basisbandsignals auswählt, das dem Signal zur Taktrückgewinnung nachfolgt; einem Rechenmittel (32), das den Betrag an Phasenverschiebung des Phasenschiebermittels durch Vergleichen von aus dem abgetasteten Signal an um δt voreilenden Vorder- oder Rückflankenpunkten erhaltenen Entscheidungsfehlern mit aus dem abgetasteten Signal an um δt nacheilenden Vorder- oder Rückflankenpunkten erhaltenen Entscheidungsfehlern berechnet; und einem zweiten Auswählmittel (11a), das die Ausgabe des ersten Mittels (9) mit der Zeitgabe des Taktrückgewinnungssignals auswählt und wenn das Taktrückgewinnungssignal endet, zuerst die Ausgabe des zweiten Mittels (10) und dann die Ausgabe des Rechenmittels (32) auswählt.