DE2613432C2 - Schaltungsanordnung zum Nachstellen der Phase von Abtastimpulsen - Google Patents
Schaltungsanordnung zum Nachstellen der Phase von AbtastimpulsenInfo
- Publication number
- DE2613432C2 DE2613432C2 DE2613432A DE2613432A DE2613432C2 DE 2613432 C2 DE2613432 C2 DE 2613432C2 DE 2613432 A DE2613432 A DE 2613432A DE 2613432 A DE2613432 A DE 2613432A DE 2613432 C2 DE2613432 C2 DE 2613432C2
- Authority
- DE
- Germany
- Prior art keywords
- output
- input
- multiplier
- phase
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
- H04L7/0278—Band edge detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc Digital Transmission (AREA)
Description
Die vorliegende Erfindung betrifft eine Schaltungsanordnung zum Nachstellen der Phase von Abtastimpulsen
gemäß dem Oberbegriff des Anspruchs 1.
Ein Datenübertragungssysiem mit Zweiseitenband-Quadraiur-Trägermodulation ist in der DE-OS 22 44 690
beschrieben. Darin werden jedoch keine Angaben darübergemacht, wie der Abtaster im Datenempfänger mit
dem Abtaster im Datensender hinsichtlich Frequenz und Phase synchronisiert werden kann. Ein System ähnlicher
Art ist auch in der DE-OS 24 16 058 beschrieben, dem jedoch ebenfalls hinsichtlich der erwähnten Phasensynchronisierung
keine Hinweise zu entnehmen sind.
Das in einem solchen Datenübertragungssystem übertragene digitale Signal wird durch Signale zu gegebenen
Abtastzeitpunkten dargestellt. Aufeinanderfolgende Abtastzeitpunkte liegen um die Zeit T auseinander. Zur
Decodierung des digitalen Signals am Empfangsort ist die Kenntnis dieser Abtastzeitpunkte notwendig, d. h.,
die Abtastung am Empfangsort muß mit der Abtastung am Sendeort synchron verlaufen.
Zur Erzielung einer solchen Synchronisation ist es bekannt, die Frequenz des Empfangsoszillators so zu wählcn,
daß sie möglichst genau der Sendefrequenz MT entspricht. Die genaue Einregelung nach Frequenz und
Phase kann durch spezielle Synchronisationssignale erzielt werden, die vor und während der Datenübertragung
ausgesendet werden. Hierbei können die folgenden Synchronisationsoperationen unterschieden werden: Vor
der ersten Übertragung der Daten wird das System initialisiert und die Phase des Taktgenerators am Empfangsort
synchronisiert. Dann wird vor jeder Übertragung eine Resychronisation durchgeführt, wobei jeweils
wiederum die Phase des Eir.pfangsosziüators eingeregelt wird. Schließlich wird während der Übertragung aus
den empfangenen Daten eine Steuerinformation abgeleitet, die zu aufeinanderfolgenden Korrekturen des Emplangsoszillators
verwendet wird.
In einer bekanntgewordenen Synchronisationseinrichtung wird die Steuerinformation nicht von der eigentlichen
Trägerfrequenz gewonnen, sondern von einem dem Träger überlagerten Signal. Bei einer solchen Methode
werden jedoch zusätzliche Frequenzen eingeführt, die sich störend bemerkbar machen.
Nach einer weiteren bekanntgewordenen Methode (US 34 43 229) werden zu beiden Seiten des zur Signalübertragung
verwendeten Frequenzspektrums je eine Pilotfrequenz übertragen, mit denen der Empfangsoszillator
synchronisiert werden kann. Auf diese Weise wird jedoch das zur Datenübertragung zur Verfügung stehende
Frequenzband unnötig beschnitten.
Es ist auch bereits vorgeschlagen worden, die zur Synchronisation des lokalen Oszillators notwendige
Steuerinformation am Ausgang des im Empfänger vorgesehenen Entzerrers zu gewinnen. Hierzu sind jedoch
weitaus mehr Abtastwerte notwendig als der Entzerrer zur Realisierung der eigentlichen Entzerrfunktion benötigen
würde, wenn ihm bereits synchronisierte Empfangssignale angeboten würden.
In einer in der US 38 18 347 beschriebenen Einrichtung wird ein Signa! zur Nachstellung der Phase des
Abtastpulsgenerators mit Hilfe einer Regelschleife gewonnen. Das empfangena Datensignal wird in dieser Einrichtung
nach Demodulation über ein Filter geieitet und der Abtastschaltung zugeführt. Hiernach gelangen die
Abtastproben an eine Entscheidungslogik und eine SchaHunr zur Erzeugung eines Fehiersignales. Eine Zeitschaltung
zur Erzeugung von Phasennachstellsignalen wird von der Fehlersignalerzeugungsschaltung und von
dem Decodierer des Empfängers gesteuert. Da diese Regelschleife somit die Entscheidungslogik also;iuch der
Decodierer enthält, besteht bei größeren Phasenverschiebungen die Gefahr, daß die Polarität in der Regelschleife
umkippt und die Phase des Abtastpulsgenerators nach der falschen Seite nachgezogen wird.
Der vorliegenden Erfindung liegt deshalb die Aufgabe zugrunde, eine Schaltungsanordnung zur Phasennachstellung
der Abtastimpulse in einem Empfänger der eingangs beschriebenen Art anzugeben, in der die zur
Steuerung des lokalen Taktgenerators notwendige Nachstellinformation aus den übertragenen und undecodierten
Daten selbst hergeleitet wird.
Diese Aufgabe wird durch die im Kennzeichen des Hauptanspruches beschriebene Einrichtung gelöst.
Die Erfindung hat den Vorteil, daß zur Synchronisation keine zusätzjichen Frequenzen übertragen werden
müssen. Hierdurch wird Frequenzband eingespart und werden durch Überlagerung entstehende Störsignale
vermieden. Da ar.ßerdem der Entzerrer im Empfänger bereits ein synchronisiertes Empfangssignal angeboten
bekommt, kann dieser Entzerrer einfach gehalten werden. Insbesondere können die Länge der Entzerrerkette
und die Konvergenzzeit des Entzerrers verringert werden. Mit der Einrichtung nach der Erfindung ist es auch
möglich, die Synchronisation vor der eigentlichen Datenübertragung mit Hilfe einer Initialisierungssequenz
durchzuführen und während der eigentlichen Datenübertragung die Steuerinformation aus den übertragenen
Daten selbst zu gewinnen.
Ein Ausführungsbeispiel der Erfindung soll nun anhand von Fig. beschrieben werden. Es zeigt
Fig. 1 das Blockschaltbild eines Datenempfängers mit der erfindungsgemüßen Synchronisationseinrichtunn, Fig. 2a, 2b und 2c das Frequenzspektrum des übertragenen Signalcs vor der Modulation, nach der Modulation und nach der Abtastung,
Fig. 1 das Blockschaltbild eines Datenempfängers mit der erfindungsgemüßen Synchronisationseinrichtunn, Fig. 2a, 2b und 2c das Frequenzspektrum des übertragenen Signalcs vor der Modulation, nach der Modulation und nach der Abtastung,
Fig. 3 eine Ausführungsform der in Fig. 1 gezeigten Steuerschaltung,
Fig. 4 ein Filter, das in Fig. 3 verwendet werden kann,
Fig. 5 eine Schaltung, die in Fig. 3 mit den Bezugszeichen 19 und 20 bezeichnet ist,
Fig. 4 ein Filter, das in Fig. 3 verwendet werden kann,
Fig. 5 eine Schaltung, die in Fig. 3 mit den Bezugszeichen 19 und 20 bezeichnet ist,
ίο Fig. 6 eine zweite Ausführungsform der Steuerschaltung 15 in Fig. 1,
Fig. 7 eine dritte Ausführungsl'orm der Steuerschaltung 15 in Fig. 15,
Fig. 8 ein Filter und
Fig. 7 eine dritte Ausführungsl'orm der Steuerschaltung 15 in Fig. 15,
Fig. 8 ein Filter und
Fig. 9 eine Steuerschaltung für den in Fig. 1 gezeigten Taktgenerator mit Steuereinrichtungen, die durch
Signale vor der Datentransmission und während der Datentransmission gesteuert wird.
In Fig. 1 sind die wesentlichsten Elemente eines Datenempfängers gezeigt. Ein solcher Empfänger enthält
normalerweise eine Eingangsschaltung 1, auf der das über den Übertragungsträger ankommende Signal empfangen
wird. Dieses Signal wird zunächst über einen automatisch gesteuerten Verstärker 2 geleitet und hierauf in
einer Abtastschaltung J iihpei;i-;tni. Die Schaltung 4 liefert auf ihrer Ausgangsleitung 5 die Abtastwerte des Eingangssignalesmit
der Frequenz l/r. die ein Vieffaches ml T der Signalisierungsfrequenz ist. Die Abtastwertc
:o werden in einem Analog-Digitalumsetzero umgesetzt und über eine Hilbert-Transformationsschaltung 8gesendet,
die an ihrem ersten Ausaang die Abtastwerte s, des Eingangssignal und an ihrem zweiten Ausgang die HiI-ber't-Transformierte
dieser Abtastwerte i; liefert. Ein Bandpaßentzerrer 9 empfängt die Werte s, und s, und sendet
sie nach Entzerrung zu einem Datendetektor 10. Für die Schaltungen 8,9 und 10 können bekannte Einrichtungen
verwendet werden (siehe z. B. DE-OS 24 16 058).
Damit der Empfänger korrekt funktionieren kann, ist es absolut notwendig, daß das Empfangssignal zu den
Zeitpunkten abgetastet wird, die den Signalisierungszeiten entsprechen. Es ist daher unerläßlich, eine Synchronisationseinrichtung
11 vorzusehen, welche die Abtastschaltung 4 derart steuert, daß die Abtastwerte zu den
Signalisationszeitpunkten gewonnen werden.
Nach dem nachfolgend gezeigten Ausführungsbeispiel der vorliegenden Erfindung bildet die Synchronisa-
Nach dem nachfolgend gezeigten Ausführungsbeispiel der vorliegenden Erfindung bildet die Synchronisa-
tionseinrichtung 11 einen Teil einer Rückkopplungsschleife. Nach einer bevorzugten Ausfijhrungslorm empfängt
die Einrichtung 11 auf der Eingangsleitung 12 die numerischen digitalen Werte der Abtastsignale, erzeugt
hieraus ein Phasenfehlersignal und liefert an seinem Ausgang ein Abtastsignal mi! der Frequenz l/r mit der synchronisierten
Phase. Da die Schaltung 11 ein numerisches Signal verwertet, besteht sie naturgemäß selbst aus
numerischen Schaltelementen. Es ist jedoch auch eine Realisation der Schaltung 11 in analoger Technik denk-
bar, welche das Signal auf der Leitung 3 empfangen, hieraus ein Phasenfehlersignal erzeugen und dieses Signal
zur Steuerung der Abtastschaltung 4 verwenden würde.
Die Synchronisationsschaltune Il weist einen phasenverriegelten Oszillator 14 auf, der ein Abiasisignai mti
einer bekannten Frequenz l/i erzeugt, deren Phase gesteuert werden kann. Solche digitale phasenverriegelte
Oszillatoren enthalten einen Quarzoszillator, der ein Sinussignal mit hoher Frequenz erzeugt. Dieses Signal
wird zu Rechtecksienaler, umgeformt und die daraus resultierenden Impulse werden einer Frequenzteilerkette
zugeleitet, die an ihrem Ausgang die gewünschte Frequenz abgibt. Durch Veränderung des Verhältnisses der
Frequenzteilung kann die Phase der vom Oszillator erzeugten Impulse verändert v/erden. Diese Phasenveränderung
erfolgt unter der Steuerung eines Phasenfehlersignales, das aus den Abtastwerten des Eingangssignales
durch eine Schaltung 15 gewonnen wird.
Es soll nun die Art und Weise beschrieben werden, wie das Phasenfehlersignal gewonnen wird. Bei der Aussendung
der Daten wird jedem Zeichen ein Signalelement g<f) zugeordnet, dessen Frequenzspektrum Gif) mit
Begrenzung des Frequenzbandes zwischen den Frequenzen 0 und 1 /2 T in F i g. 2a gezeigt ist. Die bei der Aussendung
verwendete Modulation besteht in einer Multiplikation des Signales mit einer Trägerfrequenz./;. Das
entstehende Frequenzspektrum reicht also von der Frequenz / = /, - 1/2 7" bis zu der Frequenz
/· = / -ι- 1/2 7". Diese beiden Frequenzen werden auch Nyquist-Frequenzen genannt. Dieses übertragene Fv
quenzspektrum ist in Fig. 2b gezeigt.
Wenn die Abtastwerte des empfangenen Signales von der Schaltung 4 genau zu den Zeitpunkten gewonnen
werden, zu denen auch die Signalisation stattfand, sind die Phasen der Signale, welche durch Filterung des empfangenen
Signales in zwei Teile geschalteten Filtern mit den Frequenzen /, und f2 gewonnen werden, gleich.
Diese beiden Phasenwinke! sollen nachfolgend Φ-, und Φ2 genannt werden. Diese Eigenschaft wird von der
Schaltung 11 dazu ausgenutzt, ein Fehlersignal zu erzeugen, das zur Steuerung der Phase des Abtastsignales auT
der Leitung 13 verwendet wird.
Wenn zu der genannten Filterung das abgetastete Empfangssignal auf der Leitung 7 verwendet wird, ergeben
sich gewisse Schwierigkeiten dadurch, daß bei einer Abtastung mit einer Frequenz /, das Frequenzspektrum
um die Frequenzen / -t- k/s (k ganzzahlig) wiederholt wird. Infolgedessen entsteht bei der Abtastung des empfangenen
Sienales mit der Frequenz /, = /0 = 1/7" bei Abwesenheit von Verzerrungen eine Gruppierung des
Spektrums um die Nyquist-Frequenzen/. und f2. Dies ist in Fig. 2c dargestellt. Da dieses gefaltete Spektrum
im vorliegenden Falle die Periode 1/7" hat, ist es unmöglich, nach der Abtastung mit der Frequenz /0 = 1/7" die
Phaseninformation Φ, und Φ: wieder zu gewinnen. _
Es wird daher eine höhere Äbtastfrequenz l/r verwendet, die ein Vielfaches m!I der Signaiisationsirequenz
1/7" ist. In einem praktischen Ausführungsbeispiel wurde m = 6 gewählt. Durch Verwendung einer derart hohen
Abiastfrequenz wird außerdem der Vorteil erzielt, daß in einer Periode T genügend viele Abtastsignaie zur Verfügung
stehen, um das Eingangssignal mit hoher Genauigkeit angeben zu können.
In einer ersten Ausfuhrungsform der Schaltung 15, die in F i g. 3 dargestellt ist, wird das abgetastete Signal in
eine digitale Darstellung auf der Leitung 7 umgewandelt und einem ersten digitalen und schmalbandigen Filter
mit der Mittenfrequenz f\ zugeleitet, das zu den Abtastzeitpunkten k ι ein Signal liefert, das annähernd die folgende
Form hat:
5 j, (/tr) = Λ, cos (2/r/,/er + Φ,) (1)
Dieses Signal j| (Zt r) wird einem Multiplizierer 17 zugeführt.
Das Signal auf der Leitung 7 wird außerdem einem digitalen, schmalbandigen Filter 18 zugeführt, dessen Mittenfrequenz
/2 beträgt und das zum Multiplizierer 17 ein Signal der folgenden Form sendet: ίο
sijk r) = A2 cos (2 - f2k τ + Φ2) (2)
Am Ausgang des Multiplizierers 17 wird daher das Produkt der beiden Signale j, und s2 erhalten:
15 .V1(A- f) = A1A2 cos (2nf\kr + Φ,) cos (2nf2ki + Φ2),
das man auch in folgender Form anschreiben kann:
.V1(Ai) = Α-, (cos2.t(/2 - /,I kr + (Φ2 - Φ,) + cos [Ix(J2 + /ι) ki + (Φ: + Φ,)]|.
Dieses Signal wird einem Tiefpaßfilter 19 zugeführt, um den Term cos [2 -(/, + /',) k r + Φ2 + Φ|] der Frequenz
/': + /| zu eliminieren.
Das am Ausgang des Filters 19 erhaltene Signal läßt sich also wie folgt anschreiben:
Das am Ausgang des Filters 19 erhaltene Signal läßt sich also wie folgt anschreiben:
t ι) = Ay cos [2 r(f2 - /,) k ι + Φ2 - Φ,]. (3)
Das Signal J4 wird einer Schaltung 20 zugeführt, die aus dem Signal s4 ein Signal J5 entnehmen soll, das eine
Funktion S der Phasendifferenz Φ: - Φ\ der Form /I4 S(Φ2 - Φ\) ist. DieFunktion5kannz. B. die Sinusfunktion
scm, so daß die Funktion 0 wird, wenn die Phasendifferenz Φ2 - Φ\ verschwindet, d. h., wenn die Abtastungen
zum korrekten Zeitpunkt erfolgen. Das Signal j5 stellt also das Fehlersignal dar, das zur Steuerung des Oszillators
verwendet wird.
Die Filter 16, 18, 19 und 20 können mit Schaltungen realisiert werden, die die obengenannten Forderungen
erfüllen. Ausführungsformen dieser Filter sind in den Fig. 4 und 5 dargestellt.
Anhand der Fig. 4 soll nun eine allgemeine Anordnung eines Filters F beschrieben werden, das aus einem
Hingangssignal den Frequenzanteil /v herausfiltern kann.
Das Filter F muß zwei Bedingungen erfüllen: Zum ersten muß es eine Übertragungsfunktion //(/) haben, die
unendlich wird für / = /(.v) "rid die keine Phasenverschiebung einführt, so daß am Ausgang die exakte
Phasenangabe Φ| vorliegt.
Diese beiden Bedingungen werden von einem digitalen rekursiven und schmalbandigen Filter erfüllt, dessen
r-Transfonnierte der Übertragungsfunktion die folgende Form hat:
1 + az^+ bz -
45 mit
a = - 2 μ cos 2 nj\ V| τ
b = μ2
C = μ COS 2 ;τ/( rl r
μ ist eine Konstante, deren Wert um 1 liegt.
Ein Filter mit der dargestellten Übertragungsfunktion ist in Fig. 4 dargestellt. Das zu filternde Signal wird am |
Eingang 21 angelegt und der Frequenzanteil f(x) dieses Signales wird am Ausgang 22 erhalten. Das Filter enthält |:
zwei digitale Addierer/Subtrahierer 23 und 24, zwei Verzögerungsschaltungen 25 und 26 mit einer Verzögerung 55 f'
von je r und drei digitale Multiplizierer M1, Ml und Λ/3, die eine Multiplikation mit den Koeffizienten a, b und |
£■ gestatten. Die Verzögerungsschaltungen können durch zwei Stufen eines Schieberegisters realisiert werden. |
Die Filter 16 und 18 weisen die gleichen Elemente auf wie das Filter F1 wobei nur die Werte der Koeffizienten |
verschieden sind und die jeweiligen Koeffizientenwerte für jedes der Filter aufgrund der oben angeführten For-
mein erhalten werden können, indem 60 I
fix) = /ι und fM = f2 I
gesetzt wird. §|
Man erhält also zwei Sätze von Koeffizienten: 65 g
Anhand der Fig. 5 soll nun eine Schaltung beschrieben werden, die in den Fehlerer/.eugungsblöcken 19 und
20 zur Erzeugung des Fehlersignales J5 verwendet werden kann.
Diese Schaltung erhält einen Addierer 27 und einen Subtrahierer 28, sowie drei Verzögerungselementc 29,30
und 31, die das Tiefpaßfilter 20 ergeben. Jedes Verzögerungselement verursacht eine Verzögerung von 2 ι (fur
m - 6 ergibt sich 2 T/m = 773). Vier Anzapfungen, 32,33,34 und 35 sind in der Kette dieser Verzögerungsclcmente
vorgesehen. Ein Eingang des Addierers 27 ist mit dem Ausgang des Multiplizierers 17 verbunden und der
andere Eingai.g mit der Anzapfung 35. An den Anzapfungen werden die Signale P1, Pl und /°3 erhalten. Der
Subtrahierer 28 stelll die Schaltung 20 dar, dessen einer Eingang mit der Anzapfung 33 und dessen anderer Eingang
mit der Anzapfung 34 verbunden ist, und der an seinem Ausgang das Fehlersignal liefert.
Die Arbeitsweise der Einrichtung soll nun beschrieben werden, wobei eine Periode T der Signalisation
betrachtet wird. Zum Zeitpunkt nT wird an der Anzapfung P\ das folgende Signal erhalten:
P, = A^ cos (— · nT + Φ, - Φ,) = Α·, cos (Φ, - Φ,) (4)
(—- · nT + Φ: - Φι j = A; cos (Φ2 - Φ
Das Signal an der Anzapfung Pl, das dem Abtastwert zum Zeitpunkt ηΓ-773 entspricht, ergibt sich aus:
/Λ = A) COS ί-^- + Φ, - Φ, j (-■>)
Das Signal an der Anzapfung P3, das dem Abtastwert zum Zeitpunkt nT-2 T/3 entspricht, ergibt sich aus:
Die beiden Signale Pl und Pi werden dem Subtrahierer 28 zugeführt, der an seinem Ausgang das Signal
J P2 - P) = A) vT sin (Φ: - Φ,) (7)
liefert.
Dieses Signal wird zu Null, wenn (Φι - Φ\) = 0 ist, d. h., wenn die Phase der vom Oszillator 14 erzeugten
Abtastimpulse den korrekten Wert hat.
Die in Fig. 4 dargestellte Steuerschaltung 15 der ersten Ausführungsform hat insofern einen Nachteil, als ein
Filter 19 zur Ausfilterung der Frequenz /, + /: benötigt wird, sowie eine Schaltung 20, um die Sinusform des
■ 35 Fehlersignales in eine Cosinusform umzuwandeln und damit eine genauere Regelung zu ermöglichen, da dieses
Fehlersignal null wird, wenn der Oszillator 14 auf der korrekten Phase verriegelt ist.
Diese beiden Schaltungen 19 und 20 führen eine Verzögerung ein und benötigen außerdem eine Anzahl
Berechnungen pro Periode.
Nach einer zweiten Variante eines Ausfuhrungsbeispieles der Erfindung werden die oben erwähnten Nachteile
vermieden Diese Ausführungsform ist in Fig. 6 dargestellt und weist zwei schmalbandige Filter37und38
auf, deren Mittenfrequenven /ι und J2 betragen. Das Filter 37 weist zwei Ausgänge 39 und 40 und das Filter 38
zwei Ausgänge 41 und 42 auf. Die Signale auf den Ausgängen 40 und 42 stellen dabei die Quadraturen der
Signale auf den Ausgängen 39 und 41 dar. Weiter unten soll anhand von Fig. 9 eine spezielle Ausführungsform
eines hierzu geeigneten digitalen Filters beschrieben werden.
Die Ausgänge 40 und 41 sind mit einem digitalen Multiplizierer 43 und die Ausgänge 39 und 42 mit einem
digitalen Multiplizierer 44 verbunden. Die Ausgänge der Multiplizierer 43 und 44 werden einem Subtrahierer 45
zugeleitet, der an seinem Ausgang 46 das Fehlersignal abgibt. Dieses Fehlersignal wird hierauf einem Multiplizierer
47 zugeführt, in dem es mit einem Koeffizienten d multipliziert wird, um den Phasenfehler beim Dauerbc-
4} trieb auf ein Minimum zu reduzieren, wie weiter unten noch beschrieben wird.
!'; 50 Das Signal, das an dem Eingang der Filter 37 und 38 angelegt wird, besteht immer aus den Abtastwerten des
Y; Eingangssignales und die Ausgangssignale an den Ausgängen 39, 40, 41 und 42 haben die folgende Form:
Jf Si(ki) = A1 cos (2,7/, kr + </>,) auf 39 (I)
% 55 s\(kT) = Ax sin (2.t/, Jt + Φ,) auf 40 (Γ)
J = Λ2 cos (2,7/2A: + Φ2) auf 41 (2)
= A2s\n(2,T/ik + Φ,) auf 42 (2')
Der Subtrahierer 45 führt die folgende Operation aus:
S2(IcT)Si(IcT)-s2(kT)s\(kr) = A3 sm[2n(f2-f})k τ + Φ,-Φ{] (8)
Es ist zu sehen, daß die Frequenz /1 + />
nicht mehr aufscheint und daher das hierfür nach der ersten Variante
notwendige Filter eingespart werden kann.
Die Berechnung des Phasenfehlers z. B. zu einem bestimmten Zeitpunkt nT ergibt sich aus:
Die Berechnung des Phasenfehlers z. B. zu einem bestimmten Zeitpunkt nT ergibt sich aus:
sUiT) = Ay sin 2/r -^ + \Φ2 - Φ,) = Λ, sin (Φ: - Φ,)
(9) - Λ·, sin Φ
Si - /ι = 1/7"
ist. ·
Dieses Fehlersignal wird der Regelungsschleife zugeführt/die einen Multiplizierer 47 zur Multiplikation mit
einem Koeffizienten d und den phasenverriegelten Oszillator 14 enthält, der als Integrator wirkt, da sich die verschiedenen
Phasenkorrekturen während der Signalisationszeitpunkte addieren.
Es soli nun das Verhalten der Regelschieife während de; Betriebes analysiert werden, um die Verstärkung der
Schleife y, zu bestimmen, die in Form des Multiplikationskoeffizienten d eingeführt wird.
Zunächst soll angenommen werden, daß die Frequenz des Oszillators 14 korrekt ist.
Der Signalisationszeitpunkt /„ läßt sich als Funktion des vorhergehenden Signalisationszeitpunktes wie folgt
darstellen:
/„ - '., ι + T - Y,xlUi - 1)7"] (10)
worin sin - I) T den mit Hilfe der Gleichung (9) gefundenen Phasenfehler darstellt. Die Zeilpunkte t„ ,, t„ -;.
etc. lassen sich auf die gleiche Weise darstellen, so daß die Gleichung (10) wie folgt umgeformt werden kann:
'„ = "T - Y1 "v [.v(/T)J. (11) :-"
/ I
Bei Vernach'ässigung der Verzögerung durch die Filter37 und 38 cigibt sich das Signal s zum Zeitpunkt/„wie
folgt:
30 >i- I
s{t„) = Ay ύηΐΦ0 - 2/r/oy, ν j(,T)] (12)
ι ■' 1
worin Φ{) den Beginn-Phasenfehler darstellt und /u gleich ist />
- /, = MT. Wenn Φη den Phasenfehler zum Zeitpunkt /„ darstellt, ergibt sich:
Φ,, = Φ,, - 2,7/„)■-, "v sit) (13)
ι I
Wenn sUT) ersetzt durch den in der Gleichung (9) gefundenen Wert, erhält man: 4<i
/ι- 1
Φ,, = Φυ - 2 ::f0 YfAy ν sin Φ,,, (14)
,- I
Hieraus erhält man den Wert Φ,, ^ , wie folgt:
Φ,, . , = Φ,, - 2-/iy,/l-, sin Φ,,,, (15)
Im Betrieb sind die beiden Phasenwerte ΦΙη » ,, und Φ,,,, gleich und können mit Φ, bezeichnet werden. Dies
stellt den Phasenfehler im Dauerbetrieb dar. der naturgemäß einen sehr kleinen Wert aufweist. Gleichung (15)
läßt sich also wie folgt schreiben:
Φ(η <- ι» = Φπ 'λ - 2.Tf0YiAx) (16)
Konvergenz wird erhalten, wenn
>·,< 1/2 π JnAy (17)
Dem Multiplizierer 47 wird der Multiplikationskoeffizient b mit dem Wert y, zugeführt und damit ein verschwindend
geringer Phasenfehler im Dauerbetrieb erhalten.
Es soll nun das Verhalten der Regelschieife erster Ordnung studiert werden für den Fall, daß zwischen der
Taktfrequenz des Senders und des Empfängers eine Differenz A f besteht. Für diesen Fall ergibt sich das Signal
auf der Leitung 46 zum n-ten-Zeitpunkt der Signalisation aus:
.t(/„) = A sin [Φ + 2.TZl fnT - 2.?(.· , + Af)Yi "^ 5(/T)] (19) "5
In diesem Fall wird der Phasenfehler zu
Φ,*, = Φ0 + 2 π Δ fnT - 2 z(f0 + Af) y, V j(,T) (20)
ι' 1
und damit
Φ(η+ ι, - Φ(,,, = 2-AfT - 2.τ(/ο + Af)Y1 Αι sin Φ,,,, (21)
Der Phasenfehler bei Dauerbetrieb ergibt sich mit
zu:
sin Φ,η) = ^Z_I
(22)
)ΐ/45(./;, + J/)
Es muß also gegeben sein:
Λ f . T
< 1 (23)
Af)
Man ersieht also aus der Formel (22), daß der Phasenfehler Φη nie zu Null werden kann, wenn ein Frequenzunterschied
z-.vischen Sende- und Empfangsfrequenz besteht. Daraus folgt, daß dieser Fehler nur ein Minimum
annehmen kann, wenn ein Kompromiß zwischen den beiden in den Formeln (17) und (23) ausgedrückten Bedingungen
hinsichtlich der Werte y,, der als Multiplikator d verwendet werden soll, getroffen wird.
Aus der Gleichung (17; ergibt sich, daß y, klein sein soll, während aus der Bedingung (23) ein großer Wert für >ί
zu entnehmen ist. Infolgedessen muß bei Berücksichtigung einer Frequenzaoweichung eine Regelschleife der
zweiten Ordnung verwendet werden, wie sie in einer dritten Ausführungsform in Fig. 7 beschrieben ist.
Auch diese dritte Ausführungsform enthält die bereits in Fig. 6 gezeigten Filter37 und 38, die Multiplizierer
43 und 44, den Subtrahierer 45 und den Multiplizierer 47. Diese Einheiten haben die gleiche Funktion wie in der
beschriebenen zweiten Ausführungsform der Erfindung.
Die in Fig. 7 gezeigte dritte Ausführungsform der Erfindung unterscheidet sich von den anderen Ausführungsformen
durch die Schaltung 57, welche am Ausgang 46 des Addierers 45 vorgesehen ist. Diese Schaltung 57
enthält den Multiplizierer 47 und eine zweite Regelschleife mit einem Addierer 48, derauf der Leitung 46 das
35 durch die Formel (9) beschriebene Signal erhält. Der Ausgang des Addierers 48 ist mit einem Verzögerungselement
49 verbunden, dessen Ausgang den zweiten Eingang des Addierers 48 darstellt. Das Signal am Ausgang 50
des Addierers 48 wird einem digitalen Multiplizierer 51 zugeführt, der dieses Signal mit einem Koeffizienten e
multipliziert. Die Ausgangssignale der Multiplizierer 47 und 51 werden in einem dritten Addierer 52 addiert.
Es soll nun das Verhalten dieser Regelschleife zweiter Ordnung während des Dauerbetriebes beschrieben werden.
Aus der Gleichung (10) ergibt sich:
',„, -/.„-.,+ T - )·, j[(/r -I)T]- y2 "ν 5(,T) (24)
/= I
Unter Anwendung der gleichen mathematischen Methoden wie im Falle der Schleife erster Ordnung, ergibt
sich der Phasenfehler Φ,, im Dsuerbetiieb zu:
Φ,η, = Φο + 2 ηA fnT - 2 ~(f0 + A f) y, Ay V sin Φ,,, - 2 -(Jn + A f) Y2 Ay "ν ν sin Φ,,, (25)
Die Phasengrößen Φ,π . ι, und Φ,π - u ergeben sich aus der Gleichung (25) und man erhält:
Φι,Μι-2φ, + φπ_, = 2,τ(/ο + A f)Ay [y, sin Φίη - ,, - (y, + y2) sin Φ,π>] (26)
Für relativ kleine Phasenfehler läßt sich die Gleichung (26) in folgender Form anschreiben:
<t>,„ .,, - 2[I - /r(/„ + Af)(Y1 + Y2) A3 Φ, + [1 - π 2 η (/„ + Af) Ay y,] Φ,,, ,, = 0 (27)
Die rascheste Konvergenz ergibt sich aus
yt = Y2 = 1/2 n(f» + Af) Ay
Diese Koeffizienten sind die beiden Koeffizienten d und e, die den Multiplizierern 47 und 51 zugeführt werden.
Der Addierer 52 führt dem phasenverriegelten Oszillator das Fehlersignal zu, das der Steuerung dieses Os/.illiitors
dient.
Eine Ausführungsform des Filters F, die in den Filtern 37 oder 38 in den F i g. 6 und 7 verwendet werden kann,
ist in der Fig. 8 dargestellt. Zum Teil ist das Filter F identisch mildem Filter F indem es die gleichen Einheiten
23, 24, 25 und 26 enthüll sowie die Multiplizierer M 1, Ml und Λ/3.
Am Ausgang 22 erhält man die Frequenz f„ wobei vom Filter keine Phasenverschiebung eingeführt wurde.
Be;m Filter F wurde ein zusätzlicher Ausgang 22' vorgesehen, der mit dem gemeinsamen Punkt zwischen den
Verzögerungselementen 25 und 26 über einen digitalen Multiplizierer M 4 mit dem Multiplikationsfaktorg verbunden
wird.
Die Gesamtübertragungsfunktion des Addierers 23, der Verzögerungselemente 25 und 26 und der Multiplizierer
M1, M 2 und 4 ergibt sich zu:
H(z) =
Wenn g = u sin 2π/χτ, gesetzt wird, erhält man am Ausgang 22' die Quadratur des am Ausgang 22 erhaltenen
Signales.
In den Fig. 6 und 7 sind zwei Ausführungsformen der Filter37 und 38 dargestellt. Da die Ansprechzeit dieser
Filter klein ist gegenüber der Signalisationsperiode T und da die Ausgangssignale dieser Filter während dieser
Periode nur einmal verwendet werden, um das Fehlersignal zu erhalten, kann ein einzelnes Filter verwendet
werden, welches mit einem Speicher verbunden ist, in dem die beiden Koeffizientensätze (α,, b\, ci,gi; a-_. li, c2,
.ι;-) gespeichert sind. Dieses einzige Filter wird abwechselnd zur Erzeugung der gewünschten Ausgangssignale
verwendet.
Die obigen Ausführungen betreffen die Synchronisation während der Datenübertragung, d. h. im Dauerbetrieb.
Iu
Nachfolgend soll nun die Beginnphase der Synchronisierung, d. h. das Einregeln des lokalen Oszillators vor
der eigentlichen Datenübertragung, beschrieben werden.
Zur Durchführung dieser Initial-Synchronisation wird vor der eigentlichen Datenübertragung eine Initialisierungssequenz
übertragen, aus der das Phasenfehlersignal gewonnen werden kann. Flierzu wird im wesentlichen
die in den F i g. 6 und 7 gezeigte Einrichtung mit den beiden Schmalbandfiltern der Frequenzen Fl und F2, den
Multiplizierern 43 und 44, sowie dem Addierer45 verwendet. Zur Durchführung der Initialregelung ist noch die
in Fig. 9 gezeigte Einrichtung nötig, die die folgenden Einrichtungen aufweist:
einen Multiplizierer 53, der mit den beiden Ausgängen 39 und 41 der Filter verbunden ist;
;inen Multiplizierer 54, der mit den Ausgängen 40 und 42 der Filter verbunden ist:
einen Multiplizierer 53, der mit den beiden Ausgängen 39 und 41 der Filter verbunden ist;
;inen Multiplizierer 54, der mit den Ausgängen 40 und 42 der Filter verbunden ist:
einen Addierer 55 und eine Schaltung 56, deren Aufgabe es ist, aus den bekannten Werten sin Φ und cos Φ den
Wert des Phasenfehlersignales Φ zu erzeugen. Dieser Wert wird über einen Umschalter C1, der während der Initiakegelungsphase
geschlossen ist, dem Oszillator 14 (Fig. 3) zugeführt, um die Phase des Oszillators auf
Gleichlauf zu bringen.
Während der Initialregelungsperiode wird das Fehlersignal /I4 sin Φ nicht der Steuerregelungsschleife zugeführt,
die während des Dauerbetriebs verwendet wird und die Schaltung 58 aufweist, die entweder den Multipii-/ierer
47 aus Fig. 6 oder die Schaltung57 der Fig. 7 enthält. Hierzu ist während der Initialisierungsperiode der
Umschalter Cl offen. Während der Datenübertragung ist umgekehrt der Umschalter Cl geschlossen und der
Schalter C1 offen.
Die Arbeitsweise der Einrichtung während der Initialisierungsperiode soll nun beschrieben werden. Die Initialisierungssequenz
besteht nach einer bevorzugten Ausführungsform aus der Folge der binaren Werte + 1,-1, -to
+ 1,.... die mit der Frequenz 1/7" übertragen werden. Eine Sequenz dieser Art, die mit der Frequenz/, moduliert
wird, hat die Eigenschaft, daß sie ein Frequenzspektrum mit zwei Streifen um die Nyquist-Frequenzen /,
und Ji aufweist, so daß man einfach durch Filterung eine Sinusfunktion der Frequenzdifferenz /, - /j und mit
der Phase 0 = 0,- φ: erhalten kann, die den Phasenfehler des Oszillators darstellt.
Das aus dieser Sequenz zusammengesetzte Empfangssignal wird wie vorgehend beschrieben den beiden FiI-lern
37 und 38 zugeführt, so daß der Addierer 45 während jeder Periode T ein Ausgangssignal der Form /I4 sin
(0, - 0,) = Ai sin 0 liefert, worin Φ den Anfangsphasenfehler darstellt.
Der Addierer 55 führt die folgende Addition aus:
Ai {cos(2 η f\k τ+ 0i) cos (2;:/: A- + Φ2) + sin (2^/, A-1 + Φ,) sin (2 ~ /\k r + Φ:)}
= Ai cos [2 n(fi - /ι) A-1 + Φ2 - Φ ]
und liefert zu den Signalisierungszeitpunkten das Signal:
und liefert zu den Signalisierungszeitpunkten das Signal:
55 Ai COS (0i - 0|) = Ai COS Φ
Der Schaltung 56 werden die Werte Λ4 sin Φ und /I4 cos Φ zugeführt, woraufhin diese Schaltung das Ausgangssiymil
Φ erzeugt, das zur Phasenkorrektur des Oszillators in der Form verwendet wird, daß Φ zu null wird.
Eine Ausführungsform der Schaltung 56 kann z. B. der FR 21 64 544 entnommen werden.
Eine Ausführungsform der Schaltung 56 kann z. B. der FR 21 64 544 entnommen werden.
Hierzu 4 Blatt Zeichnungen
Claims (10)
1. Schaltungsanordnung zum Nachstellen der Phase von ehern Abtasterzuzuführenden Abtastimpulsen,
in einem Zweiseitenband-Quadraturamplitudenmodulations-Empfänger für einem Träger aufmodulierte
5 binäre Signale, dadurch ge kennzeichnet, daß der Abtaster (4) das Eingangssignal (1, Fig. l)zumEmpfänger
(Fig. 1) mit einer Abtastgeschwindigkeit Mt abtastet, welche ein ganzzahliges Vielfaches der Sende-Bitrate
MT ist (T = m ■ τ), daß der Abtaster über einen Analog-Digital-Umsetzer (6) mit einer nachstellenden
Phasensynchronisationsschaltung (11) verbunden ist, in der die digitalisierten Abtastproben einom
ersten schmalbandigen Filter (16, F ig. 3) zur Erzeugung eines Signals 51 mit der Phase Φχ und der Frequenz
10 /, = fc — 1/2 T, worin /c die Trägerfrequenz ist, und einem zweiten schmalbandigen Filter (18, Fig. 3) zur
M Erzeugung eines Signales 52 mit der Phase Φ2 und der Frequenz /2 = fc + 1/2 T, zugeführt werden, daß die
p beiden Signale 51 und 52 einer Schaltung (17, 19, 20) zugeführt werden, welche ein Fehlersignal
H 55 = /(Φι - Φι) erzeugt, das zur Phasennachstellung einem Taktpuls-Oszillator (14) zur Erzeugung von dein
gf Abtaster (4) zuzuführenden Abtastimpulsen der Impulsfolgefrequenz Mr (Leitung 13) zugeführt wird,
jJF; 15 derart, daß das Fehlersignal (55) zu Null wird.
jfi
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das erste und das zweite Filter
:l| (16,18) schmalbandige, digitale Rekursivfilter sind.
^
3. Schaltungsanordnung nach Anspruch 1 mit einem Abtastoszillator (14), dessen Frequenz l/rein Vielfa-
Sg ches der Sifeaalisierungsfrequenz MT (T = m ■ r) ist, dadurch gekennzeichnet, daß jedes Filter einen Ein-
Il 20 gangsaddierer/Subtrahierer (23, Fig. 4) aufweist, dessen Ausgang mit einem ersten Verzögerungselement
if (25) und einem ersten Eingang eines Ausgangsaddierers (24) verbunden ist, wobei der Ausgang des ersten
§§ Verzögerungselementes (25) mit dem Eingang eines zweiten Verzögerungselementes (26) mit ebenfalls der
H Verzögerungszeit r, mit dem Eingang eines ersten Multiplizierers (M 1) und dem Eingang eines dritten MuI-
Ijj tiplizierers (43) verbunden ist, dessen Ausgang mit dem zweiten Eingang des Ausgangsaddierers (24) ver-
H 25 bunden ist, wobei der Ausgang des zweiten Verzögerungsgliedes (26) mit dem ersten Eingang eines zweiten
p Multiplizierers (M 2) verbunden ist, wobei der erste Multiplizierer (M 1) mit-dnem Koeffizienten α und der
H zweite Multiplizierer (Ml) mit einem Koeffizienten b multiplizieren kann und die Ausgänge des ersten und
p! zweiten Multiplizierers mit dem zweiten und dritten Eingang des Eingangsaddierers/Subtrahierers (23) ver-
kJ bunden sind, und wobei am Ausgang des Ausgangsaddierers (24) das Signal 5 mit der Frequenz des Filters
■3 30 (fx) gewonnen wird.
I
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Ausgangssignale der beiden
I Filter (16,18) einem Multiplizierer (17) zugeführt werden, dessen Ausgang mit einem Tiefpaßfilter (19) und
si einer Schaltung (20) zui Erzeugung des Phasenfehlersignales (36, 45) verbunden ist (Fig. 3).
H 5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß das Tiefpaßfilter (19) aus einem
M 35 Eingangsaddierer (27, Fi g. 5) besteht, dessen Ausgang (32) mit einem ersten Verzögerungsglied (29) mit der
p Verzögerungszeit 2 r verbunden ist, dessen Ausgang (33) mit dem Eingang eines zweiten Verzögerungsglie-
il| des (30) und dem Addiereingang eines Ausgangsaddierers/Subtrahierers (28) verbunden ist, dessen Subtra-
\!j hiereingang mit dem Ausgang (34) des zweiten Verzögerungsgliedes verbunden ist, der außerdem mit dem
Ü Eingang eines dritten Verzögerungsgliedes (31) verbunden ist, dessen Ausgang (35) mit dem zweiten
iäj 40 Addiereingang des Eingangsaddierers (27) verbunden ist, derart, daß der Ausgangsaddiercr/Subtrahierer
i| (28) das Phasenfehlersignal (Schaltung 20) erzeugt (Fig.
5).
|sj
6. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die beiden Filter (37,38, F i g. 6) je
ti zwei Ausgänge aufweisen, die jeweils zueinander in Quadratur stehen, wobei der direkte Ausgang (39) des
l|i ersten Filters (37) mit dem ersten Eingang und der zweite Ausgang (Quadraturausgang 42) des zweiten Fuji;;
45 ters (38) mit dem zweiten Eingang eines Multiplizierers (44) verbunden sind, wobei der zweite Ausgang
II (Quadraturausgang 40) des ersten Filters (37) mit dem ersten Eingang und der direkte Ausgang (41) des zwei-
j|· ten Filters (38) mit dem zweiten Eingang eines Multiplizierers (43) verbunden sind, wobei der Ausgang des
la ersten Multiplizierers (44) mit dem Additionseingang und der Ausgang des zweiten Multiplizierers (43) mit
?·] dem Subtraktionseingang eines Addierers/Sublrahierers (45) verbunden sind, dessen Ausgang mit dem Ein-
"! 50 gang eines dritten Multiplizierers (47) zur Multiplikation mit einem Regelverstärkungskoeffizienten (d) ver-Γ;;
bunden ist, wobei der Multiplizierer (47) das die Phase des lokalen Oszillators (14) steuernde Regelsignal He-
l\ fert.
:, 7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß zur Elimination von Frequenzabweichungen
zwischen dem Sende- und dem Empfangsoszillator (14) der Ausgang (46) außerdem mit dem
i" 55 wsten Eingang eines Addierers (48, Fig. 4) verbunden ist, dessen Ausgang (50) über ein Verzögerungsglied
mit der Verzögerungszeit T mit dem zweiten Eingang des Addierers (48) verbunden ist, wobei dieser Ausgang
(50) außerdem mit dem Eingang eines Multiplizierers (51) zur Multiplikation mit einem Regelverstärkungskoeffizienten
ie) verbunden ist, und wobei die Ausgänge der Multiplizierer (47 und 51) mit je einem
Eingang eines Addierers (52) verbunden sind, der an seinem Ausgang das steuernde Fehlersignal liefert
60 (Schaltung 57, Fig.
7).
8. Schaltungsanordnung nach den Ansprüchen 3,6 und 7, dadurch gekennzeichnet, daß der Ausgang des
■ ersten Verzögerungsgliedes (25) außerdem mit dem Eingang eines vierten Multiplizierers (Λ/4, Fig. 8) zur
Multiplikation mit einem Faktorg= u sin 2/r/xist, an dessen Ausgang ein Signal (22', 40,42) erhalten wird,
das zum Ausgangssignal (22, 39, 41) des Addierers (24) in Quadratur steht.
65 9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß zur Synchronisierung vor der
Datenübertragung eine Initialisierungs-Sequenz der Form +1,-1,-1,. . .,usw. mit der Wiederholfrequenz
!'; MT übertragen wird, daß der eine Eingang eines ersten Multiplizierers (53, Fig.
9) mit dem direkten Ausgang
(39) des ersten Filters (37) und der zweite Eingang des ersten Multiplizierers (53) mit dem direkten Aus-
gang (41) des zweiten Filters (38) verbunden ist, daß der erste Eingang eines zweiten Multiplizierers (54) mit
dem Quadraturausgang (40) des ersten Filters (37) und der zweite Eingang des zweiten Multiplizierers (54)
mit dem Quadraturausgang (42) des zweiten Filters (38) verbunden ist, daß der Ausgang des ersten Multiplizierers
(53) dem Additionseingang und der Ausgang des zweiten Multiplizierers (54) dem Subtraktionseingang
eines Addierers/Subtrahierers (55) zugeführt wird, an dessen Ausgang eine Cosinusfunktion des Winkels
Φ erhalten wird, daß diese Cosinusfunktion zusammen mit der vom Ausgang des Addierers/Subtrahierers
(45) erhaltenen Sinusfunktion des Winkels Φ einer Schaltung (56) zugeführt wird, von deren Ausgang
de, Phasenwinkel Φ, d. h. die Differenz der beiden Phasenwinkel Φ, - Φ, erhalten und über einen Umschalter
(C 1, Cl) zur Umschaltung von Initialisierungsphase auf Betriebsphase dem lokalen Oszillator (14) zur
Phasensteuerung zugeführt wird.
10. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Abtastfrequenz (13) aus
einer vom phasenverriegelten, lokalen Oszillator (14) erzeugten hohen Frequenz durch Frequenzteilung
gewonnen wird, wobei die Steuerung des Phasenwinkels der vom lokalen Oszillator erzeugten Abtastfrequenz
durch Steuerung des Frequenzteilerverhältnisses erfolgt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7514020A FR2309089A1 (fr) | 1975-04-25 | 1975-04-25 | Procede pour synchroniser l'horloge du recepteur d'un systeme de transmission de donnees et dispositif pour mettre en oeuvre le procede |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2613432A1 DE2613432A1 (de) | 1976-11-04 |
DE2613432C2 true DE2613432C2 (de) | 1986-04-17 |
Family
ID=9154860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2613432A Expired DE2613432C2 (de) | 1975-04-25 | 1976-03-30 | Schaltungsanordnung zum Nachstellen der Phase von Abtastimpulsen |
Country Status (6)
Country | Link |
---|---|
US (1) | US4039748A (de) |
JP (1) | JPS524154A (de) |
CA (1) | CA1057406A (de) |
DE (1) | DE2613432C2 (de) |
FR (1) | FR2309089A1 (de) |
GB (1) | GB1492165A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3707762A1 (de) * | 1987-03-11 | 1988-09-29 | Ant Nachrichtentech | Frequenzdetektor |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2358056A1 (fr) * | 1976-07-09 | 1978-02-03 | Ibm France | Procede et dispositif de synchronisation de l'horloge du recepteur d'un systeme de transmissions de donnees en modulation psk |
FR2407621A1 (fr) * | 1977-10-27 | 1979-05-25 | Ibm France | Procede et dispositif pour determiner l'ecart de phase dans un systeme utilisant la modulation par saut de phase |
AU6193080A (en) * | 1979-09-19 | 1981-03-26 | Plessey Overseas Ltd. | Timing recovery for modems |
US4344179A (en) * | 1980-11-07 | 1982-08-10 | Motorola Inc. | Clock synchronizer and data detector |
GB2153186B (en) * | 1984-01-13 | 1987-04-23 | Ncr Co | Digital data receiver including timing adjustment circuit |
US4831637A (en) * | 1984-06-19 | 1989-05-16 | American Telephone And Telegraph Company | Apparatus and technique for timing jitter cancellation in a data receiver |
FR2566979B1 (fr) * | 1984-06-29 | 1986-10-31 | Lignes Telegraph Telephon | Extracteur de rythme pour systeme de transmission de donnees |
GB2198317B (en) * | 1986-12-06 | 1990-07-25 | Rolls Royce Plc | Recovery of data clocks |
EP0413875B1 (de) * | 1989-08-21 | 1994-06-01 | International Business Machines Corporation | Taktsteuerung für Modemempfänger |
FR2723494B1 (fr) * | 1994-08-04 | 1996-09-06 | Bull Sa | Procede d'echantillonnage d'un signal numerique en serie |
US5793821A (en) * | 1995-06-07 | 1998-08-11 | 3Com Corporation | Timing Recovery using group delay compensation |
US5870446A (en) * | 1996-03-11 | 1999-02-09 | Adtran, Inc. | Mechanism for automatically adjusting the phase of a transmission strobe clock signal to correct for misalignment of transmission clock and data signals |
JP3175714B2 (ja) * | 1998-11-18 | 2001-06-11 | 日本電気株式会社 | クロック同期回路 |
US6697439B1 (en) * | 2000-03-23 | 2004-02-24 | Cyntrust Communications, Inc. | Carrier acquisition in a DC/MA system |
US7349507B2 (en) * | 2003-06-09 | 2008-03-25 | Intel Corporation | Extending PPM tolerance using a tracking data recovery algorithm in a data recovery circuit |
CN102511153B (zh) * | 2011-11-16 | 2014-09-03 | 华为技术有限公司 | 一种微波预失真信号生成方法和装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1306029A (fr) * | 1960-08-15 | 1962-10-13 | Western Electric Co | Dispositif de restitution de signal de synchronisation |
FR1381314A (fr) * | 1963-08-23 | 1964-12-14 | Telecomm Radioelectriques & Te | Procédés de synchronisation pour transmettre des signaux digitaux à travers des dispositifs de transmission non synchrone |
US3372335A (en) * | 1964-02-24 | 1968-03-05 | Fujitsu Ltd | Two channel, frequency drift correcting, remote-controlled supervisory system |
US3443229A (en) * | 1966-04-13 | 1969-05-06 | Bell Telephone Labor Inc | Quadrature-carrier vestigial-sideband data transmission |
US3887768A (en) * | 1971-09-14 | 1975-06-03 | Codex Corp | Signal structures for double side band-quadrature carrier modulation |
FR2164544B1 (de) * | 1971-12-21 | 1974-09-27 | Ibm France | |
US3743775A (en) * | 1972-01-12 | 1973-07-03 | Collins Radio Co | Data demodulator apparatus |
US3818347A (en) * | 1972-10-10 | 1974-06-18 | Intertel Inc | Receiver for amplitude modulated quadrature carrier signals |
DE2416058B2 (de) * | 1973-07-12 | 1980-12-18 | International Business Machines Corp., Armonk, N.Y. (V.St.A.) | Verfahren und Schaltungsanordnungen zur Entzerrung eines quadraturmodulierten Datensignals |
-
1975
- 1975-04-25 FR FR7514020A patent/FR2309089A1/fr active Granted
-
1976
- 1976-03-24 GB GB11806/76A patent/GB1492165A/en not_active Expired
- 1976-03-30 DE DE2613432A patent/DE2613432C2/de not_active Expired
- 1976-04-08 US US05/674,787 patent/US4039748A/en not_active Expired - Lifetime
- 1976-04-22 CA CA250,715A patent/CA1057406A/en not_active Expired
- 1976-04-23 JP JP51045600A patent/JPS524154A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3707762A1 (de) * | 1987-03-11 | 1988-09-29 | Ant Nachrichtentech | Frequenzdetektor |
Also Published As
Publication number | Publication date |
---|---|
GB1492165A (en) | 1977-11-16 |
JPS524154A (en) | 1977-01-13 |
FR2309089A1 (fr) | 1976-11-19 |
US4039748A (en) | 1977-08-02 |
FR2309089B1 (de) | 1977-12-09 |
JPS5636624B2 (de) | 1981-08-25 |
CA1057406A (en) | 1979-06-26 |
DE2613432A1 (de) | 1976-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2613432C2 (de) | Schaltungsanordnung zum Nachstellen der Phase von Abtastimpulsen | |
DE2721850C2 (de) | Filter- und Demodulationsanordnung | |
DE2729312C2 (de) | Verfahren und Schaltungsanordnungen zur Synchronisierung von Taktsignalen | |
EP0795982A2 (de) | Struktur eines quadraturmodulierten Signals | |
DE2820943C3 (de) | Schaltungsanordnung zur Rückgewinnung der Trägerfrequenz eines vielpegeligen Phasenumtastsignals | |
DE2321111C3 (de) | Automatisch adaptierender Transversalentzerrer | |
CH647368A5 (de) | Anlage zur uebertragung binaerer datensignale. | |
DE3003757C2 (de) | Phasenschlupfdetektor mit einer Einrichtung zum Empfangen einer digitalen PSK-Welle | |
DE2735642C2 (de) | Phasenverriegelungsschleife | |
DE2164796C3 (de) | Phasensteuerung für Einseitenbandempfanger | |
DE2027544B2 (de) | Automatischer Entzerrer fur phasenmoduliert« Datensignale | |
DE2819881C2 (de) | Vorrichtung zum Abschätzen der Fehlerrate bei Binärelementen einer numerischen Schaltung | |
DE3038574A1 (de) | Schaltungsanordnung zur korrektur des phasenrauschens bei einem datenuebertragungssystem | |
DE3739484C2 (de) | ||
DE2420831C2 (de) | Rekursives Digitalfilter mit Phasenentzerrung | |
DE1816033B2 (de) | Sendevorrichtung zur uebertragung von impulsen | |
DE2712474C3 (de) | Demodulationssystem für eine mehrphasig und mehrstufig fiberlagerungsmodulierte Trägerwelle | |
DE2549955C2 (de) | Phasennachführregelkreis | |
DE3707763C1 (de) | Taktphasendetektor | |
DE2264124C3 (de) | Entzerrer für den Datenempfang | |
DE2024818C3 (de) | Dekodierschaltiingsanordniuig für ein Signalübertragungssystem mit Informationsübertragung mittels eines quadraturmodulierten Trägers, insbesondere für Färbfernsehsignale | |
DE1762918C3 (de) | Vorrichtung zur Übertragung synchroner Impulssignale | |
DE2823213C2 (de) | Datenübertragungsempfänger für verschachtelte binäre Phasentastmodulation | |
DE2443870A1 (de) | Einstellung eines empfangstaktgebers | |
DE2651043B2 (de) | Empfänger für synchrone Signale mit doppelter phasenverriegelter Schleife |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8125 | Change of the main classification |
Ipc: H04L 27/06 |
|
8126 | Change of the secondary classification |
Ipc: H04L 25/40 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |