DE2841079A1 - Verfahren und vorrichtung zur extrahierung eines synchronisierzeichens aus einem eingehenden pcm-signal - Google Patents
Verfahren und vorrichtung zur extrahierung eines synchronisierzeichens aus einem eingehenden pcm-signalInfo
- Publication number
- DE2841079A1 DE2841079A1 DE19782841079 DE2841079A DE2841079A1 DE 2841079 A1 DE2841079 A1 DE 2841079A1 DE 19782841079 DE19782841079 DE 19782841079 DE 2841079 A DE2841079 A DE 2841079A DE 2841079 A1 DE2841079 A1 DE 2841079A1
- Authority
- DE
- Germany
- Prior art keywords
- pulse generator
- synchronization
- found
- counter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
- H04J3/0608—Detectors therefor, e.g. correlators, state machines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0617—Systems characterised by the synchronising information used the synchronising signal being characterised by the frequency or phase
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
BESCHREIBUNG
zur Patentanmeldung
De Staat der Nederlanden, te dezen vertegenwoordigd
door de directeur-generaal der Posterijen, Telegrafie
en Telefonie, Den Haag (Niederlande).
door de directeur-generaal der Posterijen, Telegrafie
en Telefonie, Den Haag (Niederlande).
betreffend: Verfahren und Vorrichtung zur Extrahierung
eines Synchronisierzeichens aus einem
eingehenden PCM-Signal.
eines Synchronisierzeichens aus einem
eingehenden PCM-Signal.
Die Erfindung bezieht sich auf ein verfahren und eine Vorrichtung zur Extrahierung eines Synchronisierzeichens aus einem eingehenden PCM-Signal,
wobei ein periodisch in dem eintreffenden Signal vorkommendes
Synchronisierzeichen gesucht und, wenn es gefunden ist, einer dahinterliegenden Schaltung ein Synchronisierimpuls zugeführt wird.
Synchronisierzeichen gesucht und, wenn es gefunden ist, einer dahinterliegenden Schaltung ein Synchronisierimpuls zugeführt wird.
Ein bekanntes Verfahren in der PCM-Technik ist, die am Eingang eines
Kanals, z.B. eines Telefonkanals, zu versendenden analogen Signale in Impulsreihen
oder Wörter umzusetzen, die je eine feste Anzahl Bits haben. Eine Anzahl dieser in bestimmter Reihenfolge stehender Wörter bildet zusammen
einen Unterrahmen, eine Anzahl in fester Reihenfolge stehender
Unterrahmen bildet einen Rahmen und eine Anzahl in fester Reihenfolge stehender Rahmen soll überrahmen genannt werden.
Unterrahmen bildet einen Rahmen und eine Anzahl in fester Reihenfolge stehender Rahmen soll überrahmen genannt werden.
Da die Bits einer Reihe von Kanälen auf der Sendeseite zeitlich zusammengefügt
werden und daher auf der Empfangsseite die zusammengefügten Kanäle wieder getrennt werden müssen, stellt sich das Problem, wie man
diese zwei Vorgänge synchron stattfinden lassen kann.
9098U/0826
Um der Empfangsseite die Feststellung zu ermöglichen, ob dort hinsichtlich
der Sendeseite Synchronismus gegeben ist, können in jeder der genannten Einheiten, nämlich Wort, Unterrahmena Rahmen und Überrahmen5
an signifikanten Stellen Synchronisierzeichen mitgesendet werden. Auf der Empfangsseite kann aus der Position des Synchronisierzeichens in
dem empfangenen Signal und aus dem Rhythmus des dort vorhandenen Taktgebers abgeleitet werden, ob Synchronismus zwischen Sende- und Empfangsseite gegeben
ist. Stellt sich heraus, dass kein Synchronismus mehr besteht, dann muss er auf der empfangsseite wiederhergestellt werden. In dem eingehenden
Signal können aber auch vereinzelt Bitfehler vorkommen, die die Folge von Störimpulsen oder dergl. sind» Wenn ein Synchronisierzeichen auf der Empfangsseite
nicht richtig .oder nicht an der richtigen Stelle im Signal empfangen
wird, braucht also nicht immer der Synchronismus verloren gegangen zu sein. Der Grund können vielmehr auch Bitfehler sein. Im Rahmen vieler
bekannter Systeme wird daher erst nach dem fehlerhaften Empfang mehrerer Synchronisierzeichen festgestellt, dass der Synchronismus verloren gegangen
ist. Danach kann die Verarbeitung des empfangenen'Sighalsrgestoppt und eine
Suchaktion gestartet werden. Wird dann das erwartete Synchronisierzeichen in dem Signal gefunden, dann kann der Synchronismus - aus den gleichen
Gründen, wie weiter oben dargelegt, erst nachdem das Synchronisierzeichen einige Male richtig empfangen wurde - anhand der Position dieses Zeichens
im Signal wiederhergestellt werden. In seiner einfachsten Form besteht das Wiedersynchronisierungsverfahren. daher aus einer Such- und einer Berichtigungsaktion. Eine Wiedersynchronisierungseinrichtung kann nach dem bekannten
Verfahren dann einen "Falsch"- und einen "Richtig"-Zähler haben,-wobei
ab einem bestimmten Stand des Falschzählers die Suchaktion gestartet und ab einem bestimmten Stand des Richtigzählers die Berichtigungsaktion
gestartet werden kann. Derartige Synchronisierungsmethoden und -Einrichtungen werden vielfach benutzt.
Eine Schwierigkeit bei der skizzierten Synchronisierungsmethode ist,
dass zwischen dem fehlerhaften Empfang eines Synchronisierzeichens und dem Start der Berichtigungsaktion relativ viel Zeit verstreicht,, überdies wird
das System, wenn die eingestellte Berichtigungszeit kurz ist, empfindlicher
für Bitsstörungen.
Zweck der Erfindung ist die Zurverfügungstellung eines Verfahrens und
einer einfachen, billig herzustellenden Vorrichtung, bei denen sich die
©Qsau/oa
erwähnte Schwierigkeit nicht ergibt.
Ein weiteres Ziel der Erfindung ist die Zurverfügungstellung eines Verfahrens und einer Vorrichtung, die für synchronisierzeichenähnliche
Störzeichen in dem empfangenen Signal weniger empfindlich sind.
Das wird dadurch erreicht, dass eine erste Schaltung das Synchronisierzeichen
weiter an der gleichen Stelle in dem empfangenen Signal sucht, und eine zweite Schaltung sofort nach Feststellung eines unrichtigen
Synchronisierzeichens an einer anderen Stelle innerhalb des Signals eine zweite Suchaktion ausführt. Überdies wird eine Berichtigungsaktion
ausgeführt,wenn die zweite Schaltung das Synchronisierzeichen Tl aufeinanderfolgende
Male in dem empfangenen Signal gefunden hat, es sei denn, dass dadurch wieder ein Ruhezustand eintritt, dass die erste Schaltung
das Synchronisierzeichen T2 Male nacheinander in dem empfangenen Signal
gefunden hat, wobei T1>T2.
Das Verfahren nach der Erfindung kann in Systemen mit unterschiedlichen
Synchronisationsmethoden benutzt werden.
In einer Vorzugsausführung ist die Vorrichtung nach der Erfindung gekennzeichnet durch
- ein Eingangsregister für die Aufnahme eines Teils des empfangenen Signals,
- eine Vergleichsschaltung zum Vergleich eines im Eingangsregister aufgenommenen Signalteils mit einem dem Inhalt
nach bekannten Synchronisierzeichen,
- einen Taktgeber zur Erzeugung von Taktimpulsen,
- einen ersten und einen zweiten Impulserzeuger, die beide, jeweils nach einer festen Anzahl von Taktimpulsen ab dem
Null-Zustand
- einer Entscheidungsschaltung einen Impuls zuführen, d.h. einer Schaltung, die zu den von den Impulserzeugern angegebenen
Augenblicken das Ausgangssignal der Vergleichsschaltung verarbeitet.
Die Vorrichtung nach der Erfindung verfügt überdies über eine Entscheidungsschaltung
mit einem ersten Zähler zur Festlegung der Anzahl nacheinander zu den von dem ersten Impulserzeuger angegebenen Augenblicken
.gefundener Synchronisierzeichen und einem zweiten Zähler zur Festlegung
9098U/0826
28A1079
• feder Anzahl nacheinander zu den von dem zweiten Impulserzeuger angegebenen
Augenblicken gefundener Synchronisierzeichen, sowie über eine Reihe von Verknüpfungsgliedern.
Die Erfindung soll nun anhand der Zeichnung erläutert werden. Darin zeigt
Fig. 1 ein Beispiel des Aufbaus eines empfangenen Datensignals, in dem jeweils nach einer festen Anzahl
von Datenbits d ein Synchronisierzeichen s erscheint, Fig. 2 das Blockschaltbild einer Vorrichtung nach der
Erfindung,
Fig. 3 die Vorzugsausführung einer Entscheidungsschaltung
Fig. 3 die Vorzugsausführung einer Entscheidungsschaltung
nach der Erfindung,
Fig. 4 das Funktionsdiagramm der Synchronisiervorrichtung
Fig. 4 das Funktionsdiagramm der Synchronisiervorrichtung
nach der Erfindung,
Fig. 5 ein Beispiel eines ausgearbeiteten Schemas der Synchronisiervorrichtung
nach der Erfindung und Fig. 6 ein Signal-Zeit-Diagramm der der Schaltung nach Fig.
zugeführten Daten-, Takt- und Impulssignale.-
Fig. 1 zeigt einen Teil eines Datensignals, in dem die Bitwörter für
Daten stets mit einem "d" und die Bits für die Synchronisation mit einem "s" angegeben sind. In grösseren Einheiten, wie z.B. Rahmen und Überrahmen,
können die mit "s" bezeichneten Synchronisierzeichen ein ganzes Bitwort sein. Für das Funktionsprinzip der nachstehend beschriebenen Schaltung ist das
nicht von prinzipieller Bedeutung. Auf der Empfangsseite sind die Zusammensetzung
aller Synchronisierzeichen und ihre Position innerhalb des Signals bekannt, so dass man sich für die Konstatierung des Vorhandenseins und der
Richtigkeit mit einem im richtigen Augenblick stattfindenden Vergleich des empfangenen Signals mit einem in dem Empfänger gespeicherten Zeichen begnügen
kann.
Fig. 2 zeigt das Blockschaltbild einer Vorrichtung nach der Erfindung,
in dem 1 der Signaleingang ist. Das eintreffende Signal wird in einen Puffer 2 geleitet, und der Taktgeber 3 leitet aus dem Signal einen Taktimpuls ab.
Der Puffer 2 hat eine Verbindung 4 mit der Vergleichsschaltung 5 mit einem Ausgang 6, der eine logische "1" führts wenn das empfangene Signal mit dem
Bezugssynchronisierzeichen übereinstimmt, und einem Ausgang 7, der eine
logische "1" führt, wenn das empfangene Signal mit dem Bezugssynchronisier-
• τ ■
zeichen nicht übereinstimmt. Die Ausgänge 6 und 7 sind mit einer
Entscheidungsschaltung 8 verbunden, die ihrerseits überdies mit einem Impulserzeuger 9, der für die weiter oben erwähnte Suchaktion
benutzt wird, und einem Impulserzeuger 10 verbunden ist, der den für die dahinterliegende Apparatur erforderlichen Synchronisierimpuls
erzeugt. Der Impulserzeuger 9 empfängt von dem Taktgeber 3 ein Signal und produziert jeweils nach Empfang einer festen Anzahl
Bits einen Impuls. Dieser Impuls wird über den Ausgang 11 der Entscheidungsschaltung
8 zugeführt. Der Impulserzeuger kann über den Eingang 12 durch die Entscheidungsschaltung 8 zurückgesetzt werden. Auch
der Impulserzeuger 10 ist mit dem Taktgeber 3 verbunden, hat einen mit der Entscheidungsschaltung 8 verbundenen Rücksetzungseingang 13 und einen
Ausgang 14, der zum Zweck der Weitergabe des Synchronisierimpulses an die dahinterliegende Apparatur überdies mit dem Ausgang 15 der Synchronisiereinheit
gekoppelt ist.
Die Impulserzeuger 9 und 10 laufen, wenn während einiger Zeit ein richtiges Synchronisierzeichen empfangen worden ist, synchron. Sowie
ein falsches Synchronisierzeichen eintrifft, geht dieser Synchronismus verloren und wird der Impulserzeuger 9 beim nächsten, innerhalb
des empfangenen Signals gefundenen, richtigen Synchronisierzeichen zurückgesetzt.
Damit ist die Suchaktion gestartet und wird so lange fortgesetzt, bis das Synchronisierzeichen einige Male nacheinander innerhalb des empfangenen
Signals gefunden wird. Dann konstatiert die Entscheidungsschaltung 8,dass der Rhythmus des Impulserzeugers 9 richtig ist und synchronisiert
den Impulserzeuger 10 mit dem Impulserzeuger 9.
Die Funktion des Puffers 2, des Taktgebers 3, der Vergleichsschaltung
5 und der Impulserzeuger 9 und 10 ist allgemein bekannt und wird also hier nicht näher behandelt.
Fig. 3 ist die Darstellung einer Vorzugsausführung der Entscheidungsschaltung
8, die Eingänge 6,7,11 und 14, Ausgänge 12,13 und 15 hat, sowie einen ersten Zähler 16 mit dem Taktgebereingang 17, dem Berichtigungseingang
18 und dem Ausgang 19, der dem einstellbaren Zählerwert entspricht,
sowie einen zweiten Zähler 20 mit einem Berichtigungseingang 21, einem Taktgebereingang 22, einem Null-Ausgang 23 und einem Eingang 24,
der dem einstellbaren Zählerwert entspricht. Weiter besitzt die Schaltung UND-Glieder 25, 26, 27, 28, 29, 30 und 31 sowie ein ODER-Glied 32. Am
Eingang 11 erscheint eine logische "1", wenn der Impulserzeuger 9, der
909814/0826
.zu einer Suchschaltung gehört, einen Impuls produziert. Am Eingang 14
erscheint eine "1", wenn der Impulserzeuger 10 einen Impuls produziert. Wird in dem Augenblick, zu dem ein Synchronisierimpuls am Eingang 14
erscheint, ein richtiges Synchronisierzeichen empfangen (der Eingang 6 führt eine "1"), dann wird über das UND-Glied 27 der Taktgebereingang
des Zählers 16 "1" und der -Stand des Zählers 16 erhöht sich um eins. Der
Zähler geht nach jedem Impuls des UND-Glieds 27 weiter, bis der Entstand erreicht ist, der beibehalten wird. Beim Erscheinen des Zählerstands T2
erscheint am Ausgang 19 eine "1", die dafür sorgt, dass dem Berichtigungseingang 21 des Zählers 20 über die Glieder 29 und 32 eine "1" zugeführt
wird, so dass auch am Ausgang 23 eine "1" erscheint und der Ausgang 12 ebenfalls in den Stand "1" kommt. Dadurch wird der Impulserzeuger 9 mit
dem Impulserzeuger 10 synchronisiert. Wird in dem empfangenen Signal ein falsches Synchronisierzeichen gefunden, dann erscheint eine "1" am Eingang
7, so dass beim Erscheinen einer "1" am Eingang 14 dem Berichtigungseingang des Zählers 16 über das UND-Glied 28 eine "1" zugeführt wird. Dadurch
wird der Zähler 16 in den Null-Zustand zurückgesetzt. Ist inzwischen
der Impulserzeuger 9 mit dem Impulserzeuger 10 synchronisiert, dann erscheint an den Eingängen 11 und 14 gleichzeitig eine "1", so dass bei Empfang
eines falschen Synchronisierzeichens dem Berichtigungseingang 21 des Zählers 20 über die Glieder 25 und 32 eine "1" zugeführt wird. Dadurch wird
der Zähler auf Null zurückgesetzt.
Das Suchverfahren
Das Suchverfahren
Wird an einer willkürlichen Stelle in dem empfangenen Signal ein richtiges Synchronisierzeichen gefunden, dann erscheint am Eingang 6 eine
"1" und am Ausgang 12 wird über das Glied 30 eine "1" zugeführt, sodass der Impulserzeuger 9 zurückgesetzt wird und die Impulserzeuger 9 und 10
nicht mehr synchron sind. Der Impulserzeuger 10 gibt über den Ausgang der dahinterliegenden Apparatur auch weiterhin Synchronisierimpulse. Der
Impulserzeuger 9 hat die Suchaktion gestartet. Beide Zähler sind in den Null-Zustand zurückgesetzt.
Der Empfang des falschen Synchronisierzeichens kann zwei Ursachen haben:
1. in dem Synchronisierzeichen kommen ein oder mehrere falsche Bits
vor, oder
2. der Synchronismus ist verlorengegangen.
zu 1: Anzunehmen ist, dass in dem Augenblick, :zu dem der ImpulseTzeuger
8098U/0826
.9-
• 10 einen Impuls sendet, ein richtiges Synchronisierzeichen gefunden wird. Dann wird der Stand des Zählers 16 über das
Glied 27 um eins erhöht. Der Empfang des richtigen Synchronisierzeichens erhöht den Stand des Zählers 16 um eins, bis
der Stand T2 erreicht ist. Dadurch kommt der Ausgang 19 auf "1", und der Berichtigungseingang 21 des Zählers 20 kommt
über die Glieder 29 und 32 ebenfalls auf "1". Danach kommt das weiter oben skizzierte Verfahren wieder in Gang.
Zu 2: Hier gibt es zwei Möglichkeiten:
2.1 Gleichzeitig mit dem Impuls des Impulserzeugers 9 am
Eingang 11 wird ein falsches Synchronisierzeichen empfangen. Dann wird der Zähler 20 über die Glieder 25 und
3.2 in den Null-Zustand gebracht, und nach Empfang des ersten richtigen Synchronisierzeichens erscheint am Ausgang
12 eine "1", so dass der Impulserzeuger 9 zurückgesetzt wird und sich das Suchen in dem empfangenen Signal
auf eine andere Stelle konzentriert;
• 2.2 gleichzeitig mit dem Impuls des Impulserzeugers 9 am Eingang 11 wird ein richtiges Synchronisierzeichen gefunden,
so dass der Taktgebereingang des Zählers 20 über das Glied 26 auf "1" kommt und der Stand dieses Zählers
sich um eins erhöht. Ist diese Situation mehrere Male nacheinander aufgetreten, dann erreicht der Zähler 20
den Stand Tl. Das gibt an, dass das richtige Synchronisierzeichen im Augenblick des Impulses des Impulserzeugers
9 am Eingang 11 empfangen wird, so dass die Suchaktion
eingestellt werden kann. Die Berichtigungsaktion findet nun dadurch statt, dass am Ausgang 13 über das
Glied 31 eine "1" zugeführt wird. Dadurch wird der Impulserzeuger 10 zurückgesetzt und mit dem Impulserzeuger
9 synchronisiert.
Aus dem Vorhergehenden ist abzuleiten, dass ein Synchronisierfehler
erst nach Empfang von T2 falschen Synchronisierzeichen signalisiert und
nach Empfang von Tl richtigen Synchronisierzeichen berichtigt wird. Das impliziert, dass der Wert Tl grosser sein muss als der Wert T2. Die Festsetzung
der Werte Tl und T2 ist für die optimale Wiederherstellung des
90.98U/0S26
• AO-
Synchronismus wichtig. Das Verhältnis zwischen den Werten Tl und T2 aber
ist vom System abhängig.
Es versteht sich von selbst, dass auch andere Ausführungen der beschriebenen
Schaltung als die, die in Fig.3 dargelegt ist, denkbar sind. Mit einem Ersatz der UND- und OBER-Glieder durch andere Logikschaltungen
lässt sich der gleiche Effekt erzielen. Da solche Alternativlösungen in das Bereich der allgemeinen Technik fallen, brauchen sie hier nicht behandelt
zu werden. Zu erwähnen ist noch, dass sich eine Schaltung der beschriebenen Art, gerade dank ihrer vielseitigen Verwendungsmöglichkeiten
und ihres einfachen Aufbaus, ausgezeichnet für Ausführung in Form einer
Mikroschaltung eignet, wobei dann die Ausgänge der Zahler 16 und 20 für
die systemabhängige Einstellung der Werte Tl und T2 nach aussen liegend ausgeführt werden können.
In Fig.4 ist das verfahren nach der Erfindung in einem Diagramm
wiedergegeben.
Die Zustände werden nachstehend anhand des Stands der Zähler 16 und 20 erläutert:
Zustand | Stand des Zählers 20 |
Stand des Zählers 16 |
Bemerkungen |
Ao | 0 | >T2 | |
Al | 0 | 0 ' | |
A2 | — | <T2 | Stand· des Zählers 16 wird um 1 erhöht |
A3 | > 0 | 0 | |
Cl | < Tl | — | Stand des Zählers 20 wird um 1 erhöht |
C2 | ο ■ ' | >0 | |
R | Tl | • | Impulserzeuger 9 ist mit Impulserzeuger 10 synchroni s iert |
Die Andeutung s gibt zu erkennen, dass das Synchronisierzeichen gefunden
wird, wenn ein Impuls am Ausgang 14 des Impulserzeugers 10 erscheint;
die Andeutung e gibt zu erkennen, dass das Synchronisierzeichen gefunden wird, wenn ein Impuls am Ausgang 11 des Impulserzeugers 9 erscheint. Bei normalem
Synchronismus bleibt das System im Zustand Α_5 was mit dem umlaufenden Pfeil
s angegeben ist. Der Nichtempfang eines richtigen Synchronisierzeichens zu
9098H/0828
den genannten Augenblicken ist mit s bzw.e angedeutet. Wird 1 χ nicht im
richtigen Augenblick das richtige Synchronisierzeichen empfangen, dann entsteht
Zustand A1 dadurch, dass der Zähler 20 in den Null-Zustand zurückgesetzt
wird. Dadurch wird die Suchaktion gestartet.
Wie bereits gesagt, kann das Finden eines falschen Synchronisierzeichens
zwei Ursachen haben, nämlich
1. ein vereinzelter Bitfehler im Synchronisierzeichen. Dann wird das
folgende Synchronisierzeichen wahrscheinlich wieder richtig sein, wodurch Zustand A„ entsteht,
2. der Synchronismus ist verlorengegangen... Dann wird nach einigem
Suchen ein Synchronisierzeichen zu dem von dem Impulserzeuger 9 bezeichneten Augenblick gefunden, wodurch Zustand C. entsteht,
der erhalten bleibt, solange das Synchronisierzeichen zu dem von dem Impulserzeuger 9 angegebenen Zeitpunkt gefunden wird, höchstens
aber Tl mal. Wenn das Zeichen Tl mal gefunden worden ist, entsteht der Zustand R, in dem der Impulserzeuger 10 mit dem Impulserzeuger
9 synchronisiert wird. Nach Empfang des nächsten richtigen Synchronisierzeichens entsteht Zustand A0.
Nachdem ein richtiges Synchronisierzeichen T2 mal eingegangen ist,
ändert sich der Zustand A. wieder in Zustand A^. Der Voraussetzung von T2
richtigen Synchronisierzei.chen nacheinander muss entsprochen werden, um zu
vermeiden, dass die Vorrichtung dadurch in den Ruhezustand (An) kommt, dass
ein oder mehrere Male zu Nachrichtenzeichen gehörige Bits für Synchronisierzeichen
angesehen werden.
Im Zustand A0 gibt es vier Möglichkeiten:
1. Das Synchronisierzeichen wird T2 mal nacheinander richtig empfangen.
Daraus ergibt sich Zustand An.
2. Es tritt ein vereinzelter Bitfehler auf, wodurch sofort eine Suchaktion
gestartet wird. Das Synchronisierzeichen aber wird weder zu dem vom Impulserzeuger 9, noch zu dem vom Impulserzeuger 10 angegebenen
Augenblick gefunden. Dadurch entsteht Zustand C0. Da es
sich um einen vereinzelten Bitfehler handelt, wird beim folgenden Impuls des Impulserzeugers 10, wenn das Synchronisierzeichen - vorausgesetzt,
dass es richtig empfangen wird - eintrifft, Zustand A. wiederhergestellt.
3. Der Synchronismus geht wieder verloren, d.h.zu den von den Impulsgebern
9 und 10 angegebenen Augenblicken wird das Synchronisierzeichen nicht gefunden. Dadurch entsteht über Zustand C0 Zustand A1
90-98U/Ö826
und das weiter oben beschriebene Verfahren wird durchgeführt. 4. Der Synchronismus geht verloren, zu dem von dem Impulserzeuger
9 angegebenen Augenblick wird aber doch ein Synchronisierzeichen gefunden. Dann ergibt sich Zustand C .
Zustand A, wird auf die in dem Diagramm angegebene Weise erreicht und
verlassen. Dieser Zustand ist ein Zwischenzustand, über den A und C wieder
erreicht werden können, nachdem im Zustand C zu keinem der von den Impulserzeugern
9 und 10 angegebenen Augenblicken ein Synchronisierzeichen gefunden
worden ist oder wenn im Zustand R zu dem von den dann synchron laufenden Impulserzeugern
9 und 10 angegebenen Augenblick kein Synchronisierzeichen gefunden
wurde.
Fig. 5 zeigt als Ausführungsbeispiel das Schema einer Synchronisiervorrichtung
nach der Erfindung. In dem über den Eingang 1 eintreffenden Signal ist pro 8 Bits 1 Synchronisierbit enthalten. Diese Synchronisierbits haben
abwechselnd den Wert "1" oder "0". Die Vergleichsschaltung 5 vergleicht jedes am Eingang 1 eintreffende Bit mit dem an der 8.Stelle des Schieberegisters
vorliegenden Bit.
Fig. 6 zeigt die zeitliche Position einer Reihe von Signalen nach Fig.5:
- Zeile a zeigt das Ausgangssignal der Taktgeberschaltung 3,
- Zeile b das am Eingang 1 eintreffende Datensignal. Dabei sind die
mit SI, S2 und S3 angegebenen Bits Synchronisierbits,
- Zeile c zeigt das am Ausgang des Schieberegisters 2 (Fig.5) ers
cheinende S ignal,
- Zeile d die Lage des Impulssignals des Impulserzeugers 33 (Fig.5)
am Ausgang 34 (Fig.5), und
- die Zeilen e und f zeigen die Impulssignale an den Ausgängen 6 bzw. 7 (Fig.5).
Am Ausgang 6 entsteht ein Impuls, wenn die zwei Datenbits auf den Zeilen b und c voneinander abweichen; am Ausgang 7 entsteht ein Impuls,
wenn die zwei Datenbits auf den Zeilen b und c einander gleich sind.
Der Gebrauch des Impulses (Fig.6, Zeile d) des Impulserzeugers 33 ist
erwünscht, um die Nichteindeutigkeit von Signalen zu vermeiden, die dadurch ensteht, dass die Impulsflanken des Daten- und des Taktgebersignals sich nicht
völlig decken. Die impulserzeuger 9 und 10 sind hier als Achtteiler ausgeführt, weil die Untersuchung, ob die Synchronisierbits übereinstimmen oder nicht,
9098U/0826
nur 1 χ pro 8 Bits ausgeführt zu werden braucht. Die Entscheidungsschaltung
8 besteht in dieser Ausführungsform aus den Zählern 16 und 20, drei Negatoren
39, 40 und 41, vier NOR-Gliedern 42, 43, 44 und 45, drei UND-Gliedern 28, und 47 und drei NAND-Gliedern 48, 49 und 50. Eine weitere Beschreibung der
Arbeitsweise dieser Ausfürungsform kann nach der Beschreibung der Fig.2 und
3 unterbleiben, denn die mit dieser Ausführungsform erzielten Resultate sind die gleichen. Das UND-Glied 46 ist aufgenommen, damit der Impulserzeuger 10
in zuverlässiger Weise zurückgesetzt werden kann. Die Funktion des UND-Glieds 47 stimmt mit der des UND-Glieds 31 (Fig.3) überein. Die aus dem Negator 41
und dem NOR-Glied 45 bestehende Schaltung, die dazu dient, die über den Ausgang 15 zu sendenden Synchronisierimpulse für einander gerade nicht genau
deckende Signalübergänge unempfindlich zu machen, braucht nicht in die Ent-»
Scheidungsschaltung 8 eingebaut zu sein, sondern kann auch ausserhalb der Schaltung montiert werden.
Es versteht sich von selbst, dass die Entscheidungsschaltung 8 auf viele
verschiedene Arten konstruiert sein kann, ohne dass sich dadurch die Funktion der Schaltung ändert.
8098H/0826
I 'Κ
Leerseite
Claims (9)
- PATENTANSPRÜCHE(' 1 J Verfahren zur Extrahierung eines Synchronisierzeichens aus einem eingehenden PCM-Signal, wobei ein periodisch in dem eintreffenden Signal vorkommendes Synchronisierzeichen gesucht und, wenn es gefunden ist, einer dahinterliegenden Schaltung ein Synchronisierimpuls zugeführt wird, dadurch gekennzeichnet, dass eine erste Schaltung das Synchronisierzeichen weiter an der gleichen Stelle in dem empfangenen Signal sucht, und eine zweite Schaltung sofort nach Feststellung eines unrichtigen Synchronisierzeichens an einer anderen Stelle innerhalb des Signals eine zweite Suchaktion ausführt .
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass eine Berichtigungsaktion ausgeführt wird, wenn die zweite Schaltung das Synchronisierzeichen Tl aufeinanderfolgende Male in dem empfangenen Signal gefunden hat, es sei denn, dass dadurch wieder ein Ruhezustand eintritt, dass die erste Schaltung das Synchronisierzeichen T2 Male nacheinander in dem empfangenen Signal gefunden hat, wobei Tl > T2.
- 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Berichtigung durch die Synchronisation der ersten mit der zweiten Suchaktion zustande kommt, wonach, wenn das richtige Synchronisierzeichen T2 mal gefunden wurde, der Ruhezustand wieder erreicht wird.
- 4. Vorrichtung zur Anwendung des Verfahrens nach einem oder mehreren der vorstehenden Ansprüche, gekennzeichnet durch- ein Eingangsregister, für die Aufnahme eines Teils des empfangenen Signals,- eine Vergleichsschaltung zum Vergleich eines im Eingangsregister aufgenommenen Signalteils mit einem dem Inhalt nach bekannten Synchronisierzeichen,. - einen Taktgeber zur Erzeugung von Taktimpulsen,- einen ersten und einen zweiten Impulserzeuger, die beide, jeweils nach einer festen Anzahl von Taktimpulsen ab dem NuIl-Zustand- einer Entscheidungsschaltung einen Impuls zuführen, d.h. der Schaltung, die zu den von den Impulserzeugern angegebenen Augenblicken das Ausgangssignal der Vergleichsschaltung verarbeitet.
- 5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, dass die809814/002828A1 079Entscheidungsschaltung sich zusammensetzt aus- einem ersten Zähler (16) zur Bestimmung der Anzahl der nacheinander in dem empfangenen Signal zu den von dem ersten Impulserzeuger (10) angegebenen Augenblicken gefundenen Synchronisierzeichen,- einem zweiten Zähler (20) zur Bestimmung der Anzahl der nacheinander in dem empfangenen Signal zu den von dem zweiten Impulserzeuger ■· (9) angegebenen Augenblicken gefundenen Synchronisierzeichen und- einer Anzahl Verknüpfungsglieder.
- 6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass sich der Stand des ersten Zählers (16) jeweils um eins erhöht, wenn zu den von dem ersten Impulserzeuger (10) angegebenen Augenblicken nacheinander ein Synchronisierzeichen gefunden wird, und dass der gleiche, erste Zähler (16) jeweils zurückgesetzt wird, wenn zu den von dem ersten Impulserzeuger (10) angegebenen Augenblicken kein Synchronisierzeichen gefunden wird.
- 7. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass sich der Stand des Zählers (20) jeweils um eins erhöht, wenn zu den von dem zweiten Impulserzeuger (9) angegebenen Augenblicken nacheinander ein Synchronisierzeichen gefunden wird, und dass der gleiche, zweite Zähler (20) zurückgesetzt wird, x^enn entweder ein Synchronisierzeichen zu den von dem zweiten Impulserzeuger (9) angegebenen Augenblicken nicht gefunden wird oder der erste Zähler (16) einen festen Wert (Tl) erreicht.
- 8. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, dass der erste Impulserzeuger (10) jeweils dann mit dem zweiten Impulserzeuger (9) synchronisiert wird, wenn der zweite Zähler einen festen Wert (T2) erreicht und zu dem von dem zweiten Impulserzeuger (9) angegebenen Augenblick ein Synchronisierzeichen gefunden wird.
- 9. Vorrichtung nach Anspruch 4S dadurch gekennzeichnet, dass der zweite Impulserzeuger (9) jeweils zurückgesetzt wird, wenn in dem empfangenen Signal ein Synchronisierzeichen gefunden wird und/oder der zweiteZähler (20) sich im Null-Zustand befindet.• G.3ÖU/0
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NLAANVRAGE7710670,A NL176420C (nl) | 1977-09-29 | 1977-09-29 | Synchronisatieinrichting voor het afgeven van een met een in een inkomend digitaal signaal aanwezig synchronisatieteken overeenkomend synchronisatiesignaal. |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2841079A1 true DE2841079A1 (de) | 1979-04-05 |
DE2841079B2 DE2841079B2 (de) | 1980-06-19 |
DE2841079C3 DE2841079C3 (de) | 1981-02-26 |
Family
ID=19829262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2841079A Expired DE2841079C3 (de) | 1977-09-29 | 1978-09-21 | Verfahren und Vorrichtung zur Extrahierung von periodischen Taktsignalen aus einem PCM-Signal |
Country Status (8)
Country | Link |
---|---|
US (1) | US4214124A (de) |
CH (1) | CH637255A5 (de) |
DE (1) | DE2841079C3 (de) |
FR (1) | FR2404972A1 (de) |
GB (1) | GB2007465B (de) |
IT (1) | IT1106031B (de) |
NL (1) | NL176420C (de) |
SE (1) | SE434448B (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3015744A1 (de) * | 1979-04-26 | 1980-11-06 | Philips Nv | Verfahren zur rahmensynchronisation in einem digitalen zeitmultiplex- uebertragungssystem und anordnung zum durchfuehren des verfahrens |
DE3040787A1 (de) * | 1979-10-29 | 1981-09-24 | Italtel S.p.A., Milano | Schaltungsanordnung zur synchronisierung einer demultiplexereinheit |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8003477A (nl) * | 1980-06-16 | 1982-01-18 | Philips Nv | Inrichting voor het verwerken van serieele informatie welke is voorzien van synchronisatiewoorden. |
IT1151019B (it) * | 1980-06-30 | 1986-12-17 | Sits Soc It Telecom Siemens | Circuito di temporizzazione per la ricezione di segnali pcm |
GB2089178B (en) * | 1980-11-18 | 1984-07-04 | Sony Corp | Digital signal processing |
FR2499791B1 (fr) * | 1981-02-06 | 1987-10-30 | Lignes Telegraph Telephon | Procede et dispositif de synchronisation a la reception d'un signal pourvu d'un motif de synchronisation |
GB2098834B (en) * | 1981-05-14 | 1985-02-13 | Standard Telephones Cables Ltd | Subscribers loop synchronisation |
DE3212450A1 (de) * | 1982-04-02 | 1983-10-13 | Siemens AG, 1000 Berlin und 8000 München | Synchronisiereinrichtung einer digitalsignal-demultiplexeinrichung |
US4541104A (en) * | 1982-06-10 | 1985-09-10 | Nec Corporation | Framing circuit for digital system |
CA1215777A (en) * | 1983-05-16 | 1986-12-23 | Edward Gershenson | Apparatus guaranteeing that a controller in a disk drive system receives at least some data from an invalid track sector |
JPS59221047A (ja) * | 1983-05-30 | 1984-12-12 | Victor Co Of Japan Ltd | デイジタル信号伝送における同期信号検出回路 |
FR2548490A1 (fr) * | 1983-06-30 | 1985-01-04 | Thomson Csf | Circuit programmable de transformation serie-parallele d'un signal numerique, et son application a un recepteur de signaux video numeriques |
JPS6068787A (ja) * | 1983-09-26 | 1985-04-19 | Hitachi Ltd | フレ−ミングコ−ド検出回路 |
JPS60212049A (ja) * | 1984-04-06 | 1985-10-24 | Nec Corp | フレ−ム同期方式 |
DE3572277D1 (de) * | 1984-08-17 | 1989-09-14 | Cit Alcatel | Frame synchronisation device |
EP0212327B1 (de) * | 1985-07-26 | 1991-10-02 | Fujitsu Limited | Digitales Signalübertragungssystem mit Rahmensynchronisationsbetrieb |
EP0222368B1 (de) * | 1985-11-14 | 1991-04-10 | Siemens Aktiengesellschaft | Steuerschaltkreis für empfangsseitige Rahmensynchronisation |
US4937843A (en) * | 1986-03-28 | 1990-06-26 | Ampex Corporation | Digital data block synchronizer |
JPH0691522B2 (ja) * | 1986-03-28 | 1994-11-14 | アムペツクス コーポレーシヨン | 同期信号発生装置及び方法 |
FR2631761B1 (fr) * | 1988-05-20 | 1990-07-27 | Thomson Csf | Dispositif de detection de perte de synchronisation et son utilisation dans un reseau de transmission numerique |
DE4012762A1 (de) * | 1990-04-21 | 1991-10-24 | Standard Elektrik Lorenz Ag | Verfahren zur synchronisation eines nach einer digitalen synchronen hierarchie rahmenstrukturierten systemes |
GB9126505D0 (en) * | 1991-12-13 | 1992-02-12 | Plessey Telecomm | Telecommunications system and method |
SE503920C2 (sv) * | 1994-10-03 | 1996-09-30 | Ericsson Telefon Ab L M | Sätt att synkronisera signaler och anordning härför |
JP4541155B2 (ja) * | 2002-12-19 | 2010-09-08 | エヌエックスピー ビー ヴィ | フレーム同期化デバイス及び方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3251034A (en) * | 1962-05-21 | 1966-05-10 | Texas Instruments Inc | Synchronizing system for digital data recovery apparatus |
GB1477174A (en) * | 1974-06-18 | 1977-06-22 | Plessey Co Ltd | Electrical circuit arrangements responsive to serial digital signals forming multibyte data-words |
US4002845A (en) * | 1975-03-26 | 1977-01-11 | Digital Communications Corporation | Frame synchronizer |
US4119796A (en) * | 1976-11-01 | 1978-10-10 | Versitron, Inc. | Automatic data synchronizer |
-
1977
- 1977-09-29 NL NLAANVRAGE7710670,A patent/NL176420C/xx not_active IP Right Cessation
-
1978
- 1978-09-21 DE DE2841079A patent/DE2841079C3/de not_active Expired
- 1978-09-25 US US05/945,223 patent/US4214124A/en not_active Expired - Lifetime
- 1978-09-26 CH CH1003178A patent/CH637255A5/de not_active IP Right Cessation
- 1978-09-27 GB GB7838402A patent/GB2007465B/en not_active Expired
- 1978-09-27 FR FR7827678A patent/FR2404972A1/fr active Granted
- 1978-09-28 IT IT51299/78A patent/IT1106031B/it active
- 1978-09-28 SE SE7810200A patent/SE434448B/sv not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3015744A1 (de) * | 1979-04-26 | 1980-11-06 | Philips Nv | Verfahren zur rahmensynchronisation in einem digitalen zeitmultiplex- uebertragungssystem und anordnung zum durchfuehren des verfahrens |
DE3040787A1 (de) * | 1979-10-29 | 1981-09-24 | Italtel S.p.A., Milano | Schaltungsanordnung zur synchronisierung einer demultiplexereinheit |
Also Published As
Publication number | Publication date |
---|---|
NL7710670A (nl) | 1979-04-02 |
DE2841079B2 (de) | 1980-06-19 |
IT7851299A0 (it) | 1978-09-28 |
GB2007465B (en) | 1982-03-31 |
SE7810200L (sv) | 1979-03-30 |
IT1106031B (it) | 1985-11-11 |
FR2404972B1 (de) | 1983-05-06 |
NL176420B (nl) | 1984-11-01 |
US4214124A (en) | 1980-07-22 |
CH637255A5 (de) | 1983-07-15 |
DE2841079C3 (de) | 1981-02-26 |
GB2007465A (en) | 1979-05-16 |
SE434448B (sv) | 1984-07-23 |
NL176420C (nl) | 1985-04-01 |
FR2404972A1 (fr) | 1979-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2841079A1 (de) | Verfahren und vorrichtung zur extrahierung eines synchronisierzeichens aus einem eingehenden pcm-signal | |
DE1180404B (de) | Synchronisierungs-System | |
CH659748A5 (de) | Drahtloser digitaler rufempfaenger. | |
DE2928446A1 (de) | Zeitsteuerphasen-wiederherstellungsschaltung | |
DE1437187B2 (de) | Verfahren und Schaltungsanordnung zum Decodieren von binären Impulssignalen | |
DE1806346C3 (de) | Verfahren und Anordnung zur Überrahmensynchronisierung in Pulscodemodulations-Aufbausystemen | |
DE1948533C3 (de) | Einrichtung zur Übertragung einer synchronen, binären Impulsfolge | |
DE2803424C3 (de) | Verfahren und Schaltungsanordnung zum Adressieren wenigstens einer Empfangsstation von einer Sendestation aus | |
DE1291767C2 (de) | Schaltungsanordnung zur synchronisationsueberwachung in datenuebermittlungssystemen | |
DE2628907C2 (de) | Verfahren zur gleichzeitigen Übertragung eines Hauptpulses und zweier hiervon abgeleiteter Hilfspulsationen | |
DE1462705C1 (de) | Synchronisationsverfahren fuer Pulskodemodulationsuebertragungssysteme | |
DE1294436B (de) | Signaluebertragungssystem mit Fehlererkennungsschaltungsanordnung | |
DE1100679B (de) | Verfahren und Schaltungsanordnung zur Sicherung von Fernschreibnachrichten, bei denen die einzelnen Zeichen in einem 5-Schritte-Code uebertragen werden | |
DE2521797B2 (de) | Schaltungsanordnung zur horizontal- synchronisation in einem fernsehempfaenger | |
DE1195373B (de) | Einrichtung zur digitalen Synchronisierung des Empfangsverteilers eines Zeitmultiplex-UEbertragungssystems | |
DE1242261B (de) | Verfahren zum Ermitteln und Korrigieren eines Fehlers in einer Datenuebertragungsanlage | |
DE2150638A1 (de) | Empfaenger fuer Datenuebertragungsanlagen | |
DE1125008B (de) | Schaltungsanordnung zum Aussenden und Empfangen von Codezeichen fuer Fernmelde-, insbesondere Fernsprechanlagen | |
DE2738836C2 (de) | Überwachung von digitalen Signalen | |
DE2014645A1 (de) | Verfahren und Schaltungsanordnung zur Ortung fehlerhafter Impulsregeneratoren bei PCM-Übertragungssystemen | |
DE1918088C3 (de) | Verfahren und Schaltungsanordnung zum Herstellen und Aufrechterhalten des Zeichensynchronismus in Synchron-Telegrafieranlagen | |
DE2206968B2 (de) | Verfahren zur Anzeige eines Schlupfes bei der Datenübertragung | |
DE942868C (de) | Rhythmisches Telegrapheinsystem fuer Funkuebertragung | |
DE2032385C (de) | Verfahren zum Herstellen des Gleichlaufs der Sende- und Empfangseinrichtungen bei der Übertragung von Nachrichten über eine aus mehreren parallel geschalteten Leitungen bestehende Übertragungsstrecke | |
DE1437187C (de) | Verfahren und Schaltungsanordnung zum Decodieren von binaren Impulssignalen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) |