-
Schaltungsanordnung zur Regelung der Taktphase bei einem D atenübertragungs
system.
-
Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Regelung
der Taktphase bei einem Datenübertragungssystem, bei dem sendeseitig aus einem informationstragenden
Signal ein Prtial-Response-Signal erzeugt wird, das mit Hilfe von Einseitenband-Amplitudenmodulation
übertragen wird. Dem Ausdruck Partial-Response-Signal entspricht im Deutschen der
nicht sehr gebräuchliche Ausdruck Teilantwortsignal. Bei diesem Datenübertragungssystem
wird empfangsseitig durch Demodulation das Partial-Response-Signal und mit einer
Entscheidungsstufe und einem Generator das informationstragende Signal wiedergewonnen.
Außerdem wird empfangsseitig die Taktphase mit einer Taktrückgewinnungsschaltung
geregelt und mit einer Fehlerstufe wird ein Fehlersignal abgeleitet, das die Sollwertabweichungen
des von der Entscheidungsstufe abgegebenen Signals signalisiert.
-
Es ist bekannt, für die Regelung der Trägerphase die Korrelation des
momentanen Fehlers mit dem hilberttransformierten Impuls und für die Regelung der
Taktphase die Korrelation des momentanen Fehlers mit der Steigung des demodulierten
Signals im Abtastzeitpunkt zu benutzen. Bei einem Partial-Response-Signal, das mit
Hilfe von Einseitenband-Amplitudenmodulation übertragen wird, sind jedoch die Trägerphase
und die Taktphase stark miteinander verkoppelt, so daß es nicht ohne weiteres möglich
ist, bei unabhängiger Störung der Trägerphase und der Taktphase aus dem Datensignal
zu entscheiden, ob ein gerade vorhandener Fehler durch eine falsche Trägerphase
oder durch eine falsche Taktphase verursacht wird. Beispielsweise können voneinander
unabhängige Störungen der Trägerphase und-der Taktphase durch Phasenjitter und durch
Frequenzfehler des Trägers bzw. des Taktes verursacht werden.
-
Der Erfindung liegt die Aufgabe zugrunde, bei einem mit Partial-Response-Signalen
und mit Einseitenband-Amplitudenmodulation arbeitenden System eine Schaltungsanordnung
anzugeben, mit deren Hilfe die Taktphase mit geringem technischen Aufwand und weitgehend
unabhängig von der Trägerphase regelbar ist.
-
Erfindungsgemäß enthält die Taktrückgewinnungsschaltung einen Summierer,
der einerseits mit negativem Vorzeichen das um eine Taktzeit verzögerte informationstragende
Signal und ein um vier Taktzeiten verzögertes informationstragendes Signal und andererseits
mit positivem Vorzeichen ein um zwei Taktzeichen verzögertes informationstragendes
Signal doppelter Amplitude addiert und ein Summensignal abgibt. Außerdem enthält
die Taktrückgewinnungsschaltung eine Multiplizierstufe, die ein multiplikatives
Signal abgibt, das 'dem Produkt des Summiersignals und des um eine Taktzeit verzögerten
Fehlersignals entspricht und mit dem multiplikativen Signal wird die Taktphase geregelt.
-
Die erfindungsgemäße Schaltungsanordnung zeichnet sich durch geringen
technischen Aufwand aus und läßt sich weitgehend unter Verwendung digitaler Bausteine
realisieren. Außerdem zeichnet sich die erfindungsgemäße Schaltungsanordnung dadurch
aus, daß damit die Taktphase weitgehend unabhängig von der Trägerphase regelbar
ist.
-
Es ist vorteilhaft, wenn die Taktrückgewinnungsschaltung einen Integrator
enthält, dem das multiplikative Signal zugeführt wird und der ein integriertes Signal
abgibt und daß in Abhängigkeit von diesem integrierten Signal die Taktphase geregelt
wird. Durch Verwendung des Integrators wird bei der Regelung der Taktphase der Mittelwert
mehrerer kleiner aufeinanderfolgender Zähler berücksichtigt, so daß insgesamt eine
genaue Regelung der Taktphase erzielt wird.
-
Im folgenden werden Ausführungsbeispiele anhand der Figuren 1 bis
5 beschrieben, wobei in mehreren Figuren dargestellte gleiche Gegenstände mit gleichen
Bezugszeichen gekennzeichnet sind.
-
Es zeigen: Fig. 1 ein Datenübertragungssystem, Fig. 2 eine ausführlichere
Darstellung eines Impuls generators des in Fig. 1 dargestellten Datenübertragungssystems,
Fig. 3 eine Taktrückgewinnungsschaltung, Fig. 4 Signale, die beim Betrieb des in
Fig. 1 dargestellten Systems auftreten und Fig. 5 Signale, die beim Betrieb der
in Fig. 3 dargestellten Taktrückgewinnungsschaltung auftreten.
-
Die in Fig. 1 dargestellte Datenübertragungsanlage besteht aus der
Datenquelle DQ, aus den Codierern CD1, CD2, aus dem Sender SE, der Ubertragungsstrecke
L, dem Demodulator DM, der Entscheidungsstufe ES, dem Dekodierer DC, der Datensenke
DS, der Trägerrückgewinnungsschaltung TRR, der Taktrückgewinnungsschaltung TAR,
der Fehlerstufe FST und aus den Impuisgeneratoren TA, VIT, TR, VI und IB.
-
Fig. 4 zeigt Signale, die bei der in Fig. 1 bis 3 dargestellten Datenübertragungsanlage
auftreten. Die Abszissenrichtungen beziehen sich auf die Zeit t. In Fig. 4 ist oben
das Signal D dargestellt, das von der Datenquelle DQ gemäß Fig. 1 abgegeben wird.
-
Als Datenquelle kann beispielsweise ein Fernschreiber vorgesehen sein.
Das Signal D ist ein Binärsignal, das innerhalb eines vorgegebenen Bitrahmens die
Binärwerte 0 und 1 annimmt. Zu den Zeitpunkten t1, t2, t5.und- t6 hat das Signal
D den Binärwert 1 und zu den Zeitpunkten t3 und t4 hat das Signal D den Binärwert
0. Das Signal D wird dem Codierer CDl zugeführt, der eine Vorcodierung bewirkt und
das Signal IB abgibt. Die einzelnen Bits des Signals IB zur Zeit t sind gleich der
Modulo-1-Addition des zur Zeit t auftretenden Bits der Daten D und des zwei Taktzeiten
T früher auftretenden Bits des Signals IB. Beispielsweise ist das Bit IB5 gleich
der Modulo-2-Addition der Bits D5 und IB3.
-
Das Signal IB wird dem Codierer CD2 zugeführt, der den einzelnen Bits
des Signals IB Partial-Response-Impulse zuordnet. Beispielsweise können den einzelnen
Bits Partial-Response-Impulse der Klasse 4 zugeordnet werden. Durch Überlagerung
der einzelnen Partial-
Response-Impulse entsteht das Signal A, das
über den Ausgang des Codierers CD2 dem Sender SE zugeleitet wird. Im Sender SE wird
ein Träger mit dem Signal A moduliert, so daß eine Frequenzumsetzung vorgenommen
wird und über den Ausgang des Senders SE ein moduliertes Signal abgegeben wird,
das beispielsweise einen Frequenzbereich von etwa 300 Hz bis 3400 Hz einnimmt. Dieses
modulierte Signal wird über die Übertragungsstrecke L übertragen.
-
Als Übertragungsstrecke kann beispielsweise eine Telefonleitung vorgesehen
sein.
-
Im Demodulator DM wird das übertragene Signal demoduliert, so daß
von dessen Ausgang ein Signal abgegeben wird, das dem Signal A ähnlich ist. Zu den
Zeitpunkten t1, t2, t3, t4, t5 und t6 nimmt das in Fig. 4 dargestellte und als unverzerrt
angenommene Signal A genau einen der Sollwerte A9, A10, All ein, wodurch die zu
übertragende Information gekennzeichnet wird. Die Sollwerte A9 bzw. A10 bzw. All
können beispielsweise durch die Spannungen +2 V bzw. 0 V bzw. -2 V festgelegt sein.
Die Zeitpunkte tl bis t6 folgen einander im Abstand der Schrittdauer T. Im Gegensatz
zum unverzerrten Signal A wird beispielsweise infolge eines Trägerphasenfehlers
bei der Demodulation das verzerrte Signal Al gewonnen. Mit dem verzerrten Signal
Al werden zu den Zeitpunkten tl bis t6 nicht die Sollwerte A9, A10 und All markiert,
sondern fehlerhafte Werte mit den Amplitudenfehlern F2, F3, F4, F5, F6.
-
Das Signal A bzw. das Signal Al wird der Entscheidungsstufe ES zugeführt,
die den zu den Zeitpunkten tl bis t6 auftretenden Amplituden der Signale A bzw.
Al je eine der Amplituden B9, B10, B11 des Signals B zuordnet. Die Entscheidungsstufe
ES gibt somit das Signal B ab, dessen Amplitude B9 dem Sollwert A9, dessen Amplitude
B10 dem Sollwert A10 und dessen Amplitude Bl0 dem Sollwert A10 und dessen Amplitude
Ball dem Sollwert All entspricht. Die Amplitudenfehler F2 bis F6 können durch Trägerphasenfehler
und/oder durch Taktphasenfehler verursacht werden. Unter Verwendung der Trägerrückgewinnungsschaltung
TRR und der Taktrückgewinnungsschaltung TAR wird die Phasenlage des Trägers bzw.
des Taktes derart eingestellt, daß die Fehler F2 bis F6 möglichst klein bleiben.
-
Fig. 2 zeigt ausführlicher den auch in Fig. 1 schematisch dargestellten
Generator IB zur Erzeugung der Signale IB1, IB2, die in Fig. 4 dargestellt sind
und die sich nur durch eine Zeitverschiebung um ein Vielfaches der Schrittdauer
T voneinander unterscheiden. Dieser in Fig. 2 dargestellte Generator besteht aus
dem Summierer SUl, aus den beiden Verzögerungsstufen VZ1, VZ2, die je eine Verzögerung
um die Schrittdauer T bewirken und aus dem Inverter INV. Vom Ausgang des Summierers
SU1 wird das Signal IB abgegeben, vom Ausgang der Verzögerungsstufe VZ1 wird das
um eine Schrittdauer T verzögerte Signal IB1 abgegeben und vom Ausgang der Verzögerungsstufe
VZ2 wird das um zwei Schrittdauern T verzögerte Signal IB2 abgegeben, das außerdem
dem Inverter INV zugeführt wird, der die Polarität dieses Signals umkehrt und dessen
Ausgang mit einem Eingang des Summierers SU1 verbunden ist. Dem anderen Eingang
des Summierers Sul wird das Signal B zugeführt, das von der in Fig. 1 dargestellten
Entscheidungsstufe ES abgegeben wird.
-
Das Signal IB1- zeichnet sich dadurch aus, daß bei einem reinen Trägerphasenfehler
das Vorzeichen des Produktes der Signale IB1 und F den positiven oder den negativen
Trägerphasenfehler angibt.
-
Zur Reduzierung des Trägerphasenfehlers wird daher einerseits mit
der Fehlerstufe FST das Fehlersignal F ermittelt und andererseits wird.mit Hilfe
des Generators IB das Signal IB1 gewonnen und beide Signale F und IB1 werden der
Trägerrückgewinnungsschaltung TRR zugeführt, mit der der Träger TR1 derart beeinflußt
wird, daß der Trägerphasenfehler verringert wird.
-
Fig. 3 zeigt ausführlicher die Taktrückgewinnungsschaltung TAR, die
schematisch-auch in Fig. 1 dargestellt ist. Sie besteht aus den Verzögerungsstufen
VZ3, VZ4, ferner aus den Multiplizierstufen MU2, MU3, aus dem Summierer SU2, aus
den Operationsverstärkern VS3, VS4, aus dem Schalter SW2 mit der Steuerstufe ST2
und dem Kondensator C2 und aus der Phasenstufe . Die Verzögerungsstufen VZ3, VZ4
bewirken je eine Verzögerung um zwei Schrittakte T. Die Multiplizierstufe MU2 multipliziert
das Signal IB2 mit dem Faktor 2o Der Summierer SU2 hat drei Eingänge, von denen
die Eingänge a und c mit einem Minuszeichen und der Eingang b mit einem Pluszeichen
bezeichnet
sind. Der Addierer SU2 addiert somit die über die Eingänge
a und c zugeführten Signale mit negativen Vorzeichen und das über den Eingang b
zugeführte Signal mit positivem Vorzeichen.
-
Fig. 5 zeigt einige der Signale, die beim Betrieb der in Fig. 3 dargestellten
Taktrückgewinnungsschaltung auftreten. Die Abszissenrichtung bezieht sich wieder
auf die Zeit t, wobei gegenüber der Fig. 4 eine Zeitraffung vorgenommen wurde. In
Fig. 5 sind oben die Signale IB1 und IB2 des Generators IB dargestellt. Mit der
Verzögerungsstufe VZ4 wird zusätzlich das Signal IB4 gewonnen. Der Summierer SU2
summiert die Signale IB4 und IB1 mit negativen Vorzeichen zum Ausgangssignal der
Multiplizierstufe MU2. Das vom Ausgang des Summierers SU2 abgegebene Signal M ist
in Fig. 5 dargestellt. Aus dem in den Figuren 4 und 5 dargestellten Fehlersignal
F wird mit der Verzögerungsstufe VZ3 das in Fig. 5 dargestellte Fehlersignal F1
gewonnen. Mit der Multiplizierstufe MU3 werden die Signale F1 und M multipliziert,
so daß sich das Signal P ergibt.
-
Der Operationsverstärker VS3 bildet mit dem Kondensator C2 einen Integrator,
dem eingangsseitig das Signal P zugeführt wird und der über seinen Ausgang das Signal
Q abgibt. Mit der Steuerstufe ST2 und dem Schalter SW2 wird in Abhängigkeit vom
Signal VIT die Integrationsdauer eingestellt, indem kurzzeitig nach Auftreten eines
der Impulse des Signals VIT mit dem Schalter SW2 der Kondensator C2 entladen wird.
Der Operationsverstärker VS4 ist als Vergleicher geschaltet, wobei der Pluseingang
über den Schaltungspunkt P2 an ein Potential von 0 V angeschlossen ist. Über den
Ausgang des Operationsverstärkers VS4 wird daher das Signal R abgegeben, das die
Polarität des Signals Q kennzeichnet. Dem Phasenschieber wird das Taktsignal TA
zugeführt und kurz nach dem Auftreten eines der Impulse des Signals VIT wird in
Abhängigkeit von der Polarität des Signals R die gestrichelt dargestellte Impulsflanke
des Signals TA erzeugt, die gegenüber der voll dargestellten Impulsflanke des Signals
TA zeitlich vorverlegt ist. Falls die Impulse des Signals P eine negative Polarität
haben, dann haben auch die Signale Q und R eine negative Polarität, wodurch ein
verspätetes Auftreten einer Impulsflanke des Taktsignals TA bewirkt wird.
-
Anhand der Figuren 1 bis 5 wird ein Datenübertragungssystem beschrieben,
bei dem sendeseitig aus dem Signal D das Signal IB abgeleitet wird. Aus dem informationstragenden
Signal IB werden die Signale IB1, IB2 abgeleitet, mit denen die Taktphasenregelung
durchgeführt wird. Falls kein Codierer CD1 vorgesehen ist und sendeseitig aus dem
Signal das Partial-Response-Signal abgeleitet wird, dann können aus dem informationstragenden
Signal D um die Taktzeiten T bzw. 2T verzögerte Signale D abgeleitet und zur Taktphasenregelung
herangezogen werden.
-
3 Patentansprüche 5 Figuren