DE2423282C2 - Schaltungsanordnung zur Regelung der Trägerphase bei einem Datenübertragungssystem - Google Patents

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Regelung der Trägerphase bei einem Datenübertragungssystem, bei dem sendeseitig aus einem informationstragenden Signal ein Partial-Response-Signal erzeugt wird, das mit Hilfe vor Einseitenband-Amplitudenmodulation übertragen wird. Dem Ausdruck Partial-Response-Signal entspricht im Deutschen der nicht sehr gebräuchliche Ausdruck Teilantwortsignal. Bei diesem Datenübertragungssystem wird empfangsseitig durch Demodulation das Partial-Response-Signal und mit einer Entscheidungsstufe und einem Generator das informationstragende Signal wiedergewonnen. Außerdem wird empfangsseitig die Trägerphase mit einer Trägerrückgewinnungsschaltung geregelt, und mit einet Fehlerstufe wird ein Fehlersignal abgeleitet, das die Sollwertabweichungen des von der Entscheidungsstufe abgegebenen Signals signalisiert.

Es ist bekannt, für die Regelung der Trägerphase die Korrelation des momentanen Felllers mit dem hilberttransformierten Impuls und für die Regelung dei Taktphase die Korrelation des momentanen Fehlen mit der Steigung des demodulierten Signals im Abtastzeitpunkt zu benutzen. Bei einem Partial-Response-Signal, das mit Hilfe von Einseitenband-Amplitudenmodulation übertragen wird, sind jedoch die Trägerphase und die Taktphase stark miteinandei verkoppelt, so daß es nicht ohne weiteres möglich ist bei unabhängiger Störung der Trägerphase und dei Taktphase aus dem Datensignal zu entscheiden, or ein gerade vorhandener Fehler durch eine fälscht Trägerphase oder durch eine falsche Taktphase verursacht wird. Beispielsweise können voneinander unab hängige Störungen der Trägerphase und der Taktphase durch Phasenjitter und durch Frequenzfehlei des Trägers bzw. des Taktes verursacht werden.

Der Erfindung liegt die Aufgabe zugrunde, bei ei nem mit Partial-Response-Signalen und mit Einsei tenband-Amplitudenmodulation arbeitenden Systen eine Schaltungsanordnung anzugeben, mit deren Hilft die Trägerphase mit geringem technischen Aufwani weitgehend unabhängig von der Taktphase regelba: ist.

Erfindungsgemäß enthält die Trägerrückgewin nungsschaltung eine Multiplizierstufe, mit der eir muitiplikatives Signal abgeleitet wird, das das Produk des Fehlersignals und des um eine Taktzeit verzöger

ten informationstragenden Signals signalisiert und wobei in Abhängigkeit vom Vorzeicl jn des multiplikativen Signals die Trägerphase geregelt wird.

Die erfindungsgemäße Schaltungsanordnung zeichnet sich durch geringen technischen Aufwand aus und läßt sich wettgehend unter Verwendung digitaler Bausteine realisieren. Außerdem zeichnet sich die erfindungsgemäße Schaltungsanordnung dadurch aus, daß damit die Trägerphase weitgehend unabhängig von der Taktphasc regelbar ist.

Es ist zweckmäßig, daß die Trägerrückgewinnungsschaltung einen Integrator enthält, dem das multiplicative Signal zugeführt wird und der ein integriertes Signal abgibt, und daß in Abhängigkeit vom integrierten Signal die Taktphase geregelt wird. Auf diese Weise wird bei der Regelung der Trägerphase der Mittelwert mehrerer kleiner aufeinanderfolgender Fehler berücksichtigt, und es wird eine genaue Einregelung der Trägerphase erzielt.

Zweckmäßigerweise enthält die Trägerrückgewinnungsschaltung einen Vergleicher, dem das integrierte Signal zugeführt wird und der ein Vergleichssigna! abgibt, das die Polarität des integrierten Signals kennzeichnet. Dabei enthält die Taktrückgewinnungsschaltung einen Phasenschieber, der die Trägerphase in Abhängigkeit vom Vergleichssignal verändert

Es ist außerdem vorteilhaft, nicht nur die Trägerphase, sondern auch die Taktphase mit einer Taktrückgewinnungsschaltung zu regeln, wobei diese Taktrückgewinnungsschaltung einen Summierer enthält, der einerseits mit negativem Vorzeichen das um eine Taktzeit verzögerte informationstragende Signal und ein um vier Taktzeiten verzögertes informationstragendes Signal und andererseits mit positivem Vorzeichen ein um zwei Taktzeichen verzögertes informationstragendes Signal doppelter Amplitude addiert und ein Summensignal abgibt. Außerdem enthält die Taktrückgewinnungsschaltung eine weitere Multiplizierstufe, die ein weiteres multiplikatives Signal abgibt, das dem Produkt des Summiersignals und des um eine Taktzeit verzögerten Fehlersignals entspricht, und mit dem weiteren multiplikativen Signal wird die Taktphase geregelt.

Die Taktrückgewinnungsschaltung enthält einen weiteren Integrator, dem das weitere multiplikative Signal zugeführt wird und der ein weiteres integriertes Signal abgibt, und daß in Abhängigkeit von diesem weiteren integrierten Signal die Taktphase geregelt wird. Durch die Verwendung des weiteren Integrators wird bei der Regelung der Taktphase der Mittelwert mehrerer kleiner aufeinanderfolgender Fehler berücksichtigt, so daß insgesamt eine genaue Regelung der Taktphase erzielt wird.

Im folgenden werden Ausführungsbeispiele der Erfindung an Hand der Fig. 1 bis 6 beschrieben, wobei in mehreren Figuren dargestellte gleiche Gegenstände mit gleichen Bezugszeichen gekennzeichnet sind. Es zeigt

Fig. 1 ein Datenübertragungssystem, Fig. 2 eine ausführlichere Darstellung eines Impulsgenerators des in Fig. 1 dargestellten Datenübertragungssystems,

Fig. 3 eine Trägerrückgewinnungsschaltimg, Fig. 4 eine Taktrückgewinnungsschaltung, Fig. 5 Signale, die beim Betrieb der in Fig. 3 dargestellten Trägerrückgewinnungsschaltung auftreten

Fie. 6 Sienale, die beim Betrieb der in Fig. 4 dargestellten TaktrückgewinnungLschaltung auftreten.

Die in Fig. 1 dargestellte Datenübertragungsanlage besteht aus der Datenquelle DQ, aus den Codierern CDI, CDI, aus dem Sender SE, der Übertragungsstrecke L, dem Demodulator DM, der Entscheidungsstufe £5, dem Decodierer DC, der Datensenke DS, derTrägerrückgewinnungsschaltung TRR, der Taktrückgewinnungsschaltung TAR, der Fehlerstufe FST und aus den Impulsgeneratoren TA,

ίο VlT, TR, Vl und IB.

Fig. 5 zeigt Signale, die bei der in Fig. 1 bis 4 dargestellten Datenübertragungsanlage auftreten. Die Abszissenrichtungen beziehen sich auf die Zeit t. In Fig. 5 ist oben das Signal D dargestellt, das von der

Datenquelle DQ gemäß Fig. 1 abgegeben wird. Als Datenquelle kann beispielsweise ein Fernschreiber vorgesehen sein. Das Signal D ist ein Binärsignal, das innerhalb eines vorgegebenen Bitrahmens die Binärwerte O und 1 annimmt. Zu den Zeitpunkten /1, r2,

jo tS und r6 hat das Signal D den Binärwert 1 und zu den Zeitpunkten i3 und /4 hat das Signal D den Binärwert O. Das Signal D wird dem Codierer CDI zugeführt, der eine Vorcodierung bewirkt und das Signal 18 abgibt. Die einzelnen Bits des Signals IB zur Zeit /

sind gleich der Modulo-2-Addition des zur Zeit ι auftretenden Bits der Daten D und des zwei Taktzeiten T früher auftretenden Bits des Signals IB. Beispielsweise ist das Bit IBS gleich der Modulo-2-Addiiion der Bits D5 und IB3.

Das Signal IB wird dem Codierer CD2 zugeführt,

^„„ _w%6 .„

der den einzelnen Bits des Signals IB Partial-Response-Impulse zuordnet. Beispielsweise können den einzelnen Bits Partial-Response-Impulse der Klasse 4 zugeordnet werden. Durch Überlagerung der einzelnen Partial-Response-Impulse entsteht das Signal A. das über den Ausgang des Codierers CD2dem Sender SE zugeleitet wird. Im Sender SE wird ein Träger mit dem Signal A moduliert, so daß eine Frequenzumsetzung vorgenommen wird und über den Ausgang des Senders SE ein moduliertes Signal abgegeben wird, das beispielsweise einen Frequenzbereich von etwa 300 Hz bis 3400 Hz einnimmt. Dieses modulierte Signal wird über die Übertragungsstrecke L übertragen. Als Übertragungsstrecke kann beispielsweise eine Telefonleitung vorgesehen sein.

Im Demodulator DM wird das übertragene Signa! demoduliert, so daß von dessen Ausgang ein Signal abgegeben wird, das dem Signal A ähnlich ist. Zu den Zeitpunkten /1, ti, f3, f4, f5 und i6 nimmt das in Fig. 5 dargestellte und als unverzerrt angenommene Signal A genau einen der Sollwerte /19, /110, All ein, wodurch die zu übertragende Information gekennzeichnet wird. Die Sollwerte A9 bzw. AlO bzw. All können beispielsweise durch die Spannungen + 2 V bzw. 0 V bzw. - 2 V festgelegt sein. Die Zeitpunkte fl bis f6 folgen einander im Abstand der Schrittdauer T. Im Gegensatz zum unverzerrten Signal A wird beispielsweise infolge eines Trägerphasenfehlers bei der Demodulation das verzerrte Signal Al gewonnen. Mit dem verzerrten Signal Al werden zu den Zeitpunkten il bis /6 nicht die Sollwerte /19. /110 und All markiert, sondern fehlerhafte Werte mit den Amplitudenfehlern F2, F3, F4, FS, F6.

Das Signal A bzw. das Signal Al wird der Entscheidungsstufe ES zugeführt, die den zu den Zeitpunkten /1 bis f6 auftretenden Amplituden der Signale A bzw. Al je eine der Amplituden ß9, ßlO, ßll des Signals R zuordnet. Die Enischeidungsstufe

£5 gibt somit das Signal B ab, dessen Amplitude B9 dem Sollwert /49, dessen Amplitude ßlO dem Sollwert AlO und dessen Amplitude ßlO dem Sollwert /HO und dessen Amplitude 511 dem Sollwert All entspricht. Die Amplitudenfehler Fl bis F6 können durch Trägerphasenfehler und/oder durch Taktphasenfehler verursacht werden. Unter Verwendung der Trägerrückgewinnungsschaltung TRR und der Taktrückgewinnungsschaltung TAR wird die Phasenlage des Trägers bzw. des Taktes derart eingestellt, daß die Fehler Fl bis Fb möglichst klein bleiben.

Fig. 2 zeigt ausführlicher den auch in Fig. 1 schematisch dargestellten Generator IB zur Erzeugung der Signale IBl, IB2, die in Fig. 5 dargestellt sind und die sich nur durch eine Zeitverschiebung um ein Vielfaches der Schrittdauer T voneinander unterscheiden. Dieser in Fig. 2 dargestellte Generator besteht aus dem Summierer SUl, aus den beiden Verzögerungsstufen VZl, VZl, die je eine Verzögerung um die Schrittdauer Γ bewirken und aus dem Inverter INV. Vom Ausgang des Summierers SUl wird das Signal IB abgegeben, vom Ausgang der Verzögerungsstufe VZl wird das um eine Schrittdauer T verzögerte Signal IBl abgegeben und vom Ausgang der Verzögerungsstufe VZl wird das um zwei Schrittdauern T verzögerte Signal IBl abgegeben, das außerdem dem Inverter INVzugeführt wird, der die Polarität dieses Signals umkehrt und dessen Ausgang mit einem Eingang des Summierers SUl verbunden ist. Dem anderen Eingang des Summierers SUl wird das Signal B zugeführt, das von der in Fig. 1 dargestellten Entscheidungsstufe ES abgegeben wird.

Das Signal IBl zeichnet sich dadurch aus, daß bei einem reinen Trägerphasenfehler das Vorzeichen des Produktes der Signale IBl und F den positiven oder den negativen Trägerphasenfehler angibt. Zur Reduzierung des Trägerphasenfehlers wird daher einerseits mit der Fehlerstufe FST das Fehlersignal F ermittelt, und andererseits wird mit Hilfe des Generators IB das Signal IBl gewonnen und beide Signale F und IBl werden der Trägerrückgewinnungsschaltung TRR zugeführt, mit der der Träger TRl derart beeinflußt wird, daß der Trägerphasenfehler verringert wird.

Fig. 3 zeigt ausführlicher die in Fig. 1 schematisch dargestellte Trägerrückgewinnungsschaltung TRR, bestehend aus der Multiplizierstufe MUl, dem Widersiand Rl, aus den Operationsverstärkern FSl, VSl, dem Kondensator Cl, dem Schalter SWl mit der Steuerstufe 5Tl und aus dem Phasenschieber Θ. Mit der Multiplizierstufe MUl wird das in Fig. 5 dargestellte multiplikative Signal G erzeugt, das dem Produkt der Signale F und IBl entspricht. Die Impulse des Signals G haben alle die gleiche Polarität, weil nur ein positiver Trägerphasenfehler vorausgesetzt wurde. Dieses multiplikative Signal G wird über den Widerstand Rl dem Operationsverstärker KSl zugeführt, der mit dem Kondensator Cl bei der dargestellten Stellung des Schalters SWl als Integrator geschaltet ist und von dessen Ausgang das in Fig. 5 dargestellte Signal H abgegeben wird. Unter den gemachten Voraussetzungen entsteht das mit dicken Strichen dargestellte Signal H.

Der Operationsverstärker VSl ist als Vergleicher geschaltet, wobei der Pluseingang über den Schaltungspunkt Pl an einer Gleichspannung von 0 V anliegt und der Minuseingang mit dem Ausgang des Operationsverstärkers KSl verbunden ist. Mit Hilfe des Signals H wird das mit dicken Strichen dargestellte Signal K gewonnen, dessen Binärwerte die positive Polarität des Signals H kennzeichnen.

Mit dem Phasenschieber Θ wird die Phase des Trägers TR in Abhängigkeit vom Binärwert des Signals K verschoben. Das Signal H wird somit der Phasenstufe θ zugeführt, die die dick gestrichelt dargestellte Flanke des Signals TRl und somit eine Vorverlegung einer Impulsflanke bewirkt. Auf diese Weise wird unter Voraussetzung eines positiven Trägerphasenfehlers ausgehend vom Träger TR der korrigierte Träger TRl erzeugt, der dem in Fig. 1 dargestellten Demodulator DM zugeführt wird und dort die Demodulation des übertragenen Signals A bzw. Al ermöglicht.

Falls negative Trägerphasenfehler vorausgesetzt werden, dann haben die einzelnen Impulse des Signals C alle eine negative Polarität, und es ergeben sich die mit dünnen Strichen dargestellten Signale H, K und die mit dünnen Strichen eingezeichnete Flanke des Trägers TRl. In diesem Fall werden somit Flanken des Trägers TRl verzögert gegenüber dem vom Trägergenerator TR erzeugten Träger TR.

Mit der Steuerstufe STl und dem Signal Vl wird der Schalter SH^l geschaltet, derart, daß der Kondcnsator Cl kurzzeitig nach Auftreten des Signals Vi entladen wird. Auf diese Weise wird die Integrationszeit festgelegt.

Fig. 4 zeigt ausführlicher die Taktrückgewinnungsschaltung TAR, die schematisch auch in Fig. 1 dargestellt ist. Sie besteht aus den Verzögerungsstufer VZ3, VZA, ferner aus den Multiplizierstufen MUl MUi, aus dem Summierer SUl, aus den Operationsverstärkern KS3, KS4, aus dem Schalter SWl mil der Steuerstufe STl und dem Kondensator Cl unc aus der Phasenstufe Θ. Die Verzögerungsstufen KZ3 VZA bewirken je eine Verzögerung um zwei Schritttakte T. Die Multiplizierstufe MUl multipliziert &ä> Signal IBl mit dem Faktor 2. Der Summierer SUl hat drei Eingänge, von denen die Eingänge α und c

mit einem Minuszeichen und der Eingang b mit einem Pluszeichen bezeichnet sind. Der Addierer SUl addiert somit die über die Eingänge α und r zugeführter Signale mit negativen Vorzeichen und das über der Eingang b zugeführte Signal mit positivem Vorzei-

chen.

Fig. 6 zeigt einige der Signale, die beim Betrieh der in Fig. 4 dargestellten Taktrückgewinnungsschal tung auftreten. Die Abszissenrichtung bezieht siel· wieder auf die Zeit t, wobei gegenüber der Fig. 5 eine

Zeitraffung vorgenommen wurde. In Fig. 6 sind ober die Signale IBl und IBl des Generators IB dargestellt. Mit der Verzögerungsstufe VTA wird zusätzlich das Signal IBA gewonnen. Der Summierer SUl summiert die Signale IBA und IBl mit negativen Vorzei-

chen zum Ausgangssignal der Multiplizierstufe MUl Das vom Ausgang des Summierers Sl/2 abgegebene Signal Af ist in Fig. 6 dargestellt. Aus dem in der Fig. 5 und 6 dargestellten Fehlersignal F wird mit dei Verzögerungsstufe KZ3 das in Fig. 6 dargestellte

Fehlersignal Fl gewonnen. Mit der Multiplizierstufe MUi werden die Signale Fl und M multipliziert, se daß sich das Signal P ergibt.

Der Operationsverstärker KS3 bildet mit derr Kondensator C2 einen Integrator, dem eingangsseitif

das Signal P zugeführt wird und der über seinen Aus gang das Signal Q abgibt. Mit der Steuerstufe STl und dem Schalter SWl wird in Abhängigkeit vom Signal VIT die Integrationsdauer eingestellt, inderr

kurzzeitig nach Auftreten eines der Impulse des Signals 177 mit dem Schulter .SH'2 der Kondensator C 2 entladen wird. Der Operationsverstärker VS4 isi ähnlich dem in I"ig. 3 dargestellten Operationsverstärker l'.S'2 als Vergleicher geschaltet, wobei der l'luseingang über den Schaltungspunkt Pl an ein Potential \on 0 V angeschlossen ist. Über den Ausgang des Operationsverstärkers VSA wird daher das Signal R abgegeben, das die Polarität des Signals Q kennzeichnet. Dem Phasenschieber O wird das Taktsignal TA /.ugeführt, und kurz nach dem Auftreten eines tier Impulse des Signals VlT wird in Abhängigkeit von der Polarität des Signals R die gestrichelt dargestellte Impulsflanke des Signals TA erzeugt, die gegenüber der voll dargestellten Impulsflanke des Signals TA /eillich vorverlegt ist. Falls die Impulse des

Signals P eine negative Polarität haben, dann haben auch die Signale Q und R eine negative Polarität, wodurch ein verspätetes Auftreten einer Impulsflanke des Taktsignals TA bewirkt wird.

An Hand der Fig. 1 bis 6 wird ein Datenübertragungssystem beschrieben, bei dem sendeseitig aus dem Signal D das Signal IB abgeleitet wird. Aus dem informationstragenden Signal IH werden die Signale /ZiI, IHl abgeleitet, mit denen die Tragerphasenregelung und die Taktphasenregelung durehgeführi werden, falls kein Codierer CDI vorgesehen ist xinc sendeseitig aus dem Signal das Partial-Response-lmpulssignul abgeleitet wird, dann können aus dem informationstragenden Signal D um die Taktzeiten 7 bzw. 2 T verzögerte Signale D abgeleitet und zur Träger- undTaktphasenregelungherangezogen werden.

Hierzu 3 Blatt Zeichnungen

Claims (6)

Patentansprüche:

1. Schaltungsanordnung zur Regelung der Trägerphase bei einem Dateniibertragungssystem, bei ο dem sendeseitig aus einem informationstragenden Signal ein Partial-Response-Signal erzeugt wird, das mit Hilfe von Einseitenband-Amplitudenmodulation übertragen wird und bei dem empfangsseitig durch Demodulation das Partial-Response-Signal und mit einer Entscheidungsstufe und einem Generator das informationstragende Signal wiedergewonnen werden, wobei empfangsseitigdie Trägerphase mit einer Trägerrückgewinnungsschaltung geregelt wird und mit einer Fehlerstufe ein Fehlersignal abgeleitet wird, das die Sollwertabweichungen des von der Entscheidungsstufe abgegebenen Signals signalisiert, dadurchgekennzeichnet, daß die Trägerrückgewinnungsschaltung (TRR) eine Multiplizierstufe (MUl) enthält, mit der ein muitiplikatives Signal (G) abgeleitet wird, das das Produkt des Fehlersignals (F) und des um eine Taktzeit (T) verzögerten informationstragenden Signals (IBl) signalisiert und wobei in Abhängigkeit vom Vorzeichen as des multiplikativen Signals (G) die Trägerphase geregelt wird (Fig. 3).

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Trägerrückgewinnungsschaltung (TRR) einen Integrator (VSl, Cl) enthält, dem das multiplikative Signal (G) zugeführt wird und der ein integriertes Signal (H) abgibt und daß in Abhängigkeit vom integrierten Signal (H) die Taktphase geregelt wird (Fig. 3).

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Trägerrückgewinnungsschaltung (TRR) einen Vergleicher ( VSl) enthält, dem das integrierte Signal (H) zugeführt wird, und der ein Vergleichssignal (K) abgibt, das die Polarität des integrierten Signals (H) signalisiert und daß die Trägerrückgewinnungsschaltung (TRR) einen Phasenschieber (Θ) enthält, der die Trägerphase in Abhängigkeit vom Vergleichssignal (K) verändert (Fig. 3).

4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß außer der Trägerphase auch die Taktphase mit einer Taktrückgewinnungsschaltung (TAR) geregelt wird, daß die Taktrückgewinnungsschaltung einen Summierer (SU2) enthält, der einerseits mit negativem Vorzeichen das um eine Taktzeit verzögerte informationstragende Signal (IBl) und ein um vier Taktzeiten (T) verzögertes informationstragendes Signal (IB4) und andererseits mit positivem Vorzeichen ein um zwei Taktzeichen (T) verzögertes informationstragendes Signal (1B2) doppelter Amplitude addiert und ein Summensignal (M) abgibt, daß die Taktrückgewinnungsschaltung ( TAR) eine weitere Multiplizierstufe (MIl J>) enthält, die ein weiteres muitiplikatives Signal (P) abgibt, das dem Produkt des Summensignals (M) und des um eine Taktzeit verzögerten Fehlersignals (Fl) entspricht, wobei mit dem weiteren multiplikativen Signal (P) die Taktphase geregelt wird (Fig. 4).

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Taktrückgewinnungsschaltung (TAR) einen weiteren Integrator ( VSi, Cl) enthält, dem das weitere multiplikative Signal (P) zugeführt wird und der ein weiteres integriertes Signal (Q) abgibt und daß in Abhängigkeit vom weiteren integrierten Signal (Q) cjj_e Taktphase geregelt wird (Fig. 4).

6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Taktrückgewinnungsschaltung (TAR) einen weiteren Vergleicher ( VS4) enthält, dem das weitere integrierte Signal (Q) zugeführt wird und der ein weiteres Vergleichssignal (R) abgibt, das die Folarität des weiteren integrierten Signals (Q) signalisiert und daß die Taktrückgewinnungsschaltung (TAR) einen Phasenschieber (Θ) enthält, der die Trägerphase in Abhängigkeit vom weiteren Vergleichssignal (R) verändert (Fig. 4).