-
Erfindungsgemäß enthält die Trägerrückgewinnungsschaltung eine Multiplizierstufe,
mit der ein multiplikatives Signal abgeleitet wird, das das Produkt des Fehlersignals
und des um eine Taktzeit verzögerten
informationstragenden Signals
signalisiert und wobei in Abhängigkeit vom Vorzeichen des multiplikativen Signals
die Trägerphase geregelt wird.
-
Die erfindungsgemäße Schaltungsanordnung zeichnet sich durch geringen
technischen Aufwand aus und läßt sich weitgehend unter Verwendung digitaler Bausteine
realisieren. Außerdem zeichnet sich die erfindungsgemäße Schaltungsanordnung dadurch
aus, daß damit die Trägerphase weitgehend unabhängig von der Taktphase regelbar
ist.
-
Es ist zweckmäßig, daß die Trägerrückgewinnungsschaltung einen Integrator
enthält, dem das multiplikative Signal zugeführt wird und der ein integriertes Signal
abgibt, und daß in Abhängigkeit vom integrierten Signal die Taktphase geregelt wird.
Auf diese Weise wird bei der Regelung der Trägerphase der Mittelwert mehrerer kleiner
aufeinanderfolgender Fehler berücksichtigt, und es wird eine genaue Einregelung
der Trägerphase erzielt.
-
Zweckmäßigerweise enthält die Trägerrückgewinnungsschaltung einen
Vergleicher, dem das integrierte Signal zugeführt wird und der ein Vergleichssignal
abgibt, das die Polarität des integrierten Signals kennzeichnet. Dabei enthält die
Taktrückgewinnungsschaltung einen Phasenschieber, der die Trägerphase in Abhängigkeit
vom Vergleichssignal verändert.
-
Es ist außerdem vorteilhaft, nicht nur die Trägerphase, sondern auch
die Taktphase mit einer Taktrückgewinnungsschaltung zu regeln, wobei diese Taktrückgewinnungsschaltung
einen Summierer enthält, der einerseits mit negativem Vorzeichen das um eine Taktzeit
verzögerte informationstragende Signal und ein um vier Taktzeiten verzögertes informationstragendes
Signal und andererseits mit positivem Vorzeichen ein um zwei Taktzeichen verzögertes
informationstragendes Signal doppelter Amplitude addiert und ein Summensignal abgibt.
Außerdem enthält die Taktrückgewinnungsschaltung eine weitcre Multiplizierstufe,
die ein weiteres multiplikatives Signal abgibt, das dem Produkt des Summiersignals
und des um eine Taktzeit verzögerten Fehlersignals entspricht, und mit dem weiteren
multiplikativen Signal wird die Taktphase geregelt.
-
Die Taktrückgewinnungsschaltung enthält einen weiteren Integrator,
dem das weitere multiplikative Signal zugeführt wird und der ein weiteres integriertes
Signal abgibt, und daß in Abhängigkeit von diesem weiteren integrierten Signal die
Taktphase geregelt wird. Durch die Verwendung des weiteren Integrators wird bei
der Regelung der Taktphase der Mittelwert mehrerer kleiner aufeinanderfolgender
Fehler berücksichtigt, so daß insgesamt eine genaue Regelung der Taktphase erzielt
wird.
-
Im folgenden werden Ausführungsbeispiele der Erfindung an Hand der
Fig. 1 bis 6 beschrieben, wobei in mehreren Figuren dargestellte gleiche Gegenstände
mit gleichen Bezugszeichen gekennzeichnet sind. Es zeigt Fig. 1 ein Datenübertragungssystem,
Fig. 2 eine ausführlichere Darstellung eines Impulsgenerators des in Fig. I dargestellten
Datenübertragungssystems, Fig. 3 eine Trägerrückgewinnungsschaltung, Fig. 4 eine
Taktrückgewinnungsschaltung, Fig. 5 Signale, die beim Betrieb der in Fig. 3 dargestellten
Trägerrückgewinnungsschaltung auftreten und Fig. 6 Signale, die beinj Betrieb der
in Fig. 4 dargestellten Taktrückgewinnungsschaltung auftreten.
-
Die in Fig. 1 dargestellte Datenübertragungsanlage besteht aus der
Datenquelle DQ, aus den Codierern CD1, CD2, aus dem Sender SE, der Übertragungsstrecke
L, dem Demodulator DM, der Entscheidungsstufe ES, dem Decodierer DC, der Datensenke
DS, der Trägerrückgewinnungsschaltung TRR, der Taktrückgewinnungsschaltung TAR,
der Fehlerstufe FST und aus den Impulsgeneratoren TA, VIT, TR, VI und IB.
-
Fig. 5 zeigt Signale, die bei der in Fig. 1 bis 4 dargestellten Datenübertragungsanlage
auftreten. Die Abszissenrichtungen beziehen sich auf die Zeit t. In Fig. 5 ist oben
das Signal D dargestellt, das von der Datenquelle DQ gemäß Fig. 1 abgegeben wird.
Als Datenquelle kann beispielsweise ein Fernschreiber vorgesehen sein. Das Signal
D ist ein Binärsignal, das innerhalb eines vorgegebenen Bitrahmens die Binärwerte
0 und 1 annimmt. Zu den Zeitpunkten tl, t2, t5 und t6 hat das Signal D den Binärwert
1 und zu den Zeitpunkten t3 und t4 hat das Signal D den Binärwert 0. Das Signal
D wird dem Codierer CDl zugeführt, der eine Vorcodierung bewirkt und das Signal
IB abgibt. Die einzelnen Bits des Signals IB zur Zeit t sind gleich der Modulo-2-Addition
des zur Zeit t auftretenden Bits der Daten D und des zwei Taktzeiten T früher auftretenden
Bits des Signals IB. Beispielsweise ist das Bit IB5 gleich der Modulo-2-Addition
der Bits D5 und IB3.
-
Das Signal IB wird dem Codierer CD2 zugeführt, der den einzelnen
Bits des Signals IB Partial-Response-Impulse zuordnet. Beispielsweise können den
einzelnen Bits Partial-Response-Impulse der Klasse 4 zugeordnet werden. Durch Überlagerung
der einzelnen Partial-Response-Impulse entsteht das Signal A, das über den Ausgang
des Codierers CD2 dem Sender SE zugeleitet wird. Im Sender SE wird ein Träger mit
dem Signal A moduliert, so daß eine Frequenzumsetzung vorgenommen wird und über
den Ausgang des Senders SE ein moduliertes Signal abgegeben wird, das beispielsweise
einen Frequenzbereich von etwa 300 Hz bis 3400 Hz einnimmt. Dieses modulierte Signal
wird über die Ubertragungsstrecke L übertragen. Als Übertragungsstrecke kann beispielsweise
eine Telefonleitung vorgesehen sein.
-
Im Demodulator DM wird das übertragene Signal demoduliert, so daß
von dessen Ausgang ein Signal abgegeben wird, das dem Signal A ähnlich ist. Zu den
Zeitpunkten tl, t2, t3, t4, t5 und t6 nimmt das in Fig. 5 dargestellte und als unverzerrt
angenommene Signal A genau einen der Sollwerte A9, A10, All ein, wodurch die zu
übertragende Information gekennzeichnet wird. Die Sollwerte A9 bzw. A10 bzw.
-
All können beispielsweise aurch die Spannungen +2V bzw. 0 V bzw. V
festgelegt sein. Die Zeitpunkte tl bis t6 folgen einander im Abstand der Schrittdauer
T. Im Gegensatz zum unverzerrten Signal A wird beispielsweise infolge eines Trägerphasenfehlers
bei der Demodulation das verzerrte Signal Al gewonnen. Mit dem verzerrten Signal
Al werden zu den Zeitpunkten tl bis t6 nicht die Sollwerte A9, A10 und All markiert,
sondern fehlerhafte Werte mit den Amplitudenfehlern F2, F3, F4, F5, F6.
-
Das Signal A bzw. das Signal Al wird der Entscheidungsstufe ES zugeführt,
die den zu den Zeitpunkten tl bis t6 auftretenden Amplituden der Signale A bzw.
Al je eine der Amplituden B9, B10, B11 des Signals B zuordnet. Die Entscheidungsstufe
ES
gibt somit das Signal B ab, dessen Amplitude B9 dem Sollwert A9, dessen Amplitude
B10 dem Sollwert A10 und dessen Amplitude B10 dem Sollwert A10 und dessen Amplitude
Bil dem Sollwert All entspricht. Die Amplitudenfehler F2 bis F6 können durch Trägerphasenfehler
und/oder durch Taktphasenfehler verursacht werden. Unter Verwendung der Trägerrückgewinnungsschaltung
TRR und der Taktrückgewinnungsschaltung TAR wird die Phasenlage des Trägers bzw.
des Taktes derart eingestellt, daß die Fehler F2 bis F6 möglichst klein bleiben.
-
Fig. 2 zeigt ausführlicher den auch in Fig. 1 schematisch dargestellten
Generator IB zur Erzeugung der Signale IB1, IB2, die in Fig. 5 dargestellt sind
und die sich nur durch eine Zeitverschiebung um ein Vielfaches der Schrittdauer
T voneinander unterscheiden. Dieser in Fig. 2 dargestellte Generator besteht aus
dem Summierer SU1, aus den beiden Verzögerungsstufen VZ1, VZ2, die je eine Verzögerung
um-die Schrittdauer T bewirken und aus dem Inverter INV. Vom Ausgang des Summierers
SU1 wird das Signal IB abgegeben, vom Ausgang der Verzögerungsstufe VZ1 wird das
um eine Schrittdauer T verzögerte Signal IB1 abgegeben und vom Ausgang der Verzögerungsstufe
VZ2 wird das um zwei Schrittdauern T verzögerte Signa! IB2 abgegeben, das außerdem
dem Inverter INV zugeführt wird, der die Polarität dieses Signals umkehrt und dessen
Ausgang mit einem Eingang des Summierers SU1 verbunden ist.
-
Dem anderen Eingang des Summierers SU1 wird das Signal B zugeführt,
das von der in Fig. 1 dargestellten Entscheidungsstufe ES abgegeben wird.
-
Das Signal IB1 zeichnet sich dadurch aus, daß bei einem reinen Trägerphasenfehler
das Vorzeichen des Produktes der Signale IB1 und F den positiven oder den negativen
Trägerphasenfehler angibt. Zur Reduzierung des Trägerphasenfehlers wird daher einerseits
mit der Fehlerstufe FST das Fehlersignal F ermittelt, und andererseits wird mit
Hilfe des Generators IB das Signal IB1 gewonnen und beide Signale F und IB1 werden
der Trägerrückgewinnungsschaltung TRR zugeführt, mit der der Träger TR1 derart beeinflußt
wird, daß der Trägerphasenfehler verringert wird.
-
Fig. 3 zeigt ausführlicher die in Fig. 1 schematisch dargestellte
Trägerrückgewinnungsschaltung TRR, bestehend aus der Multiplizierstufe MU1, dem
Widerstand R1, aus den Operationsverstärkern VS1, VS2, dem Kondensator C1, dem Schalter
SW1 mit der Steuerstufe ST1 und aus dem Phasenschieber e.
-
Mit der Multiplizierstufe MU1 wird das in Fig. 5 dargestellte multiplikative
Signal G erzeugt, das dem Produkt der Signale F und IB1 entspricht. Die Impulse
des Signals G haben alle die gleiche Polarität, weil nur ein positiver Trägerphasenfehler
vorausgesetzt wurde. Dieses multiplikative Signal G wird über den Widerstand R1
dem Operationsverstärker VS1 zugeführt, der mit dem Kondensator C1 bei der dargestellten
Stellung des Schalters SW1 als Integrator geschaltet ist und von dessen Ausgang
das in Fig. 5 dargestellte Signal H abgegeben wird. Unter den gemachten Voraussetzungen
entsteht das mit dicken Strichen dargestellte ,Signal H.
-
Der Operationsverstärker VS2 ist als Vergleicher geschaltet, wobei
der Pluseingang über den Schaltungspunkt P1 an einer Gleichspannung von 0 V anliegt
und der Minuseingang mit dem Ausgang des Operationsverstärkers VS1 verbunden ist.
Mit Hilfe des Signals H wird das mit dicken Strichen dargestellte Signal K gewonnen,
dessen Binärwerte die positive Polarität des Signals H kennzeichnen.
-
Mit dem Phasenschieber O wird die Phase des Trägers TR in Abhängigkeit
vom Binärwert des Signals K verschoben. Das Signal H wird somit der Phasenstufe
e zugeführt, die die dick gestrichelt dargestellte Flanke des Signals TR1 und somit
eine Vorverlegung einer Impulsflanke bewirkt. Auf diese Weise wird unter Voraussetzung
eines positiven Trägerphasenfehlers ausgehend vom Träger TR der korrigierte Träger
TR1 erzeugt, der dem in Fig. 1 dargestellten Demodulator DM zugeführt wird und dort
die Demodulation des übertragenen Signals A bzw. Al ermöglicht.
-
Falls negative Trägerphasenfehler vorausgesetzt werden, dann haben
die einzelnen Impulse des Signals G alle eine negative Polarität, und es ergeben
sich die mit dünnen Strichen dargestellten Signale H, K und die mit dünnen Strichen
eingezeichnete Flanke des Trägers TR1. In diesem Fall werden somit Flanken des Trägers
TR1 verzögert gegenüber dem vom Trägergenerator TR erzeugten Träger TR.
-
Mit der Steuerstufe S71 und dem Signal Vl wird der Schalter SW1 geschaltet,
derart, daß der Kondensator C1 kurzzeitig nach Auftreten des Signals VI entladen
wird. Auf diese Weise wird die Integrationszeit festgelegt.
-
Fig. 4 zeigt ausführlicher die Taktrückgewinnungsschaltung TAR, die
schematisch auch in Fig. 1 dargestellt ist. Sie besteht aus den Verzögerungsstufen
VZ3, VZ4, ferner aus den Multiplizierstufen MU2, MU3, aus dem Summierer SU2, aus
den Operationsverstärkern VS3, VS4, aus dem Schalter SW2 mit der Steuerstufe ST2
und dem Kondensator C2 und aus der Phasenstufe O. Die Verzögerungsstufen VZ3, VZ4
bewirken je eine Verzögerung um zwei Schritttakte T. Die Multiplizierstufe MU2 multipliziert
das Signal IB2 mit dem Faktor 2. Der Summierer SU2 hat drei Eingänge, von denen
die Eingänge a und c mit einem Minuszeichen und der Eingang b mit einem Pluszeichen
bezeichnet sind. Der Addierer SU2 addiert somit die über die Eingänge a und c zugeführten
Signale mit negativen Vorzeichen und das über den Eingang b zugeführte Signal mit
positivem Vorzeichen.
-
Fig. 6 zeigt einige der Signale, die beim Betrieb der in Fig. 4 dargestellten
Taktrückgewinnungsschaltung auftreten. Die Abszissenrichtung bezieht sich wieder
auf die Zeit t, wobei gegenüber der Fig. 5 eine Zeitraffung vorgenommen wurde. In
Fig. 6 sind oben die Signale IB1 und IB2 des Generators IB dargestellt. Mit der
Verzögerungsstufe VZ4 wird zusätzlich das Signal IB4 gewonnen. Der Summierer SU2
summiert die Signale IB4 und IB1 mit negativen Vorzeichen zum Ausgangssignal der
Multiplizierstufe MU2.
-
Das vom Ausgang des Summierers SU2 abgegebene Signal M ist in Fig.
6 dargestellt. Aus dem in den Fig. 5 und 6 dargestellten Fehlersignal Fwird mit
der Verzögerungsstufe VZ3 das in Fig. 6 dargestellte Fehlersignal F1 gewonnen. Mit
der Multiplizierstufe MU3 werden die Signale F1 und M multipliziert, so daß sich
das Signal P ergibt.
-
Der Operationsverstärker VS3 bildet mit dem Kondensator C2 einen
Integrator, dem eingangsseitig das Signal P zugeführt wird und der über seinen Ausgang
das Signal Q abgibt. Mit der Steuerstufe ST2 und dem Schalter SW2 wird in Abhängigkeit
vom Signal VJT die Integrationsdauer eingestellt, indem
kurzzeitig
nach Auftreten eines der Impulse des Signals VIT mit dem Schalter SW2 der Kondensator
C2 entladen wird. Der Operationsverstärker VS4 ist ähnlich dem in Fig. 3 dargestellten
Operationsverstärker VS2 als Vergleicher geschaltet, wobei der Pluseingang über
den Schaltungspunkt P2 an ein Potential von 0 V angeschlossen ist. Uber den Ausgang
des Operationsverstärkers VS4 wird daher das Signal R abgegeben, das die Polarität
des Signals Q kennzeichnet. Dem Phasenschieber wird das Taktsignal TA zugeführt,
und kurz nach dem Auftreten eines der Impulse des Signals VIT wird in Abhängigkeit
von der Polarität des Signals R die gestrichelt dargestellte Impulsflanke des Signals
TA erzeugt, die gegenüber der voll dargestellten Impulsflanke des Signals TA zeitlich
vorverlegt ist. Falls die Impulse des Signals P eine negative Polarität haben, dann
haben auch die Signale Q und R eine negative Polarität, wodurch ein verspätetes
Auftreten einer Impulsflanke des Taktsignals TA bewirkt wird.
-
An Hand der Fig. 1 bis 6 wird ein Datenübertragungssystem beschrieben,
bei dem sendeseitig aus dem Signal D das Signal IB abgeleitet wird. Aus dem informationstragenden
Signal IB werden die Signale IB1, IB2 abgeleitet, mit denen die Trägerphasenregelung
und die Taktphasenregelung durchgeführt werden. Falls kein Codierer CD1 vorgesehen
ist und sendeseitig aus dem Signal das Partial-Response-Impulssignal abgeleitet
wird, dann können aus dem informationstragenden Signal D um die Taktzeiten T bzw.
2 Tverzögerte Signale D abgeleitet und zur Träger- und Taktphasenregelung herangezogen
werden.