DE3017237A1 - Verfahren zur taktrueckgewinnung mit einer phasenregelschleife - Google Patents
Verfahren zur taktrueckgewinnung mit einer phasenregelschleifeInfo
- Publication number
- DE3017237A1 DE3017237A1 DE19803017237 DE3017237A DE3017237A1 DE 3017237 A1 DE3017237 A1 DE 3017237A1 DE 19803017237 DE19803017237 DE 19803017237 DE 3017237 A DE3017237 A DE 3017237A DE 3017237 A1 DE3017237 A1 DE 3017237A1
- Authority
- DE
- Germany
- Prior art keywords
- input
- clock
- flip
- input signal
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
-
- Verfahren zur Taktrückgewinnung mit
- einer Phasenregelschleife Die Erfindung betrifft ein Verfahren zur Rückgewinnung des Taktes aus einem binären NRZ-Eingangssignal. Bei binären NRZ-Signaien ist die Taktfrequenz im Signalspektrum nicht enthalten. Das Signal muß daher zunächst umgeformt werden, z.B. durch nichtlineare Schaltelemente in Verbindung mit zeitbestimmenden Schaltelementen (Gleichrichter in Verbindung mit Differenziergliedern oder monostabile Multivibratoren). Solche Schaltungen sind z.B. aus der Zeitschrift "Der Elektroniker" No. 9 (1976) in einem Aufsatz von Roland Best "Theorie und Anwendung des Phase-locked loops" bekannt. Aus dem umgeformten Eingangssignal kann die Taktfrequenz zurückgewonnen werde, entweder durch Filterung oder mit einer Phasenregelschleife in Verbindung mit einem steuerbaren Oszillator (PLL).
- Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und Schaltungen anzugeben,, die eie Rückgewinnung des Taktes eines NRZ-Signals ermöglichen, ohne zeitbestimmende Elemente wie Differenzierglieder, monostabile Kippschal tungen oder ähnliches zu verwenden.
- Die Aufgabe wird gelöst, wie im Aspruch 1 beschrieben.
- Die Unteransprüche geben vorteilh:Cte Ausgestaltungen wieder.
- Die Erfindung wird anhand der Figuren 1 bis 6 beschrieben.
- In Figur 1 wird das Eingangssignal zunächst verzweigt und in einem Zweig invertiert. Ursprüngliches und invertiertes Signal werden den Rücksetz-Eingngen zweier Flip-Flops zugeführt, deren Dateneingänge auf hohem Potential (logisch "1") liegen und deren Takteingänge vom Taktsignal angesteuert werden. Die invertierten Ausgänge der beiden Flip-Flops sind mit den beiden Eingängen eines NAND-Gatters verbunden.
- Wie aus Figur 2 ersichtlich, entstehen bei jedem Zeichenwechsel des Eingangssignals am Ausgang des NANDGatters impulse, deren Breite durch die Zeitdifferenz zwischen Eingangssignalflanke und Taktflanke bestimmt wird. Solange in jedem Takt ein Zeichenwechsel des Eingangssignals stattfindet, ist daher der strichpunktiert eingezeichnete Gleichspannungsmittelwert des Ausgangssignals A umgekehrt proportional zu . Er kann daher zur Steuerung der Frequenz eines Oszillators (VCO) verwendet werden, der die Taktfrequenz erzeugt und von dem über einen nachfolgenden Impulsformer die Taktimpulse abgeleitet werden. Zur Einstellung des gewünschten Arbeitspunktes von T wird der Gleichspannungsrnit telwert von A in einem Differenzverstärker mit einer einstellbaren Gleichspannung verglichen. Um die Stabilität der Regelsehleife zu gewährleisten, ist eines der bekannten Schleifenfilter hinter den Ausgang des NAND-Gatters geschaltet. Es unterdrückt gleichzeitig die Wechselspannungsan teile von A.
- Wenn im Eingangssignal kein Zeichenwechsel stattfindet, läuft der Gleichspannungsmittelwert von A gegen einen Maximalwert. Im praktischen Betrieb entsteht daher ein Regelfehler, der umso größer ist, je weniger Zeichenwechsel stattfinden. Rinne Möglichkeit zur Ver-ringerung dieses Regelfehlers besteht darin, daß man durch eine entsprechende Schaltung dafür sorgt, daß der Gleichspannungsmittelwert bei fehlendem Zeichenwechsel des Æin;angssignals nicht gegen den Maximalwert, sondern gegen einen Mittelwert läuft, der etwa dem normalen Arbeitspunkt entspricht.
- Dies läßt sich dadurch realisieren, daß die Dateneingänge der Flip-Flop-s statt mit logisch "1" mit den invertierten Ausgängen verbunden werden (Figur 1, gestrichelte Verbindung).
- Bei dieser Schaltung Wird, solange ke-in Zeichenwechsel des Eingangssignals stattfindet, mindestens in einem der beiden FlipFlops der Takt geteilt und ein Ausgangssignal mit der halben Taktfrequenz und dem Tastverhältnis 1:1 abgegeben, -dessen Gleichspannängsmittelwert dem Mittelpunkt des Regelbereichs entspricht (Figur 2, rechter Teil).
- Eine andere Ausführung der Erfindung ist in Figur 3 dargestellt. In diesem Falle wird das Eingangssignal dem Dateneingang eines -Flip-Flops und dem einen Eingang eines ersten NAND-Gatters und das invertierte Eingangssignal dem einen Eingang eines zweiten NAND-Gatters zugeführt. Die beiden anderen Eingänge der NAND-Gatter sind mit den Aus gängen Q und Q des Flip-Flops verbunden Die Ausgänge des ersten und zweiten NAND-Gatters sind mit den beiden Eingängen eines UND-Gatters verbunden, dessen Ausgangssignal A die gewünschte Abhängigkeit des GleichspannungsPJittelwer tes von @. zeigt (Figur 3). Bei dieser Schaltung kann das regenerierte Eingangssignal FR direkt an einem der Ausgänge des Flip-Flops abgenommen werden.
- Damit der Gleichspannungsmittelwert bei fehlendem Zeichen wechsel nicht regen seinen Maximalwert, sondern gegen einen Mittelwert läuft, ist ein weiterer taktgesteuerter Flip Flop vorgesehen (gestrichelt in Figur 3), dessen Rücksitz Eingang das .Signal A zugeführt wird und dessen Ausgang Q mit seinem Dateneingang verbunden ist. Das Signal A' am Ausgang Q dieses Flip-Flops hat dann die gewünschte Eigen schaft (vgl. Figur 4, rechter Teil). Eine Ausführung mit mehreren taktsynchronen Eingangssignalen E1 und E2 ist in Figur 5 dargestellt. Dabei ist bei diesem Beispiel vorausgesetzt, daß Zeichenwechsel in den Eingangssignalen immer nur abwechselnd und um jeweils eine Taktperiode verschoben auftreten. Derartige Signale werden z.B. vom Phasendemodulator eines Übertragungssystems mit Offset-PSK geliefert.
- Eine andere Ausführung ist in Figur 6 dargestellt. In die sem Falle wurde jedoch angenommen, daß Zeichenwechsel auch gleichzeitig in beiden Eingangssignalen E1 und E2 auftre ten können.
- L e e r s e i t e
Claims (8)
- Patentansprüche Verfahren zur TaktrUckgewinnung aus binären NRZ-Eingangssignalen mit einer Phasenregelschleife, bei welher zur Stabilisierung der Regelschleife ein Schleifenfilter verwendet wird, dadurch gekennzeichnet, daß durch logische Verknüpfung zwischen Ringangssignal, invertiertem Eingangssignal und Takt zwei Impulsreihen gebildet werden, die durch eine weitere logische Verknüpfung ein Ausgangssignal liefern, dessen Gleichspannungsmittelwert in einem direkten Zusammenhang mit der Zeitdifferenz zwischen Eingangssignalflanke und Taktflanke steht.
- 2. Anordnung zur Verwirklichung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß für die logische Verknüpfung zwischen Eingangssignal und Takt bzw. zwisehen invertiertem Eingangssignal und Takt je ein Flip Flop verwendet ist, wobei das Eingangssignal bzw. das invertierte Eingangssignal dem Setz- oder Rücksetzeingang .je eines Flip-Flops und der Takt den beiden Takteingängen zugeführt ist, daß die invertierten Ausgänge der beiden Flip-Flops mit den Eingängen eines Gatters verbunden sind, daß der Ausgang (A) des Gatters über ein Schleifenfilter und eine steuerbare Spannungsquelle mit einem Oszillator (VCO) verbunden ist, der den Takt (T) für die Flip-Flops liefert (Figur 1).
- 3. Anordnung zur Verwirklichung des Verfahrens nach Anspruch 1, dadurch- gekennzeiohnet, daß für die logische Verknüpfung zwischen Eingangssignal und Takt ein Flip Flop in Verbindung mit zwei Gattern verwendet ist, wobei das Eingangss-ignal dem Dateneingang des FlipFlops und einem Eingang eines ersten Gatters zugeführt ist, daß das invertierte Eingangssignal dem einen Eingang eines zweiten Gatters zugeführt ist; daß der andere Eingang des ersten Gatters mit dem invertierten Ausgang (Q1) des Flip-Flops verbunden ist und der andere Eingang des zweiten Gatters mit dem nicht invertierten Ausgang (Q1) des Flip-Flops ver-bunden ist, daß die Ausgänge der beiden Gatter mit einem UND-Gatter zusammengefaßt sind, daß der Ausgang (A) des UND-Gatters über ein Schleifenfilter und eine steuerbare Spannungsquel le mit einem Oszillator (VCO) verbunden ist, der den-Tak't für das Flip-Flop liefert (Figur 3).
- 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Anordnung nach Anspruch 3 gleichzeitig al.s Regen rator verwendet wird, wobei das regenerierte Signal vom invertierten' Ausgang (Q1) oder vom nicht Invertierten Ausgang (Q1) des Flip-Flops abgenommen wiid.
- 5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei mehreren taktsynchronen Eingangssignalen, von denen jedes gemäß Anspruch 2 oder 3 verarbeitet wird, die Ausgangssignale (A) mit einem Additionsglied zum Summensignal (A") zusammengefaßt werden (Figur 5)
- 6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei mehreren taktsynchronen Eingangssignalen, von denen Jedes gemäß Anspruch 2 oder 3 verarbeitet wird, ein Gatter alle Sig-nale- zum Summensignal (A") zusammenfaßt (Figur 6).
- 7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in der Zeit, während-der in keinem der Eingangssignale ein Zeichenwechsel stattfindet, durch einen taktgesteu erten Flip-Flop ein Ausgangssignal mit dem Tastverhält nis 1:1 erzeugt wird, dessen Gleichspannungsmittelwert dem Mittelwert des Regelbereichs entspricht.
- 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß für den taktgesteuerten Flip-Flop, der zur Erzeugung eines mittleren Gleichspannungsmittelwertes bei fehlen dem Zeichenwedhsel im Eingangasignal- dient,- einer der für die Verknüpfung zwischen Eingangssignal und Takt verwendeten Flip-Flops mitbenutzt wird.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19803017237 DE3017237C2 (de) | 1980-05-06 | 1980-05-06 | Schaltungsanordnung zur Taktrückgewinnung mit einer Phasenregelschleife (PLL) |
BR8102734A BR8102734A (pt) | 1980-05-06 | 1981-05-05 | Processo para a recuperacao de cadencia a partir de sinais de entrada binarios nrz com um enlace de regulagem de fase e disposicao para a realizacao do mesmo |
AT201881A AT384132B (de) | 1980-05-06 | 1981-05-06 | Anordnung zur taktrueckgewinnung aus binaeren nrz-eingangssignalen mit einer phasenregelschleife |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19803017237 DE3017237C2 (de) | 1980-05-06 | 1980-05-06 | Schaltungsanordnung zur Taktrückgewinnung mit einer Phasenregelschleife (PLL) |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3017237A1 true DE3017237A1 (de) | 1981-11-12 |
DE3017237C2 DE3017237C2 (de) | 1985-05-02 |
Family
ID=6101688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19803017237 Expired DE3017237C2 (de) | 1980-05-06 | 1980-05-06 | Schaltungsanordnung zur Taktrückgewinnung mit einer Phasenregelschleife (PLL) |
Country Status (3)
Country | Link |
---|---|
AT (1) | AT384132B (de) |
BR (1) | BR8102734A (de) |
DE (1) | DE3017237C2 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3149731A1 (de) * | 1981-12-15 | 1983-06-23 | Siemens AG, 1000 Berlin und 8000 München | Regenerator fuer ein digitales nachrichtensystem |
EP0168943A1 (de) * | 1984-06-07 | 1986-01-22 | BRITISH TELECOMMUNICATIONS public limited company | Signaltaktschaltungen |
CN112326282A (zh) * | 2019-08-05 | 2021-02-05 | 计算系统有限公司 | 振动频谱窗口增强 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8674754B2 (en) | 2007-02-09 | 2014-03-18 | Intel Mobile Communications GmbH | Loop filter and phase-locked loop |
-
1980
- 1980-05-06 DE DE19803017237 patent/DE3017237C2/de not_active Expired
-
1981
- 1981-05-05 BR BR8102734A patent/BR8102734A/pt not_active IP Right Cessation
- 1981-05-06 AT AT201881A patent/AT384132B/de not_active IP Right Cessation
Non-Patent Citations (3)
Title |
---|
DE-Z.: Der Elektroniker, Nr.6, 1975, EL9-EL16 * |
DE-Z.: Der Elektroniker, Nr.9, 1976, EL20-EL28 * |
DE-Z.: Elektronik (1974), H.11, S.425-428 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3149731A1 (de) * | 1981-12-15 | 1983-06-23 | Siemens AG, 1000 Berlin und 8000 München | Regenerator fuer ein digitales nachrichtensystem |
EP0168943A1 (de) * | 1984-06-07 | 1986-01-22 | BRITISH TELECOMMUNICATIONS public limited company | Signaltaktschaltungen |
US4881243A (en) * | 1984-06-07 | 1989-11-14 | British Telecommunications Public Limited Company | Signal timing circuits |
CN112326282A (zh) * | 2019-08-05 | 2021-02-05 | 计算系统有限公司 | 振动频谱窗口增强 |
Also Published As
Publication number | Publication date |
---|---|
ATA201881A (de) | 1987-02-15 |
BR8102734A (pt) | 1982-01-26 |
AT384132B (de) | 1987-10-12 |
DE3017237C2 (de) | 1985-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1953484C3 (de) | Schaltungsanordnung zur Regelung von Frequenz und Phase der von einem spannungsgesteuerten Oszillator gelieferten Taktimpulse | |
DE3307782C2 (de) | Schaltungsanordnung zur Erzeugung von Synchrontaktsignalen | |
EP0044493A1 (de) | Frequenz/Phasenregelschleife und deren Verwendung als Fernseh- bzw. Farbfernsehgerät-Teilschaltung | |
DE2703395C3 (de) | Schaltungsanordnung zum Rückgewinnen kodierter Binärinformation | |
DE3022746A1 (de) | Digitale phasenkomparatorschaltung | |
EP0203208B1 (de) | Frequenzsyntheseschaltung zur Erzeugung eines analogen Signals mit digital in Stufen einstellbarer Frequenz | |
DE3212453C2 (de) | ||
DE4004195C2 (de) | Schaltungsanordnung zur Erzeugung eines mit einem Referenzsignal verkoppelten Signals | |
DE2751021B2 (de) | Synchronisierschaltung für eine Oszillatorschaltung | |
DE3906094C2 (de) | Digitale Phasen/Frequenz-Detektorschaltung | |
DE2119091A1 (de) | Spannungsgesteuerter Taktgenerator | |
DE2849797C2 (de) | Digitale Frequenzteileranordnung | |
DE3017237A1 (de) | Verfahren zur taktrueckgewinnung mit einer phasenregelschleife | |
EP0307595A1 (de) | Schaltungsanordnung zur Erzeugung zweier eng benachbarter Frequenzen | |
EP0060862B1 (de) | Schaltungsanordnung zur erzeugung einer regelspannung in abhängigkeit von der frequenz- oder phasendifferenz und verwendung der schaltungsanordnung | |
DE2114149B2 (de) | Amplitudendiskriminator fuer eine schaltungsanordnung zur erzeugung eines korrektursignals zur flankenversteilerung von impulsen | |
DE2951134C2 (de) | ||
DE2651043C3 (de) | Empfänger für synchrone Signale mit doppelter phasenverriegelter Schleife | |
EP0230337B1 (de) | Schaltungsanordnung zur Frequenzteilung | |
DE2748832C2 (de) | PCM-Regenerator mit Taktrückgewinnungsschaltung | |
DE3135228A1 (de) | Schaltungsanordnung zum abgleich einer pulsfrequenz einer quarzgesteuerten uhr | |
DE3614428A1 (de) | Digitale phasen/frequenz-detektorschaltung | |
DE2504154A1 (de) | Verfahren zur erzeugung einer kontinuierlichen schwingung aus einer unregelmaessigen digitalen signalfolge | |
DE3146956A1 (de) | Automatische abstimmfrequenzsteuerung fuer einen empfaenger | |
DD238898A1 (de) | Pll-schaltung fuer digitale abstimmkonzepte bei rundfunkempfaengern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: AEG-TELEFUNKEN NACHRICHTENTECHNIK GMBH, 7150 BACKN |
|
8127 | New person/name/address of the applicant |
Owner name: ANT NACHRICHTENTECHNIK GMBH, 7150 BACKNANG, DE |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |