DE2951134C2 - - Google Patents
Info
- Publication number
- DE2951134C2 DE2951134C2 DE2951134A DE2951134A DE2951134C2 DE 2951134 C2 DE2951134 C2 DE 2951134C2 DE 2951134 A DE2951134 A DE 2951134A DE 2951134 A DE2951134 A DE 2951134A DE 2951134 C2 DE2951134 C2 DE 2951134C2
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- emitter
- pulse
- phase comparison
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Manipulation Of Pulses (AREA)
Description
Die Erfindung betrifft eine Schaltungsanordnung zur
Wiedergewinnung eines Taktsignals aus einem impuls
förmigen Eingangssignal nach dem Oberbegriff des
Patentanspruchs 1.
Bei der Übertragung bzw. Wiedergabe einer Aufzeichnung
von digitalen Signalen ist es erforderlich, die Signale
zu regenerieren, da durch verschiedene Einflüsse, wie
Bandbegrenzung und Amplituden- und Phasenabweichung in
der Übertragungskennlinie Abweichungen von ihrer
ursprünglichen Rechteckform auftreten. Die Regenerierung
erfolgt üblicherweise derart, daß die Impulse bitweise
zu einer Zeit abgetastet werden, während der keine
Flanken zu erwarten sind. Hierzu ist es erforderlich,
ein Taktsignal zu erzeugen, dessen Frequenz und
Phasenlage diesen Erfordernissen entspricht, wobei
das Taktsignal auftretenden Laufzeitschwankungen
möglichst zu folgen hat.
Aus der US-PS 36 46 269 ist eine Synchronisations
schaltung für den Empfang und die Regenerierung von
Zeitsignalen in einem synchronisierten digitalen
Übertragungssystem bekannt, welche eine Schwungrad
schaltung mit einem spannungsgesteuerten Oszillator,
einem Tiefpaßfilter und einer Phasenvergleichsschaltung
enthält. Die Schwungradschaltung wird durch ein Impuls
signal synchronisiert, welches von einem impulsförmigen
Eingangssignal in einer Bit-Synchronisationsabtrenn
schaltung mit einem nachgeschalteten Impulsformer und
einer Torschaltung abgeleitet wird. Die Torschaltung
wird durch ein Signal gesteuert, welches die Übertragung
des Impulssignals verhindert, sobald die Amplitude
des Eingangssignals einen vorgegebenen Pegel unter
schreitet. Diese bekannte Synchronisationsschaltung
weist den Nachteil auf, daß bei schlechtem Signal/
Rausch-Abstand des Eingangssignals die Schwungrad
schaltung nicht synchronisiert wird. Außerdem ist
diese bekannte Schaltung nicht geeignet, aus einem
Eingangssignal mit großer Datenrate, z. B. 100 Mbit/s,
ein zugehöriges Taktsignal wiederzugewinnen.
Ferner ist aus der Zeitschrift "Marconi Review",
No. 193, Second Quarter 1974, Seite 93 ff., bekannt,
aus den Signalflanken Impulse abzuleiten und damit
einen steuerbaren Oszillator zu regeln. Ein hierfür
erforderlicher Phasenvergleich kann mit zwei ver
schiedenen Schaltungen durchgeführt werden. Bei der
einen werden die zu vergleichenden Signale (Sinus-
oder Rechteckspannungen) multipliziert. Es treten
jedoch bei vielen in Frage kommenden Codes für die
digitale Übertragung bzw. Aufzeichnung Impulsflanken
nur unregelmäßig auf. Dies ist bei derartigen
Phasenvergleichsschaltungen deshalb nachteilig,
weil während des Ausbleibens von Impulsen die
Steuerspannung nicht bei dem letzten vorliegenden
Wert verbleibt. Dieser Nachteil tritt zwar bei
Phasenvergleichsschaltungen, die nach dem Abtast-
und Haltprinzip arbeiten, nicht auf. Es sind jedoch
bei diesen Schaltungen sehr kurze Impulse erforderlich,
so daß derartige Schaltungen für hohe Frequenzen
schwierig zu verwirklichen sind.
Aufgabe der vorliegenden Erfindung ist es, eine möglichst
einfache Schaltung unter Umgehung der genannten Nachteile
anzugeben. Diese Aufgabe wird durch die im kennzeichnenden
Teil des Patentanspruchs 1 angegebenen Merkmale gelöst.
Die erfindungsgemäße Schaltungsanordnung mit den kenn
zeichnenden Merkmalen des Hauptanspruchs hat demgegen
über den Vorteil, daß keine derartig extrem schnellen
und deshalb kritischen Bauteile verwendet werden müssen.
Als weiterer Vorteil ist anzusehen, daß die erfindungs
gemäße Schaltung bei verschiedenartigen Störungen,
beispielsweise Ausbleiben von Impulsen oder bei Auftreten
von Störimpulsen, eine zuverlässige Regenerierung des
Taktes gewährleistet.
Weitere Vorteile und Einzelheiten der Erfindung werden
im folgenden anhand eines Ausführungsbeispiels
beschrieben und in der Zeichnung mit mehreren Figuren
dargestellt. Von den Figuren zeigt
Fig. 1 eine Schaltung zur Regenerierung eines Taktes gemäß
der eingangsgenannten Zeitschrift "Marconi Review",
Fig. 2 schematisch ein Ausführungsbeispiel der Erfindung,
Fig. 3 Spannungszeitdiagramme, wie sie bei den
Schaltungen nach Fig. 1 und 2 auftreten, und
Fig. 4 ein Ausführungsbeispiel für einen Start-Stop-
Oszillator.
Der Schaltungsanordnung nach Fig. 1 werden bei 1 die zu
regenerierenden Impulse zugeführt. Diese können bei
spielsweise die in Fig. 3 , Zeile a, gezeigte Form
aufweisen. Vor der Übertragung bzw. Aufzeichnung
hatten diese Impulse beispielsweise die in Zeile b
gezeigte
Form, welche durch die Regenerierung wieder zurückzuge
winnen ist. Dazu ist es erforderlich, die Impulse inner
halb der einzelnen sogenannten Bit-Zellen abzutasten.
Dieses Abtasten erfordert jedoch wiederum eine Gewin
nung eines Taktsignals, dessen Kurvenform in Zeile c
der Fig. 3 dargestellt ist. Hierzu wird bei einer be
kannten Schaltungsanordnung (Fig. 1) das in Zeile a ge
zeigte Signal zwei Differenzierschaltungen bestehend
jeweils aus einem Kondensator 2, 3, einer Diode 4, 5 und
einem Widerstand 4′, 5′ zugeführt. An der Diode 4 ent
steht bei Auftreten einer abfallenden Flanke ein kurzer
negativer Impuls, während an der Diode 5 bei einer an
steigenden Flanke ein positiver Impuls entsteht. Die ne
gativen Impulse werden in ihrer Polarität mit Hilfe eines
Umkehrverstärkers 6 umgekehrt und mit Hilfe des UND-Gat
ters 7 den positiven Impulsen zugeführt, so daß am Schal
tungspunkt 8 die in Zeile d dargestellte Impulsreihe auf
tritt. Diese Impulsreihe wird dem einen Eingang einer
Phasenvergleichsschaltung 9 zugeführt, deren anderer
Eingang mit der Ausgangsspannung eines steuerbaren Os
zillators 10 beaufschlagt ist. Das Ergebnis des Pha
senvergleichs wird über einen Tiefpaß 11 dem Steuer
eingang des steuerbaren Oszillators 10 zugeführt. Diese
sogenannte Schwungradschaltung oder auch PLL-Schaltung
genannt, bewirkt nun, daß sich kurzfristige Störungen
in der in Zeile d gezeigten Impulsreihe nicht störend
bemerkbar machen, sofern die Zeitkonstante des Tiefpas
ses 11 groß ist. Zur einwandfreien Funktion der Phasen
vergleichsschaltung 9 ist es jedoch erforderlich, daß
die Impulse sehr kurz sind, was schaltungstechnisch bei
hohen Frequenzen der zu übertragenden Impulse schwie
rig zu verwirklichen ist.
Die in Fig. 2 dargestellte erfindungsgemäße Anordnung
weist bei 12 einen Eingang für die Impulse auf. Über
einen Begrenzer 21 gelangen sie einerseits direkt zu
einem Start-Stop-Oszillator 22 und andererseits über
einen Umkehrverstärker 23 zu einem weiteren Start-
Stop-Oszillator 24. Die Ausgangsspannung des Umkehrver
stärkers 23 ist in Zeile e der Fig. 3 dargestellt. Die
Start-Stop-Oszillatoren 22 und 24 sind übliche Sinus-
Oszillatoren, die auf die Taktfrequenz abgestimmt sind
und jeweils bei Vorliegen der Eingangsimpulse schwin
gen bzw. bei Beginn der Eingangsimpulse sofort anschwin
gen. Es ergeben sich somit die in den Zeilen f und g
gezeigten Ausgangsspannungen der Start-Stop-Oszillato
ren 22 und 24. Anschließend werden die sinusförmigen
Ausgangsspannungen begrenzt in den Begrenzern 25 und
26 und in der Und/Oder-Schaltung 27 kombiniert. Das
Ausgangssignal der Schaltung 27 ist in Zeile h darge
stellt und wird einer PLL-Schaltung zugeführt, die aus
einer Phasenvergleichsschaltung 29, einem Tiefpaß
30 und einem Oszillator 31 besteht. Die Abtastimpulse
werden aus der Ausgangsspannung des Oszillators 31 mit
Hilfe eines Impulsformers 32 gebildet und sind in Zeile
i der Fig. 3 dargestellt.
Der in Fig. 4 dargestellte Start-Stop-Oszillator 24
besteht im wesentlichen aus den Transistoren 41 und 42,
deren Emitter über die Spule 43 untereinander gekoppelt
sind, die Kollektoren sind an den einen Pol 44, der
Emitter des Transistors 42 über einen Widerstand 57 an den anderen Pol 45 einer
Spannungsquelle angeschlossen. Ferner ist der Emitter
des Transistors 41 über einen Kondensator 46 mit kon
stantem Potential verbunden.
Die Rechteckimpulse werden über einen Differenzverstär
ker, der von den Transistoren 47 und 48 und von den
Widerständen 49, 50 und 51 gebildet wird, bei 52 und 53
zugeführt. Da die Kollektoren der Transistoren gegen
phasige Ausgangsspannungen aufweisen, dient einer von
beiden als Umkehrverstärker 23 (Fig. 2). An den anderen
Kollektor kann dann der Start-Stop-Oszillator 22 ange
schlossen werden.
Wenn die Impulse am Kollektor des Transistors 48 posi
tive Spannung aufweisen, ist der Transistor 41 nichtlei
tend, die Spule 43 und der Kondensator 46 bilden einen
Parallelschwingkreis, wobei das vom Kondensator 46 ab
gewandte Ende der Spule 43 über die Emitter-Kollektor-
Strecke des Transistors 42 und die Betriebsspannungs
quelle mit konstantem Potential verbunden ist. Durch die
Impulsflanke ist der Schwingkreis zu Schwingungen an
geregt worden. Seine Güte ist derart bemessen, daß wäh
rend den in der Praxis auftretenden Impulspausen keine
störende Dämpfung auftritt. Die Schwingungen werden
über den aus dem Transistor 54 und den Widerständen 55
und 56 bestehenden Impedanzwandler zum Ausgang 57 ge
leitet.
Während der negativen Intervalle der Impulse am Kollek
tor des Transistors 48 ist der Transistor 41 leitend,
so daß der Schwingkreis stark bedämpft wird und die
Schwingungen abbrechen.
Claims (4)
1. Schaltungsanordnung zur Wiedergewinnung eines Taktsignals
aus einem impulsförmigen Eingangssignal mit einer Schwung
radschaltung, bei welcher der Ausgang einer Phasenvergleichs
schaltung über einen Tiefpaß an den Steuereingang eines
steuerbaren Oszillators angeschlossen ist und bei welcher
der Ausgang des steuerbaren Oszillators mit einem Eingang
der Phasenvergleichsschaltung verbunden ist, sowie mit
einer Impulsschaltung zur Ableitung eines mit dem
Eingangssignal verkoppelten Impulssignals, welches
einem anderen Eingang der Phasenvergleichsschaltung
zugeführt ist, gekennzeichnet durch zwei Start-Stop-
Oszillatoren (22, 24), welchen das Eingangssignal mit
unterschiedlicher Polarität zugeführt ist, und eine
Verknüpfungsschaltung (27), deren Eingängen Ausgangs
signale der Start-Stop-Oszillatoren (22, 24) zugeführt
sind und an deren Ausgang das Impulssignal für die
Phasenvergleichsschaltung (29) der Schwungradschaltung
abnehmbar ist.
2. Schaltungsanordnung nach Anspruch 1, dadurch
gekennzeichnet, daß jeder der beiden Start-Stop-
Oszillatoren (22, 24) zwei Transistoren (41, 42)
enthält, deren Emitter über eine Spule (43) verbunden
sind, wobei die Basis eines der Transistoren mit
dem Eingangssignal beaufschlagt ist, wobei einer der
Emitter über einen Kondensator (46) und der andere
Emitter über einen ersten Widerstand (57) mit einem
ersten Pol (45) einer Betriebsspannungsquelle verbunden
ist und wobei die Kollektoren an einem zweiten Pol (44)
der Betriebsspannungsquelle angeschlossen sind.
3. Schaltungsanordnung nach Anspruch 2, gekennzeichnet
durch einen Emitterfolger (54), dessen Basis über einen
zweiten Widerstand (55) mit jenem Emitter der beiden
Transistoren (41) verbunden ist, welcher an dem
Kondensator (46) liegt, dessen Kollektor mit dem ersten
Pol (45) der Betriebsspannungsquelle verbunden ist
und dessen Emitter über einen dritten Widerstand (56)
an dem zweiten Pol (44) der Betriebsspannungsquelle
angeschlossen ist und wobei an dem Emitter das Impuls
signal abnehmbar ist.
4. Schaltungsanordnung nach Anspruch 1 und 2, dadurch
gekennzeichnet, daß das den beiden Start-Stop-Oszillatoren
(22, 24) zugeführte Eingangssignal zuvor über eine
Begrenzerschaltung (21) geleitet ist.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19792951134 DE2951134A1 (de) | 1979-12-19 | 1979-12-19 | Schaltungsanordnung zur gewinnung eines abtasttaktes |
US06/216,938 US4413236A (en) | 1979-12-19 | 1980-12-16 | Circuit for deriving a timing signal from digital imput signals |
JP17909280A JPS5698053A (en) | 1979-12-19 | 1980-12-19 | Sampling clock pulse forming circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19792951134 DE2951134A1 (de) | 1979-12-19 | 1979-12-19 | Schaltungsanordnung zur gewinnung eines abtasttaktes |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2951134A1 DE2951134A1 (de) | 1981-07-23 |
DE2951134C2 true DE2951134C2 (de) | 1989-03-23 |
Family
ID=6088936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19792951134 Granted DE2951134A1 (de) | 1979-12-19 | 1979-12-19 | Schaltungsanordnung zur gewinnung eines abtasttaktes |
Country Status (3)
Country | Link |
---|---|
US (1) | US4413236A (de) |
JP (1) | JPS5698053A (de) |
DE (1) | DE2951134A1 (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2951022A1 (de) * | 1979-12-19 | 1981-07-23 | Robert Bosch Gmbh, 7000 Stuttgart | Schaltungsanordnung zur erzeugung von taktimpulsen bei der regenerierung von rechteckimpulsen |
US4523158A (en) * | 1983-02-02 | 1985-06-11 | Rca Corporation | Clock regenerator using two on-off oscillators |
DE3407450A1 (de) * | 1984-02-29 | 1985-08-29 | Siemens AG, 1000 Berlin und 8000 München | Pulsregenerierschaltung |
US4622586A (en) * | 1985-04-04 | 1986-11-11 | Rca Corporation | Digital slicer having a pulse-width locked loop |
US5028887A (en) * | 1989-08-31 | 1991-07-02 | Qualcomm, Inc. | Direct digital synthesizer driven phase lock loop frequency synthesizer with hard limiter |
MX9706979A (es) * | 1995-03-16 | 1997-12-31 | Qualcomm Inc | Sintetizador de frecuencia pll excitado por sintetizador digital directo con pll de limpieza. |
US6032028A (en) * | 1996-04-12 | 2000-02-29 | Continentral Electronics Corporation | Radio transmitter apparatus and method |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3493868A (en) * | 1967-03-07 | 1970-02-03 | Gen Electric | Carrier restoration means for binary signals |
JPS4830781B1 (de) * | 1968-06-25 | 1973-09-22 | ||
CH604440A5 (de) * | 1975-11-07 | 1978-09-15 | Siemens Ag Albis | |
DE2738648C3 (de) * | 1977-08-26 | 1980-05-22 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltung zur Regeneration für insbesondere digitale Signale |
US4310805A (en) * | 1979-12-13 | 1982-01-12 | General Electric Company | Phase-locked loop stabilized by a crystal oscillator |
US4287480A (en) * | 1980-01-10 | 1981-09-01 | Sperry Corporation | Phase locked loop out-of-lock detector |
-
1979
- 1979-12-19 DE DE19792951134 patent/DE2951134A1/de active Granted
-
1980
- 1980-12-16 US US06/216,938 patent/US4413236A/en not_active Expired - Fee Related
- 1980-12-19 JP JP17909280A patent/JPS5698053A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US4413236A (en) | 1983-11-01 |
JPS5698053A (en) | 1981-08-07 |
DE2951134A1 (de) | 1981-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2637381C2 (de) | Zeitsteuerungswiedergewinnungsschaltung | |
DE2643692C2 (de) | Vorrichtung und Verfahren zur schnelleren Zeitbasisfehler-Korrektur | |
DE2703395C3 (de) | Schaltungsanordnung zum Rückgewinnen kodierter Binärinformation | |
DE2621532C2 (de) | Verfahren zum Erzeugen eines elektrischen Signals mit konstanter vorbestimmter Frequenz | |
DE1437173B2 (de) | Schaltungsanordnung zur demodulation frequenzumgetasteter digitaler tekegraphiesignale | |
DE1947638A1 (de) | Verfahren zur Frequenzdiskriminierung und digitales Frequenzdiskriminatorsystem und dessen Durchfuehrung | |
DE2951134C2 (de) | ||
DE3431021C2 (de) | ||
DE2855082A1 (de) | Uebertragungssystem fuer digitale signale | |
DE2056659A1 (de) | Modem mit Phasen , Frequenz und Amphtudenentzerrung fur digitale Daten | |
DE3523787A1 (de) | Digitaler phasen/frequenz-detektor | |
DE1931138A1 (de) | Synchronisierschaltung | |
DE2930583A1 (de) | Schaltungsanordnung zur erzeugung von abtastimpulsen insbesondere fuer die empfangsstelle eines datenuebertragungssystems | |
DE1537974C3 (de) | Schaltungsanordnung zum Regenerieren dreiwertiger Impulssignale | |
DE2422979A1 (de) | Digitaler phasen- und frequenzkomparator | |
DE2326658B2 (de) | Datentrennvorrichtung | |
DE2748832C2 (de) | PCM-Regenerator mit Taktrückgewinnungsschaltung | |
DE2651043B2 (de) | Empfänger für synchrone Signale mit doppelter phasenverriegelter Schleife | |
DE3615952A1 (de) | Taktgenerator fuer digitale demodulatoren | |
DE2501714C2 (de) | Digitale Frequenznachlaufschaltung zur kontinuierlichen Messung der Trägerfrequenz von Impulsen | |
DE3130482A1 (de) | Verfahren zur rueckgewinnung des bei einem datenuebertragunssystem empfangsseitig benoetigten taktes und vorrichtung zur durchfuehrung des verfahrens | |
DE1300582B (de) | Verfahren und Schaltungsanordnung zur Takterzeugung bei der UEbertragung binaerer Daten mit sehr hoher Bitfrequenz | |
DE3017237A1 (de) | Verfahren zur taktrueckgewinnung mit einer phasenregelschleife | |
DE2829429C2 (de) | Verfahren und Anordnung zur weichen Phasenumtastung einer Trägerschwingung | |
DE3235069A1 (de) | Logikanalysator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OR8 | Request for search as to paragraph 43 lit. 1 sentence 1 patent law | ||
8105 | Search report available | ||
8120 | Willingness to grant licences paragraph 23 | ||
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |