DE2621532C2

DE2621532C2 - Verfahren zum Erzeugen eines elektrischen Signals mit konstanter vorbestimmter Frequenz

Info

Publication number: DE2621532C2
Application number: DE2621532A
Authority: DE
Inventors: Hiro Sayama Saitama Fujita; Shigeru Higashiyamato Tokyo Morokawa; Akira Tokyo Tsuzuki
Original assignee: Citizen Watch Co Ltd
Current assignee: Citizen Watch Co Ltd
Priority date: 1975-06-05
Filing date: 1976-05-14
Publication date: 1984-04-26
Also published as: JPS6035637B2; JPS51144267A; GB1545922A; CH619832B; US4024416A; CH619832GA3; DE2621532A1

Description

Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zum Erzeugen elektrischer Signale einer vorbestimmten konstanten Frequenz gemäß dem Oberbegriff des Patentanspruchs 1 bzw. 5.

Ein derartiges Verfahren ist aus der US-PS 35 12 351 bekannt. Bei dem bekannten Verfahren wird das aus dem Phasenvergleich gewonnene Phasendifferenzsignai als Rückkopplungssignal in einer geschlossenen Regelschleife verarbeitet, um das Signal niedriger Frequenz auf die vorgegebene Frequenz einzuregeln. Nachteilig an diesem Verfahren ist jedoch, daß eine Überkorrektur der Phasendifferenz auftreten kann, so daß nicht die vorgegebene Frequenz erreicht wird, sondern die erhaltene Frequenz um den gewünschten Wert schwankt. Ein Grund hierfür besteht darin, daß zwischen dem Auftreten einer Frequenzabweichung und dem Anlegen des Phasendifferenzsignals eine bestimmte Zeit vergeht.

Aus der US-PS 35 88 734 ist eine Schaltungsanordnung zum Erzeugen eines Phasenausgangssignals in Abhänzekeit von dem Phasenfehler eines nicht linearen Eingangssignals bekannt. Zwar werden auch bei dieser bekannten Schaltungsanordnung Summensignale aus zwei Signalen gebildet, jedoch stellt hier das Ausgangssignal ein Regelsignal am, welches beispielsweise als Rückkoppelsignal verwendet werden kann. Eine Lösung, wie die Frequenzabweichung eines Signals von einem Signal vorgegebener Frequenz korrigieren könnte, läßt sich dieser Druckschrift nicht entnehmen.

> Aus der DE-AS 12 58 510 ist zwar ein Meßsender bekannt, der als Schwebungssender aufgebaut ist. Ein Festfrequenzoszillator und ein in der Frequenz veränderbarer Oszillator speisen einen Modulator, wobei ein Frequenzdiskriminator und eine Reaktanzschaltung

, an den Festfrequenzoszillator angeschaltet sind. Mit dem Meßsender soll erreicht werden, daß bei dessen Verstellung nur bestimmte Frequenzen ansteuerbar sind und dazwischenliegende Frequenzbereiche übersprungen werden. Für die Erzeugung von Signalen mit

> einer besonders exakten vorbestimmten Frequenz ist der bekannte Meßsender nicht geeignet.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art anzugeben, welches die Erzeugung eines Signals mit konstanter vorbestimmter Frequenz bei hoher Genauigkeit gewährleistet. Ferner soll eine Schaltungsanordnung angegeben werden, die bei vereinfachtem Aufbau mit hoher Genauigkeit ein Signal konstanter vorbestimmter Frequenz erzeugt.

ι Diese Aufgabe wird hinsichtlich des Verfahrens gelöst durch die Merkmale des Kennzeichens des Patentanspruchs 1, hinsichtlich der Schaltungsanordnung durch die Merkmale des Kennzeichens des Patentanspruchs 5. Diese Schaltungsanordnung läßt sich

> gemäß der Erfindung als Frequenznormal für eine elektronische Uhr verwenden.

Bei dem erfindungsgemäßen Verfahren erfolgt anders als bei den bekannten Lösungen keine Rückkopplung des Phasendifferenzsignals, sondern das Phasendiffe-) renzsignal wird zum niederfrequenten Signal addiert, bevor dieses Signal weiterverarbeitet wird. Somit treten keine Schwankungen um den gewünschten vorgegebenen Wert der Ausgangs-Frequenz auf.

Bevorzugte Ausgestaltunger des Verfahrens nach ι Anspruch 1 und der Schaltungsanordnung nach Anspruch 5 sind in den Unteransprüchen 2 bis 4 bzw. 6 bis 17 gekennzeichnet.

Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnungen näher erläutert,
ι Es zeigen

Fig. 1 ein Blockschaltbild der Schaltungsanordnung gemäß den Ausführungsbeispielen,

F i g. 2 Signalformen, wie sie in der Schaltungsanordnung gemäß Fig. 1 auftreten,

Fig. 3 ein Schaltbild einer ersten Ausführungsform,

Fig. 4 Schwingungsformen, die zur Erläuterung des ersten, in Fig. 3 dargestellten Ausführungsbeispiels dienen,

Fig. 5 ein zweites Ausführungsbeispiel,

Fig. 6 Schwingungsformen, die der Erläuterung des zweiten, in Fig. 5 dargestellten Ausführungsbeispieles dienen,

Fig. 7 bis 9 Beispiele für die Niederfrequenz- und Hochfrequenz-Signalquelle,

Fig. 10 die Schaltung eines Tastverhältnis-Umsetzers,

Fig. 11 das Blockdiagramm einer dritten bevorzugten Ausführungsform,

Fig. 12A und 12B das in Fig. 11 dargestellte Blockdiagramm in größerer Ausführlichkeil und

Fig. 13 A bis 13 D Schwingungsform, die der Erläuterung der in den Fig. 12A und 12B dargestellten Ausführungsformen dienen.

Bevor Ausführungsformen der vorliegenden Erfindung beschrieben werden, soll das Grundprinzip der vorliegenden Erfindung anhand der Fig. 1 und 2 zunächst erläutert werden. In Fig. 1 ist eine Frequenznormal-Schaltung 10 für elektronische Uhren oder Armbanduhren dargestellt, die generell folgende Schaltungsteile aufweist: Eine Hochfrequenzquelle 11, die elektrische Schwingungen mit einer Frequenz /₀, d. h. ein Basis-Zeitsignal, erzeugt, eine Niederfrequenzquelle 12, die elektrische Schwingungen erzeugt, einen Phasendifferenz-Detektor 13, ein Frequenzteiler 14 und eine Addierstufe 15. Die Hochfrequenzquelle 11 und die Niederfrequenzquelle 12 erzeugen unabhängig voneinander elektrische Schwingungssignale mit hohen bzw. niederen Frequenzen. Die Frequenz sowie die Frequenzstabilität der Quelle 12 werden innerhalb eines begrenzten Wertebereiches gehalten, wobei der vorgegebene Wert das 1/«-fache der höheren Frequenz /o und die tatsächliche Frequenz durch

/θ ΙΛ _X\

ausgedrückt werden kann, δ ist der Faktor der Abweichung von der vorgegebenen Frequenz und kleiner als 1, während η eine ganze Zahl ist. Es sei bemerkt, daß das Phasendifferenzsignal in Abhängigkeit davon, ob δ einen positiven oder negativen Wert hat, zum niederfrequenten Oszillatorsignal addiert oder von ihm abgezogen wird. Der Phasendifferenzdetektor 13 erhält die zwei Oszillationssignale von der Hoch- bzw. Niederfrequenzquelle 11 und 12 zugeleitet und erzeugt ein Ausgangssignal mit einer Frequenz δ ■ /₀. Diese Frequenz kann von einer Analogschaltung durch Multiplizieren der niedrigeren Frequenz mit dem Faktor η - wobei sich /₀(l-<5) ergibt - und durch Mischen dieses Wertes mit der höheren Frequenz /₀ erhalten werden, so daß sich eine Mischfrequenz Of₀ ergibt. Diese analoge Näherung ist jedoch unerwünscht, da dem Vorgang der Frequenzmultiplikation eine Ungenauigkeit anhaftet. Wie nachfolgend im einzelnen noch beschrieben wird, enthält der Phasendifferenz-Detektor 13 einen digitalen Phasenvergleicher. Wenn die niedere Frequenz genau auf dem gewünschten Wert /₀/n gehalten wird, erzeugt der Phasendifferenz-Detektor 13 kein Ausgangssignal, da die Zahl der Zyklen des höherfrequenten Oszillationssignales ein ganzzahliges Vielfaches (n) der Zahl der Zyklen des niederfrequenten Oszillationssignals während eines vorgegebenen Zeitraumes ist. Wenn sich die niedrigere Frequenz so ändert, daß die Zahl der Zyklen des höherfrequenten Oszillationssignales um einen einzigen Zyklus größer oder kleiner als das ganzzahlige Vielfache der Zyklen des niederfrequenten Oszillationssignales während eines bestimmten Zeitraumes ist, erzeugt der Phasendifferenz-Detektor 13 ein Phasendifferenz-Signal. Dies ist in Fig. 2 dargestellt, wobei zu Darstellungszwecken angenommen ist, daB π = 5 ist und daß 16 Zyklen oder Perioden des höherfrequenten Oszillatorsignales und 3 Zyklen des niederfrequenten Oszillatorsignales während des Zeitintervalls zwischen den Zeitpunkten r₀ und /, auftreten (Fig. 2a und 2 b). Das Ausgangssignal 20-1 des Phasendifferenz-Detektors 13 gibt wieder, daß ein zusätzlicher Zyklus des höherfrequenten Oszillatorsignals während dieses Zeitraumes aufgetreten ist. Wenn der Frequenzteilungsfaktor bezüglich der Zeit konstant ist, wird wäh-■■) rend jedes nachfolgenden Intervalls r, — r₂, ... t„-_x -t„ ein Phasendifferenz-Signal erzeugt. Daher treten im Intervall t_ü-t„ η Ausgangssignale auf. Der Frequenzteiler 14 teilt die Frequenz der Ausgangssignale des Phasendifferenz-Detektors 13 durch den Faktor n, so

ίο daß während des Zeitraumes t_ü-t_n ein einziger Phasendifferenz-Impuls 21 erzeugt wird. Da η Überschußzyklen des höherfrequenten Oszillationssignales während des Zeitraumes f₀ bis t„ auftreten, zeigt ein Phasendifferenzsignal 21 vom Frequenzteiler 14 an, daß

i> die niedrigere Frequenz während dieses Zeitraumes um eine Periode bzw, einen Zyklus zu niedrig gewesen ist. Das Ausgangssignal 21 ist ein Signal mit hohem Pegel in der Stufe 15, das zu dem niederfrequenten Signal algebraisch addiert wird. Die zuvor beschriebenen Vorgänge können mathematisch ausgedrückt werden. Die Periodenzahl, die für die höhere und niedrigere Oszillatorfrequenz auftritt, ist durch folgende Gleichung gegeben:

nq,± 1.

Hierbei sind p, und q, ganze Zahlen, die die Periodenzahlen der elektrischen Oszillatorsignale angeben, die mit der höheren bzw. niederen Frequenz während des »/«-ten Intervalls auftreten.

Die gesamte Periodenzahl der Schwingungen, die während der »/«-Intervalle auftraten, ist

Σ Pi ⁼ " Σ Ii ± ' ·

Beim »n«-ten Intervall ist die Gesamtzahl der Schwingungszyklen mit höherer Frequenz:

λ^=π Σ «ι

Hierbei sind p, und q_t Veränderliche.
Die Gesamtzahl der Schwingungszyklen mit niederer Frequenz ist

Die durch die Gleichungen (3) und (4) wiedergegebenen Signale werden dem Phasendifferenz-Detektor 13 zugeleitet, der während der π Zeitintervalle Signale mit η Perioden erzeugt. Die Frequenzänderungskennlinie der Niederfrequenzquelle 12 ist so beschaffen, daß eine Frequenzabweichung bzw. -auswanderung nur in einer einzigen Richtung, vorzugsweise zu niedrigen Frequenzen hin erfolgt, so daß das Phasendifferenz-Signal nur mittels einer Addierstufe zum niederfrequenten Signal zu addieren ist Die durch die Gleichungen (3) und (4) wiedergegebenen Signale werden dem Phasendifferenz-Detektor 13 zugeleitet, der ein Phasendifferenz-Signal mit heruntergeteilter

Frequenz erzeugt. Dieses Signal gelangt zur Addierstufe 15, die während η Zeitintervallen

erzeugt. Dieser Wert ist dem Wert des hochfrequenten Signales geteilt durch η genau gleich.

Wenn das Ausgangssignal des Frequenzteilers 14, der das Ausgangssignal des Phasendifferenz-Detektors 13 um den Faktor η teilt, zum niederfrequenten Signal addiert wird, erhält man ein genaues Zeitinformationssignal in dem η-ten Intervall. Dieses Zeitinformationssignal wird mittels geeigneter Zählerstufen in der Frequenz weiter geteilt zu einem Signal, das ein Zeitnormalsignal darstellt.

Wie bereits zuvor bemerkt, ist es mit der Frequenznormal-Schaltung des Ausführungsbeispiels möglich, ein genaues Zeitnormalsignal mit einem niedrigen Leistungsverlust zu erhalten, ohne daß die höhere Frequenz in mehrfachen Stufen heruntergeteilt werden muß. Oder genauer ausgedrückt, wird das die Phasendifferenz zwischen dem hochfrequenten Signal und dem niederfrequenten Signal angehende Signal um den Faktor π geteilt, anstatt das hochfrequente Signal direkt zu teilen, so daß der Leistungsverlust wesentlich verringert werden kann. Die Periodenabweichung Δ T, die bezüglich der Periode T des niederfrequenten Signals zulässig ist, kann in Abhängigkeit von den Eigenschaften des Phasendifferenz-Detektors 13 unterschiedliche Bereiche aufweisen, wodurch Störungen bzw. Störsignale vermieden werden. Angenommen, es ist

Τ±ΔΤ = — (π

/ο

Λδ),

so soll Wert δ₀ + A δ nicht größer als 1 sein. Da es schwierig ist, Störsignale zu vermeiden, wenn |<J₀| nahe bei 1/2 liegt, ist es wünschenswert, einen kleinen Wert für <5₀ zu wählen. Um die Addierstufe 15 in einer möglichst einfachen Form aufzubauen, ist es erforderlich, daß der Wert ö₀ + Δ δ eine positive Zahl kleiner

als 1 ist. Wenn daher <5₀ = - und Αδ<-;ΔΤ< —— ist,

4 4 4/o

so ergibt sich

ΔΤ

JL

4/o

1
An

fl ist hierbei die Ausgangsfrequenz des Niederfrequenzoszillators 12.

Aus der zuvor angegebenen Beziehung ist ersichtlich, daß die Schwingungsstabilität des Niederfrequenzoszillators von dem Teilungsverhältnis und der Zahl der Schwingungsperioden mit niederer Frequenz in einem vorgegebenen Zeitintervall abhängt Es ist erwünscht, daß der Frequenzschwankungsbzw. Frequenzänderungsfaktor kleiner als 1/4 η ist. Das bedeutet, daß ein breiterer Bereich der Frequenzänderung und der Frequenzstabilität zulässig ist, wenn die niedrigere Frequenz näher bei der höheren Frequenz liegt Wegen der größeren Zahl von Stufen, die bei einem kleinen Wert von η erforderlich ist, ist es jedoch im Hinblick auf die Leistungsaufnahme vorteilhaft, einen hohen Wert für η zu wählen.

Ein erstes Ausführungsbeispiel ist in Fig. 3 dargestellt. Dieses Ausführungsbeispiel wird in Zusammenhang mit Fig. 4 erläutert. Der Phasendifferenz-Detektor 13 umfaßt ein herkömmliches, durch Flanken getriggertes Setz-Rücksetz-Flip-Flop, das von einem gestrichelten Rechteck 30 umgeben ist. Das niederfrequente Signal der Quelle 12 wird zum Setz-Eingang des Flip-Flop 30, und das höherfrequente Signal der Quelle 11 wird dem Rücksetz-Eingang des

ίο Flip-Flops 3β zugeleitet. Das Flip-Flop 30 erzeugt einen Ausgangsimpuls, der an der Vorderflanke des Eingangsimpulses mit niedrigerer Frequenz beginnt und an der Vorderflanke des nächsten Impulses mit höherer Frequenz abfällt (vgl. Fig. 4a bis 4c). Die

is Periode des vom Flip-Flop 30 bereitgestellten Ausgangssignales hängt von der Phasendifferenz zwischen den beiden Schwingungssignalen ab und ändert sich in Abhängigkeit von der Zeit, wie dies in Fig. 4c dargestellt ist. Eine lineare Integrierstufe 31 steht mit dem Ausgang des Flip-Flops 30 in Verbindung. Die Integrierstufe 31 umfaßt Feldeffekttransistoren 32, 33 und 34, deren Source- und Drain-Elektroden zwischen den Anschlüssen einer Gleichspannungsquelle in Reihe geschaltet sind. Die Gate-Elektrode des ersten FeIdeffekttransistors 32 steht mit dessen Source-Elektrode in Verbindung, so daß dieser Feldeffekttransistor 32 als Konstant-Stromquelle dient. Die Gate-Elektrode des zweiten Transistors 33 ist mit dem Ausgang des Flip-Flops 30 verbunden, und die Drain-Elektrode steht mit dem Speicherkondensator 35 in Verbindung. Die Gate-Elektrode des dritten Transistors 34 ist über einen Inverter 36 mit der Niederfrequenzquelle 12 verbunden und dient dazu, den Kondensator 35 zu entladen. Das Ausgangssignal des Flip-Flops 30 bringt den zweiten Transistor 33 in den leitenden Zustand, so daß ein konstanter Strom vom Transistor 32 zum Kondensator 35 fließt, der daher in der Zeit, in der am Ausgang des Flip-Flops 30 ein Signal mit hohem Pegel auftritt, zeitlich linear aufgeladen wird. Die Hinterflanke des die Aufladung des Kondensators 35 auslösenden niederfrequenten Impulses bringt den dritten Transistor 34 in den leitenden Zustand. Dadurch wird ein Entladungsweg gebildet, so daß die vom Kondensator 35 gespeicherte Ladung schnell über den Transistor 34 nach Masse abfließt. Die über dem Kondensator 35 auftretende Spannung weist die in Fig. 4d dargestellte Schwingungsform auf. Die Phasendifferenz zwischen den beiden Schwingungssignalen führt daher zu Impulsen, deren Schwingungs- formen durch die Phasendifferenz zwischen den beiden Schwingungssignalen festgelegt ist.

Die Integrierstufe ist mit einem Tiefpaßfilter 37 verbunden, das alle Frequenzkomponenten außer der Grundfrequenz des periodischen Signales am Ausgang der Integrierstufe 31 unterdrückt. In Fig. 4e ist ersichtlich, daß die Grundfrequenzkomponente des gefilterten Signales eine sinusähnliche Schwingungsform aufweist Dieses Ausgangssignal mit sinusähnlicher Schwingungsform gelangt an eine Impulsformerstufe 38, die aus in Reihe geschalteten invertierenden Verstärkern mit einer Verstärkung von Eins besteht Die invertierenden Verstärker stellen ein Ausgangssignal bereit, das bei einem vorgegebenen Schwellwertpegel des Eingangssignales eine plötzliche, scharfe Amplitudenänderung aufweist Da ein einziger Ausgangsimpuls für jeweils 16 höherfrequente Impulse oder 3 niederfrequente Impulse von der Impulsfonnerstufe 38 erzeugt wird, treten η Ausgangsimpilse an der Stufe 38

für jeweils
16

x η (= η 2 <7, + η)

höherfrequente Impulse auf.

Für jeweils η Ausgangsimpulse der Impulsformerstufe 38 wird nur ein Ausgangsimpuls durch den 1/«-Frequenzteiler 14 erzeugt. Der Ausgang des Frequenzteilers liegt an einem Exklusiv-ODER-Glied 15, dem weiterhin die von der Quelle 12 kommenden niederfrequenten Impulse zugeleitet werden. Am Ausgang des Exklusiv-ODER-Gliedes 15 tritt nur dann ein Signal mit hohem Pegel auf, wenn eines der beiden Eingangssignale einen hohen Pegel aufweist, und das Ausgangs-

1V3W3 UllbUVa λ>

V13L VIUVU Illb

aran Dana VIVU IVgV

auf, wenn beide Eingangssignale den gleichen Signalpegel aufweisen.

Daher wird ein zusätzlicher Impuls erzeugt und in die Impulsfolge der niederfrequenten Impulse am Ausgang des Exklusiv-ODER-Gliedes 15 für jeweils 80 (= 16 x 5) höherfrequente Impulse eingebracht, so daß dadurch die Frequenzabweichung korrigiert wird. Der Ausgang des Exklusiv-ODER-Gliedes 15 steht mit den Frequenzteilerstufen einer (nicht dargestellten) elektronischen Uhr in Verbindung, um Für die Uhr verschiedene Zeitteiler- bzw. Zeitmeßimpulse zu erzeugen.

In Fig. 5 ist eine zweite Ausfuhrungsform dargestellt und wird anhand von Fig. 6 und der Tabellen I und II erläutert. Die in Fig. 5 dargestellte Schaltung weist eine Quelle 11 für ein hochfrequentes Signal und eine Quelle 12 für ein niederfrequentes Signal auf. Die Quellen 11 und 12 erzeugen hoch- und niederfrequente Signale, wie beim ersten Ausführungsbeispiel; das Signal mit niedriger Frequenz hat jedoch ein Tastverhältnis, das wesentlich kleiner als 50% ist, um die Zeitintervalle zu verringern, in denen das höherfrequente Signal durch das Flip-Flop 40 hindurchgeht, um dadurch die Leistungsaufnahme zu verringern. Das Signal mit höherer Frequenz wird dem Dateneingang eines flankengetriggerten Flip-Flops 40 zugeleitet. Das Flip-Flop 40 weist einen Datenkanal 41 mit Übertragungsgliedern 42 und 43, zwei invertierende Verstärker 44, 45 mit einer Verstärkung von Eins, die zwischen dem Ausgang und dem Eingang der Glieder 42 bzw. 43 liegen, und zwei weitere invertierende Verstärker 46, 47 mit einer Verstärkung von Eins auf, die zwischen dem Ausgang des Gliedes 43 und dem Q-Ausgang des Flip-Flops 40 liegen. Ein erstes Rückkopplungsglied 48 liegt zum ersten Inverterpaar 44, 45 parallel. Ein zweites RückRcpplurgsgücd 49 liegt zürn zweiten Inverterpaar 46, 47 parallel. Das Signal mit niedrigerer Frequenz wird den Steuereingängen der Glieder 42 und 49 direkt bzw. den Steuereingängen der Glieder 42 und 48 über die Inverter 50 und 51 zugeleitet. Die Verbindung zwischen der Niederfrequenzquelle 12 und dem Flip-Flop 40 dient dazu, das Flip-Flop 40 zu triggern, und dieser Eingang wird daher als Trigger- oder Takteingang des Flip-Flops bezeichnet.

Es sei angenommen, daß zwischen dem hochfrequenten und dem niederfrequenten Signal eine Phasendifferenz vorliegt Die Arbeitsweise des Flip-Flops 40 ist dann folgende: In Fig. 6 kann das den Dateneingang des Flip-Flops 40 zugeleitete Signal als »Daten-Bits« und das dem Takteingang zugeleitete Signal als »Takt-Bits« bezeichnet werden. Die Daten-Bits ändern ihre digitalen Signalwerte »1« und »0« mit hoher Frequenz, wogegen die Takt-Bits mit niederer Frequenz auftreten, und zwar im selben Verhältnis zur höheren Frequenz, wie dies beim zuvor beschriebenen Ausführungsbeispiel der Fall war. Die Beziehung zwischen den Daten- und den Takt-Bits ist in Tabelle I dargestellt, die wiedergibt, daß die Takt-Bits bis zum zehnten Daten-Bit den Binärwert »0« beibehalten, wenn sich die Daten-Bits zwischen dem hohen und dem niedrigen Binärwert ändern. Wenn Bits mit dem Binärwert »0« dem Takteingang zugeleitet werden, werden die Glieder 42 und 49 unwirksam gemacht, und am Q-Ausgang bleibt das Ausgangsmaterial auf einem Binärwert »0«. Wenn am Takteingang ein Bit mit dem Binärwert »1« auftritt, werden die Glieder 42 und 49 durchgeschaltet.

Das hochfrequente Binärsignal gelangt durch das Glied 42 und wird der ersten Speicherschleife zugeführt, die aus dem Inverterpaar 44,45 und dem Glied 48 besteht, das in diesem Falle wirksam ist. Durch das Glied 49 fließt ein Rückkoppel-Strom, wenn in dem

-¹O Augenblick, wenn dieses Glied 49 in den leitenden Zustand versetzt wird, der Binärpegel am Ausgang Q »1« ist. Wenn dies nicht der Fall ist, wird das Signal am Q-Ausgang auf den Binärwert »0« gehalten. Wenn das Glied 42 leitend ist und ein Eingangssignal mit dem Binärwert »1« dem Dateneingang zugeleitet wird, geht das Ausgangssignal des Inverterpaares 44, 45 in den Binärwert »1« über. Dieses Signal wird durch das Glied 43 jedoch ge>. >irrt, da das Glied 43 nicht durchgeschaltet ist. Dieser Zustand tritt beim 11-ten Daten-Bit auf. Wenn das Daten-Bit den Binärwert »1« aufweist, geht das Takt-Bit in der zweiten Halbperiode des 11-ten Daten-Bits in den Binärwert »0« über. Wenn dies auftritt, wird das Glied 48 leitend, so daß eine entsprechende speichernde Rückkopplung geschaffen und

ü dadurch der Ausgang auf dem Binärwert »1« gehalten wird. Dieses Ausgangssignal gelangt jetzt durch das durchgeschaltete Glied 43 und durch das zweite Inverterpaar 46, 47 an den Ausgang Q. Das Signal am Q-Ausgang wird durch die Hinterflanke des niederfrequenten Impulses 60-1 in den Binärwert »1« gebracht, wie dies in Fig. 6b dargestellt ist. Während des nachfolgenden Zeitraumes, der vom 12-ten Bit bis zur ersten Halbperiode des 21-ten Bits des Dateneingangssignales reicht, bleibt das Takteingangssignal auf dem Binärwert »0« und die Glieder 48 und 49 bleiben leitend, so daß am Q-Ausgang ein Ausgangssignal mit dem Binärwert »1« erzeugt wird. Während der zweiten Halbperiode des 21-ten Daten-Bits geht das Takt-Bit in dem Binärwert »1« über, so daß die Glieder 43 und 48 gesperrt werden, wogegen die Glieder 42 und 49 in den leitenden Zustand kommen. Durch das Glied 42 kann

-n.m Tt,«ar4amnap ΑΛ AC *»* £11111 lUtlllvipaai "»«* "^* fe*

I will [ICUC3 "!«"Uli £.11111 lUtl/llvip

langen, und dadurch, daß das Glied 49 leitend ist, liegt eine neue Rückkoppelschleife vor, die dazu fuhrt, daß am Q-Ausgang ein Signal mit dem Binärwert »1« auftritt. Dieser Zustand bleibt bis zur ersten Halbperiode des 22-ten Bits des Dateneingangssignales aufrechterhalten. Während der zweiten Halbperiode des 22-ten Bits geht das Takt-Bitsignal in den Binärwert »0« über. Der Rückkoppelweg über das Glied 49 wird gesperrt, und die Glieder 43 und 48 werden leitend. Bei Auftreten eines Daten-Bits mit dem Binärwert »0« erzeugt das nun durchgeschaltete Glied 48 ein Ausgangssignal mit dem Binärwert »0«, das über das jetzt durchgeschaitete Glied 43 zum Q-Ausgang gelangt Das Signal am Q-Ausgang geht in den Binärwert Null über, wenn die Hinterflanke des Niederfrequenzimpulses 60-2 auftritt (vgl. Fig. 6b). Auf diese Weise wird

also der Verzögerungsstufe ein Ausgangsimpuls 61-1 (vgl. Fig. 6c) vom Flip-Flop 40 bereitgestellt.

Die Tabellen I und II zeigen Daten- und Takt-Bit-Folgen, die der Erläuterung des zweiten Ausfuhrungsbeispiels dienen:

Tabelle I

Bit-Nr.	Daten-Bit	Takt-Bit	Ausgangssignal
1	1	0	0
2	0	0	0
3	1	0	0
4	0	0	0
5	1	0	0
6	0	0	0
7	1	0	0
8	0	0	0
9	1	0	0
10	0	0	0
	0	0	0
11	1	1	0
	1	0	1
12	0	0	1
13	1	0	1
14	0	0	1
15	1	0	1
16	0	0	1
17	1	0	1
18	0	0	1
19	1	0	1
20	0	0	1
21	1	0	1
	1	1	1
22	0	1	1
	0	0	0
23	1	0	0
Tabelle II
Bit-Nr.	Daten-Bit	Takt-Bit	Ausgangssignal
10	0	0	0
	0	1	0
11	1	1	0
12	0	0	0

Aus Tabelle I geht hervor, daß dann, wenn das Takt-Bit von »1« in »0« übergeht, am Q-Ausgang des Flip-Flops^ beim Auftreten eines »1« Datenbits eine binäre »1« und beim Auftreten eines »0« Datenbits die binäre »0« auftritt.

Wenn keine Phasendifferenz zwischen den beiden von den Quellen 11 und 12 bereitgestellten Signalen vorliegt, weist der Takt-Bit beim 11-ten Daten-Bit den in Tabelle Π dargestellten Wert auf. Der Binärzustand am Q-Ausgang des Flip-Flops 40 ändert sich nicht, da eine Änderung des Takt-Bits von »1« zu »0« nur nach dem Ende einer Änderung des Daten-Bitszustandes von »1« im 11-ten Bit zu »0« im 12-ten Bit auftritt.

Der Impuls 61-1 wird, wie in Fig. 6d dargestellt ist, um den Zeitraum t_d verzögert, um in diesem Zeitraum arithmetische Operationen durchfuhren zu können, und wird dem Frequenzteiler 14 zugeleitet, in dem die Eingangsimpulse um den Faktor »n« heruntergeteilt werden, so daß ein Ausgangssignal mit einer Frequenz auftritt, die das 1/n-Fache der Anfangsfrequenz ist. In entsprechender Weise, wie zuvor beschrieben, gelangt das Ausgangssignal des Frequenzteilers 14 an den Eingang einer Addierstufe, die durch ein Exklusiv-ODER-Glied 15 gebildet wird, an dessen anderem Eingang

ίο das von der Quelle 12 bereitgestellte Niederfrequenzsignal anliegt. Der Zeitraum, in dem ein verzögerter Impuls 61-n für jeweils η Impulse der Impulsfolgen 61-1 bis 61-« (vgl. Fig. 6c) einmal auftritt, ist in Fig. 6e dargestellt. Das sich ergebende Ausgangssignal des Exklusiv-ODER-Gliedes 15 ist in Fig. 6f dargestellt.

Wie bereits beschrieben, ist es im Hinblick auf die

Leistungsaufnahme wesentlich, daß das Tastverhältnis der Niederfrequenzimpulse so klein wie möglich ist.

Angenommen, daß dann, wenn der Takteingangsimpuls beim 5-ten Daten-Bit anstatt beim 10-ten Daten-Bit in den Binärwert »1« übergeht, ein Strom durch die Rückkoppelschleife, die das Glied 48 des Flip-Flops 40 enthält, während des fünften, siebten und neunten Daten-Bits fließt, so folgt daraus, daß die Leistungsaufnahme bzw. der Leistungsverlust daher unnötig hoch ist.

Durch Verwendung eines Flip-Flops gemäß Fig. 5 ist es möglich, die Leistungsaufnahme geringer zu halten, und es sind auch weniger Schaltungskomponenten und -bauteile erforderlich.

Als Quelle 12 für das niederfrequente Signal kann der in Fig. 7 dargestellte Quarzschwinger verwendet werden. Die vom Quarzschwinger erzeugte Frequenz hängt vom Schnittwinkel, der Form und den Abmessungen des Quarzes bzw. des Kristalies ab. der in Fig. 7 dargestellte Oszillator weist einen Quarzschwinger 71 auf, welcher mit einem Winkel von +5° gescnitten ist, sowie einen mit einem Widerstand R₂ in Reihe geschalteten invertierenden Verstärker 42 mit einer Verstärkung von Eins, die über dem Quarzschwinger 71 liegen, so daß sich ein Schwingkreis ergibt. Dem Quarzschwinger 71 liegt weiterhin ein Gleichstrom-Rückkoppelwiderstand R₁ mit etwa 10 Mß parallel. Zwischen einem Anschluß des Quarzes und Masse liegt ein Kondensator C₁ und zwischen dem anderen Anschluß

■»5 und Masse liegt ein Kondensator C₂. Am Ausgang des Inverters 73 tritt ein Signal mit einer Frequenz von etwa 32 kHz auf, wenn C₁ 10 pF und C₁ 5 pF ist und A₂ einen Wert von 300 kOhm aufweist. Der Ausgangsinverter 73 besitzt einen Verstärkungsfaktor 1 und dient so dazu, das Oszillatorausgangssignal einer Schwingungsverformung zu unterziehen und eine Impulsfolge mit einem Tastverhältnis von 50% zu erzeugen.

Diese Impulse mit einem Tastverhältnis von 50% können durch einen Umsetzer, wie er in Fig. 10 gezeigt ist, in Impulse mit einem geringeren Tastverhältnis umgesetzt werden, wobei dieser Umsetzer dann in dem in Fig. 5 dargestellten Ausfuhrungsbeispiel als Niederfrequenzquelle dient. Der Tastverhältnis-Umsetzer 100 weist einen Eingang 101 auf, an dem eine Impulsfolge mit einem Tastverhältnis von 50% anliegt, die beispielsweise von dem in Fig. 7 dargestellten Oszillator bereitgestellt wird. Der Tastverhältnis-Umsetzer 100 enthält weiterhin ein ÄC-Glied und einen invertierenden Verstärker 102 mit dem Verstärkungsgrad 1. Der Widerstand R liegt zwischen dem Eingang 101 und dem Eingang des Inverters 102, und der Kondensator C liegt zwischen dem Invertereingang und Masse. Am Kondensator C. tritt f»inp Snanrmno

auf, die mit einer durch die iC-Zeitkonstante festgelegten Geschwindigkeit anwächst. Der Inverter 102 erzeugt am Ausgang ':in Signal, das sich bezüglich einss vorgegebenen Spannungs-Eingangswertes in seiner Amplitude stark ändert, so daß dann, wenn der Eingangswert über einem vorgegebenen Wert liegt, am Ausgang des Inverters 102 ein Signal mit negativem Potential auftritt, wobei dieses Signal wieder auf den ursprünglichen Wert zurückkehrt, wenn das Eingangssignal unter den vorgegebenen Wert abfällt. Die Vorderflanke des Inverterausgangssignals tritt daher mit einer geringen Verzögerung zur Vorderflanke des angelegten Impulses auf. Der Ausgang des Inverters 102 steht mit einem UND-Glied 103 in Verbindung, dem ebenfalls Impulse mit einem Tastverhältnis von 50% zugeleitet werden. Das UND-Glied 103 erzeugt daher eine Impulsfolge, die jeweils mit der Vorderflanke eines Eingangsimpulses mit einem Tastverhältnis von 50% beginnt und mit der Vorderflanke des verzögerten, negativen Impulses vom Inverter 102 endet. Das Tastverhältnis der Ausgangsimpulse des UND-Gliedes 103 kann je nach Wunsch gewählt werden, und zwar durch Ändern der ÄC-Zeitkonstante.

In Fig. 8 ist ein weiteres Beispiel für eine Niederfrequenzquelle 12 dargestellt, bei der ein ÄC-Oszillator mit einer Komplementär-MOS-Transistorschaltung verwendet wird. Durch Verwendung eines CMOS-Oszillators als Niederfrequenzquelle kann dieser Schaiiungsteil vorteilhaft mit anderen Schaltungen einer elektronischen Uhr integriert ausgebildet werden. Der ÄC-Oszillator von Fig. 8 weist einen geschlossenen Kreis 80 auf, der zwei in Reihe geschaltete, invertierende Verstärker 81 und 82 mit einer Verstärkung von Eins, einen Widerstand R_f und einen Kondensator C enthält, die mit den invertierenden Verstärkern 81 und 82 in Reihe geschaltet sind. Zwischen dem Ausgang des Inverters 81 und dem Verbindungspunkt des Widerstandes Rf und des Kondensators C liegt ein Widerstand R. Angenommen, daß das Ausgangssignal des Inverters einen hohen Pegel aufweist, so wird der Kondensator C auf die Versorgungsspannung aufgeladen, und der Inverter 81 stellt ein Ausgangssignal mit niederem Pegel bereit. Der Kondensator C wird dann über den Widerstand R entladen. Die am Kondensator C auftretende Spannungsänderung bei Entladung des Kondensators C führt zu einer entsprechenden Spannungsänderung am Eingang des Inverters 81. Wenn ein vorgegebener Spannungswert erreicht ist, stellt der Inverter 81 ein Ausgangssignal mit hohem Pegel bereit, wodurch der Inverter 82 ein Ausgangssignal mit niederem Pegel erzeugt. Der Kondensator C beginnt dann seinen Ladungszustand zu ändern, und dadurch nimmt die Spannung am Eingang des Inverters 81 ab. Wenn dann wieder der vorgegebene Spannungswert erreicht ist, tritt am Ausgang des Inverters 81 eine plötzliche Spannungsänderung auf. Dieser Vorgang wiederholt sich fortlaufend, und auf diese Weise wird eine Folge von Rechteckimpulsen erzeugt.

In Fig. 9 ist ein Beispiel für einen 4-MHz-Oszillator dargestellt, der als Hochfrequenzquelle verwendet werden kann. Diese Schaltung weist einen temperaturabhängigen Schwingkristall 91, einen invertierenden Verstärker mit Einhtits-Verstärkung, der in CMOS-Technik hergestellt ist und einen Gleichstrom-Rückkoppelwiderstand 93 auf (der bei einer Versorgungsspannung von 1,5 Volt einen Widerstandswert von 10 Mti aufweist). Bei einem Kapazitatswert des Kondensators C] von 20 pF und des Kondensators C_: von

ίο

5 pF treten Schwindungen mit einer Frequenz von 4 MHz auf. Die Oszillator- oder Ausgangsspannung wird durch einen Inverter 94 in Rechteckimpulse umgeformt.

Durch Untersuchungen hat sich herausgestellt, daß es möglich ist, ein Ausgangssignal mit einer Frequenz von 32 660 Hz auch dann zu erhalten, wenn die Frequenzabweichung des Niederfrequenzsignales auf Grund von Temperaturschwankungen in einem Bereich von 100 Hz liegt, und zwar, wenn ein Hochfrequenzsignal von 2²² Hz und ein Niederfrequenzsignal mit einer Frequenz zwischen 32 600 Hz und 32 760 Hz benutzt wird und das Ausgangssignal des Frequenzteilers mit dem Faktor 128 frequenzgeteilt ist. Dies bedeutet, daß sich somit ein genaues Zeitnormalsignal erreichen läßt, auch wenn eine Niederfrequenz-Signalquelle mit relativ geringer Stabilität verwendet wird.

In Fig. 11 ist das Blockschaltbild einer dritten bevorzugten Ausführungsform dargestellt. Bei diesem Ausführungsbeispiel enthält eine Schaltung für das Frequenznormal einer elektronischen Uhr eine Niederfrequenzqvelle 1101 und eine Hochfrequenzquelle 1102. Die Niederfrequenzquelle 1101 erzeugt elektrische Schwingungssignale NF, die einer Schwingungsformerschaltung 1103 zugeleitet werden. Die Schwingungsformerschaltung 1103 weist eine erste Schwingungsformerstufe 1111 auf, die die Schwingungsform des von der Niederfrequenzquelle 1101 kommenden Eingangsimpulses in eine Rechteck-Schwingungsform umformt und ein Ausgangssignal NFl bereitstellt, das über Verzögerungsstufen 1112 und 1113 in einer zweiten Schwingungsformerstufe 1114 zugeleitet wird. Die zweite Schwingungsformerstufe 1114 dient dazu, die verzögerten Impulse in Ausgangsimpulse mit schmaler Impulsbreite und gleichbleibender Frequenz umzuformen.

Die Hochfrequenzsignalquelle 1102 erzeugt elektrische Schwingungssignale HF mit einer Frequenz /₀. Diese Signale HF gelangen an einen Phasendifferenzdetektor 1104, der ein Ausgangssignal erzeugt, welches eine gegebenenfalls auftretende Phasendifferenz zwischen dem Hochfrequenzsignal HF und dem Niederfrequenzsignal NF wiedergibt. Der Phasendifferenz-Detektor 1104 weist eine Torschaltung 1115 auf, die ein Ausgangssignal HFD entsprechend der UND-Bedingung aus dem von der Schwingungsformerschaltung 1103 bereitgestellten Niederfrequenzsignal ,VF4 und dem Hochfrequenzsignal HF erzeugt (vgl. Fig. 12A). Das Ausgangssignal HFD wird einem ersten und einem zweiten Phasenvergleicher 1116 und 1117 zugeleitet, denen auch das Niederfrequenzsignal NFl mit einem Tastverhältnis zugeführt wird, das wesentlich kleiner als 50% ist. Jeder dieser Phasenvergleicher weist ein Flip-Flop auf, das den Zustand des am Eingang anliegenden Datensignales, d.h. des am Eingang anliegenden Hochfrequenzsignales HF, bei einem Übergang zwischen den digitalen Pegeln des Niederfrequenzsignales NF einimmt, das dem Steuereingang des Flip-Flops zugeleitet wird. Daher erzeuger der erste und zweite Vergleicher 1116 und 1117 Aus gangssignale DF1 bzw. DFl, die die Phasendifferen; zwischen dem Niederfrequenzsignal und dem Hoch frequenzsignal wiedergeben. Die Ausgangssignall DFi und DFl gelangen an eine Detektorstufe 1119 die den positiven oder negativen Wert der von erster und zweiten Vergleicher U16 und 1117 bereitgestelltei Ausgangssignale feststellt. Die Detektorstufe 111'

enthält normalerweise einen Zähler, der die Frequenz oder die Periode entweder der niederfrequenten oder der hochfrequenten Signale bezogen auf die jeweils anderen Signale mißt urü die gemessenen Werte speichert. In diesem Zusammenhang ist unter dem Begriff »Phasendifferenz« die Differenz zwischen der Frequenz des Hochfrequenzsignales und dem Produkt der Frequenz des Niederfrequenzsignales und einem ganzzahligen Vielfachen gemeint. Wenn das Phasendifferenzsignal konstant und sehr klein ist, kann ein kleiner Wert für den größeren Zählerstand des zuvor erwähnten Zählers verwendet werden, um die Phasendifferenz zu berechnen. In noch einfacherer Ausführung kann im ersten und zweiten Vergleicher 1116 und 1117 und in der Detektorstufe 1119 eine Schaltung verwendet werden, die einen Binärpegelwechsel eines einzigen Bist feststellt.

Das Ausgangssignal DFl wird weiterhin einem 1/n-Frequenzteiler 1118 zugeleitet, wobei η ein ganzzahliges Vielfaches ist, das durch das Frequenzverhältnis des niederfrequenten und des hochfrequenten Signals NF und HF festgelegt ist. Die vom Frequenzteiler 1118 bereitgestellten Ausgangssignale gelangen über eine Impulsformerstufe 1120 zu einer Addierstufe 1105. Die Impulsformerstufe kann auch weggelassen werden, sie kann jedoch für andere Zwecke oder im Zusammenhang mit einem anderen Schaltungsaufbau notwendig sein, um bezüglich der Schwingungsform und der Phase der Eingangsimpulse für die Addierstufe 1105 geforderten Eigenschaften zu schaffen.

Angenommen, die Frequenz des Niederfrequenzsignales NF ist/γ und die Frequenz des Hochfrequenzsignales WF ist /_w = /o, so läßt sich die tatsächliche Frequenz /_v des Niederfrequenzsignales /_v folgendermaßen ausdrücken:

/ν Α<ι-«ϊ).

Hierbei ist δ der Faktor der Frequenzabweichung von einer vorgegebenen Frequenz des Niederfrequenzsignales NF und I δ I < 1. Die Frequenz /_V4 des Ausgangsimpulses NF4 der Schwingungsformerschaltung 1103 ist gleich der Frequenz/v, und daher kann die Frequenz/v«, folgendermaßen geschrieben werden:

Die Frequenz f_nn der Ausgangsimpulse DFi des Phasendifferenz-Detektor 1104 ist gleich der Frequenz δ/ο des Ausgangssignales DFl, und daher läßt sich die Frequenz f_nn ausdrücken durch:

/on ⁼ <5/o·

Das Ausgangssignal des Phasendifferenz-Detektors 1104 wird nachfolgend als Phasendifferenzsignal DF3 bezeichnet. Es kmn positiv oder negativ sein und wird nur erzeugt, wenn der Absolutwert \δ/_α\ kleiner als /_s/2 ist. Die Polarität des Phasendifferenzsignals wird durch das /Ά-Signal der Detektorschaltung 1119 angezeigt. Wenn das f/JV-Signal einen hohen Binärwert aufweist, ist die Phasendifferenz positiv. und dementsprechend wird in der Addierslufe 1105 die Frequenz des PhasendifTerenzsignals DFi zum Absolutwert f_Si addiert, um ein Ausgangssignal SF mit einer Frequenz f_SF zu erzeugen, die den Wert (I/m I + l/zjpl) besitzt. Wenn das P/N-Sigaal jedoch einen niedrigeren Wert aufweist, so ist die Phasendifferenz negativ und f_SF = (|/_A-₄| - \f_Dn\)- Das Ausgangssignal SF wird einem Frequenzteiler 1106 zugeleitet, der die Eingangsfrequenz herunterteilt und ein Zeiteinheitssignal Tus (Fig. 12B) mit der Frequenz f_s erzeugt. Dieses Zeiteinheitssignal wird einer Zeitteiler- oder Zeitmeßstufe 1107 zugeführt, die

ίο mit einer Zeitanzeigeeinrichtung 1109 in Verbindung steht. Eine Steuereinheit 1108 erzeugt ein Steuersignal, das die Zeitmeßstufe 1107 in der nachfolgend zu beschreibenden Weise steuert.

Fig. 12A und B zeigen die ins einzelne gehenden

is Schaltungsteile des in Fig. 11 dargestellten Blockschaltbildes. Die Niederfrequenzquelle 1101 weist einen Quarzoszillator 1201A auf, der mit einer Frequenz von 2¹⁸ Hz schwingt. Ein Anschluß des Quarzoszillators 1201A steht mit einem Verstärker in Verbindung,

μ der einen Kondensator 1201 C und einen Komplementär-MOSFET-Inverter 12015 aufweist. Damit wird eine Resonatorschaltung von τΓ-Typ, die aus dem Quarzoszillator 1201A und den Kondensatoren 1201D und 1201E besteht, angeregt und ein Signal mit einer

^i stabilen Frequenz von 2¹⁸ Hz bereitgestellt.

Die Hochfrequenzquelle 1102 weist einen Quarzoszillator 1202/4 auf, der mit einer Frequenz von 2²³ Hz (etwa 8 MHz) schwingt. Der Quarzoszillator 1202/1 und die Kondensatoren 1202/) und 1202 E bilden eine Resonanzschaltung von π-Typ, die von einem Verstärker, der einen Widerstand 1202F, einen Kondensator 1202 C und einen Inverter 1202B aufweist, erregt wird, um ein Signal mit einer genauen Frequenz von 2²³ Hz zu erzeugen. Mit dem Bezugszeichen Xl(SlH ist

Ji ein Kondensator zur Frequenzeinstellung bezeichnet. Das Ausgangs-Frequenzsignal der Niederfrequenzquelle 1101 wird einer Impulsformerstufe 1111 zugeleitet, die einen Inverter 1201H enthält und die Schwingungsformen des ihr zugeleiteten Frequenz-Ausgangssignals formt. Das Ausgangssignal des Inverters 1201H wird in einem 1/2-Teiler 1202J durch zwei geteilt und in einem Inverter 1211 geformt, so daß Ausgangsimpulse /VFl mit einer Frequenz von 2¹⁷ Hz und einem stabilen Impuls-Tastverhältnis von 50%

•ti erzeugt werden. Diese Impulse werden in einer Verzögerungsstufe 1112, die aus einem Widerstand 1212/4, einem Kondensator 1212G und Invertern 12125 und 1212 C besteht, verzögert, so daß Impulse NFl erzeugt werden. Diese Impulse NFl werden durch eine weitere

in Verzögerungsstufe 1113, die aus einem Widerstand 1213/1, einem Kondensator 1213 G und einem Inverter 12135 besteht, verzögert, so daß ein Impuls NFi bereitgestellt wird. Die Impulse NFl und NFS werden einer Impulsfornierstufe 1114 zugeleitet. Die

5i Impulsformerstufe 1114 enthält ein NOR-Glied 1214/4, dem die Impulse NFl und NF3 zugeleitet werden, ein NAND-Glied 12145, dem die Impulse MFl und NF3 zugeleitet werden, einem mit dem Ausgang des NAND-Gliedes 1214(7 verbundenen Inverter 1214C und ein

^b(l mit den Ausgängen des NOR-Gliedes 1214/1 und des Inverters 1214C verbundenes NOR-Glied 12140. Die Vorderkante jedes Ausgangsimpulses /VF4 des NOR-Gliedes 1214.4 tritt synchron mit der Hinterflanke des jeweiligen Impulses NFl auf und jeder Impuls NF4

·" weist eine Impulsdauer r,, au)', die der Verzögerungszeil zwischen den Impulsen NFl und ΝΠ entspricht. Die invertierten Ausgangsimpulse /VF5 des NAND-Gliedes 1214 B treten synchron mit der Vorderflanke

jedes Impulses NFl auf, und jeder Impuls NF5 weist eine Impulsdauer T_n auf, die der Verzögeruagszeit zwischen den Impulsen NFl und NF3 entspricht Die Phasenbeziehung zwischen den Ausgangsimpulsen NFl, NFl, NF3, NFA, NFS und NFi des Inverters 1211, des Inverters 1212 C, des Inverters 1213 B, des NOR-Gliedes 1214Λ, des NAND-Gliedes 1214Ä bzw. des NOR-Gliedes UUD ist in Fig. 13 A dargestellt Die Frequenzen f_Nn bis f_NFS der Ausgangsimpulse AiFl bis NF6 sind einander gleich, und die Frequenz f_NFi kann ausgedrückt werden durch

⁼ /w4 ⁺ fsF% ⁼ 2 fur ι ·

Es sei angenommen, daß die Verzögerungszeit zwischen den Impulsen NFl und SFl r_12> die Verzögerungszeit zwischen den Impulsen NFl und NF3 T₂₃, die Impulsdauer des Impulses NFl 7^und die Impulsdauer des Hochfrequenzsignales HFT_HF'ist. Dann gelten folgende Beziehungen:

⁷JVf > ^23 > T

_HF.

Wenn beispielsweise T_NF* 8 ys und T_HFat0,l2 \x% ist, können die Verzögerungszeiten folgendermaßen gewählt werden:

Γ₁₂«0,2μ5, Γ₂₃»Ο,2μ5.

Die Ausgangsimpulse NF% des NOR-Gliedes 1214 D und das Hochfrequenzsignal HF der Hochfrequenzquelle 1102 gelangen an ein NOR-Glied 1215, das Ausgangsimpulse HFD, die in den Fig. 13 A und 13B dargestellt sind,bereitstellt. Dieses Ausgangssignal ist ein moduliertes Hochfrequenzsignal mit einer Impulsdauer von T_HF und wird nur dann erzeugt, wenn der Impuls NF6 einen hohen Pegel aufweist.

Die Impulse HFD und NFl werden dem Dateneingang des ersten und zweiten Vergleichers 1116 und 1117 zugeleitet, die jeweils ein Flip-Flop aufweisen, wobei der Takteingang dieser Flip-Flops mit den von der Verzögerungsstufe 1112 kommenden Impulsen NFl beaufschlagt wird. Da der Zeitraum, in dem die Impulse HFD erzeugt werden, mit der Vorderflanke jedes Impulses NFS beginnt und mit der Hinterflanke jedes NFS Impulses endet, (vgl. die Fig. 13A und 13B), erzeugen die Flip-Flops 1216 und 1217 Ausgangsimpulse DFX und DFl (vgl. Fig. 13B) durch abtasten (sampling) des Binärpegels der Impulse HFD beim Auftreten der Vorderflanke bzw. der Hinterflanke des jeweiligen Impulses NFl. Jeder der Impulse DFX und DFl zeigt ein »Differenzsignal« an.

Angenommen, die Frequenz der Impulse DFX und DFl sei f_Dn bzw. f_Dfl. Dann gelten folgende Beziehungen :

/flfi ⁼ fnn

= fHF - " · fsr

Die Impulse DFX und DFl unterscheiden sich nur in der Phase um den Wert ff, und zwar entsprechend dem Zeitintervall 1/2 T_NF, d.h. 4 μβ. Wenn öf_o=\y. ΙΟ"⁶ χ 10²³ - 1 x 10ⁿ,

dann beträgt die Periode der Impuls« DFX 16 ^s, und dementsprechend ist die Phasendifferenz zwiscnen den Impulsen DFl und DFl etwa π/2. Daher beginnt jeder Impuls DFl π/2 nach der Vorderflanke jedes DFl-Impulses und endet π/2 nach der Hinterflanke

ίο jedes Impulses DFl. Wenn öf < 0 ist, wird die oben angegebene Beziehung umgekehrt, so daß der Impuls DFl 4 \i.s nach der Vorderflanke des Impulses DF2 beginnt. Die Detektorstufe 1119 enthält ein Flip-Flop 1219 , an dessen Dateneingang die Impulse DF2 und an dessen Takteingang die Impulse Λ7Ί anliegen, und der ein P/N-Signu, wie zuvor erläutert, erzeugt Wenn 3f₀ < 0, und daher jeder Impuls DF2 an der Hinterflanke des Impulses DFl einen hohen Pegel aufweist, so zeigt der P/N-lmpuls einen hohen Wert, wodurch angezeigt wird, daß das Niederfrequenzsignal NF eine niedrigere Frequenz als die vorgegebene Frequenz aufweist. Wenn das /W-Signal daher einen hohen Wert aufweist, wird in der Addierstufe 1105 im niederfrequenten Signal ein Impuls eingefugt (vgl.

Fig. 13C). Wenn das f/TV-Signal dagegen einen niederen Wert aufweist, wird ein Impuls aus dem Niederfrequinzbignal herausgenommen. Das Differenzsignal DFl wird von einem Frequenzteiler 1218 durch 2⁶ (2²³/ 2" = 2⁶) geteilt und ein Phasendiflerenzsignal

jo bereitgestellt, wie dies bereits erwähnt wurde. Das Phasendifferenzsignal wird der Impulsformerstufe 1120 zugeführt, die ein erstes und zweites Flip-Flop 1220/4 und 1220D, Inverter 1220S und 1220C und ein NOR-Glied 1220£ aufweist. Der Dateneingang des ersten

r> Flip-Flops 1220/4 steht mit dem Ausgang des Frequenzteiles 1218 in Verbindung, und am Takteingang liegen die Impulse NFS, die über die Inverter 1220S und 1220C kommen. In entsprechender Weise ist der Dateneingang des zweiten Flip-Flops 1220D mit dem Ausgang des ersten Flip-Flops 1220A vom Datentyp verbunden und am Takteingang des zweiten Flip-Flops 1220D liegen die über den Inverter 1220C kommenden Impulse NFS an. Die Eingänge des NOR-Gliedes 1220 £ stehen mit den Ausgängen des ersten

4^r> bzw. zweiten Flip-Flops 1220/4 und 112200 in Verbindung, und deren Ausgangssignale gelangen über den Inverter 1205 B der Addierstufe 1105 an das zusammengesetzte UND/ODER-Glied 1205/4. Mit dieser Schaltungsanordnung erzeugt die Impulsformerstufe 1120 ein Ausgangssignal DF3, das gleichzeitig mit der Hinterflanke jedes Impulses NFS beginnt und eine Impulsdauer aufweist, die gleich der !impulsdauer (r₁₃) jedes Impulses iVF5 ist. Wenn <5/₀ sich zwischen positiven und negativen Werten ändert, die nahe bei Null liegen, kann eine noch verläßlichere und noch sicherere Arbeitsweise der Schaltung durch Ersetzen des Teilers 1218 durch einen Auswärts-Abwärts-Zähler erreicht werden, der »aufwärts« bzw. »abwärts« zählt, wenn das fW-Signal einen hohen bzw. einen niederen

w Wert aufweist. In der algebraischen Addierstufe 1105 weisen die Eingangssignale NF4 und NF5 folgende Verknüpfungs-Beziehung auf:

NFA ■ NFS = 0 (niedriger Pegel).

Die Berechnung von (NFA + NFS) kann daher mit einem ODER-Glied durchgeführt werden. Wenn DF3 = 0 ist, so ist das Ausgangssignal SF gleich der

Impulsfolge NF4. Wenn DF3 ■ P78 = 1 ist, wird der ßF3-Impuls von der Impulsfolge NFA abgezogen und wenn DF3 ■ P/N = 1 ist, wird der Z)F3-Impuls zur Impulsfolge NF4 addiert; wie dies durch folgende Gleichung ausgedrückt werden kann:

SF = P/N ■ DF3 ■ NFS + (PTN ■ DF3) ■ NF4.

Es sei bemerkt, daß die angegebene Verlraüpfungs-Gleichung ein Beispiel für die algebraische Addition oder Subtraktion ist, um den Ausgangsimpuls SF zu erhalten, und es sind auch verschiedene Änderungen und Abwandlungen möglich. Die Beziehung zwischen den Eingangsimpulsen und den Ausgangsimpulsen ist in Fig. 13C dargestellt.

Das Ausgangssignal SF der algebraischen Addierstufe 1105 gelangt an den Frequenzteiler 1106, der elf bistabile Flip-Flops 120ί Λ enthält, die in Reihe geschaltet sind und ein Ausgangssignal Tus mit einer Frequenz von 2* Hz bereitstellen. Dieses Ausgangssignal wird einer Zeitmeßstufe 1107 zugeleitet, die einen Zähler 1207 A und ein NAND-Glied 1207 B aufweist. Der Zähler 1207 A enthält mehrere bistabile Flip-Flops, deren Rücksetz-Anschlüsse mit der Steuereinheit 1108 verbunden sind. Der Zähler 1207 A zählt bis 2⁽, und das NAND-Glied 1207 B und der Inverter 1207 C stellen den Zählerstand von 2⁶-l fest. An den Eingang des NAND-Gliedes 1207 B gelangen auch die Impulse Tus mit einer Frequenz von 64 Hz, so daß ein Ausgangsimpuls Pl mit einer Frequenz von 1 Hz erzeugt wird, der jo eine Impulsdauer von 1/128 Sekunden aufweist. Diese Ausgangsimpulse werden an das Flip-Flop 1207 D und die NAND-Glieder 1207 £ sowie 1207 F gelebt, wobei letzteren auch die Ausgangssignale QM und QM des Flip-Flops 1207 D als Eingangssignale zugeleitet werden, um komplementäre Steuersignale bereitzustellen. Diese Steuersignale werden durch die verstjirkenden Inverter 1207 G und 1207 H verstärkt, so daß komplementäre Ausgangssignale QA und QB erzeugt werden, die einer Antriebsspule 1207 L zugeleitet werden, so daß der Rotor 1207 Ai eines Schrittmotores erregt wird. Auf diese Weise wird ein Getriebe bzw. ein Getriebewert 1207Wm Drehung versetzt, das die Zeiger einer Uhr bewegt, so daß dadurch die Zeit angezeigt wird.

Ein Steuerschalter 1230 steht mit einer Steuereinheit 1108 in Verbindung, die Widerstände 1208Z) und 1208 E, Inverter 1208 A und 1208 B und einen Flip-Flop 1208 C vom Datentyp enthält. Wenn der Schalter 1230 geschlossen wird, geht das Eingangssignal Rs in einen hohen Pegel über und gelangt über den Widerstand 1208/7 zu den Impulsformer-Invertern 1208 Λ und 1208 B, die ein Ausgangssignal RD bereitstellen. Dieses Ausgangssignal gelangt an den Dateneingang des Flip-Flops 1208 C, an dessen Takteingang die Impulse Tus (Fi g. 12B) mit einer Frequenz von 2⁶ Hz anliegen. Das Flip-Flop 1208 C stellt daher ein Ausgangssignal R₀ bereit, das bezüglich der Hinterflanke des Impulses Tus synchronisiert ist, wie dies aus Fig. 13D ersichtlich ist. Dieses Ausgangssignal R₀ wird an die Rücksetzeingänge des Flip-Flops 1207 A gelegt, die daher auf Null rückgesetzt werden. Daher können die Sekunden der Uhr mit Zeiteinheiten von 1/128 Sekunden eingestellt werden. Bei diesem Ausfuhrungsbeispiel schreitet die Uhr mit Zeiteinheiten von 1/128 Sekunden weiter, und die Zeitanzeige wird mit Einheiten von 1 Sekunde bzw. sekundenweise durchgeführt. Da der Zähler 1207 A gleichzeitig mit dem Auftreten der Hinterflanke eines Impulses 7i« rückgesetzt wird, wird der Ausgangsimpuls Pl vom Inverter 1207 C während eines Zeitraumes von 1/128 Sekunden sicher und zuverlässig auf hohem Wert gehalten, und daher kann der Flip-Flop 1207 D in Funktion gesetzt werden, so daß verhindert wird, daß der Rotor des Schrittmotores angehalten wird. Mit dem Bezugszeichen 1240 ist eine Batterie, beispielsweise eine Silberoxid-Zinkbatterie oder eine Lithiumbatterie versehen, die über einen langen Zeitraum hinweg eine konstante Spannung aufweist.

Hierzu 13 Biatt Zeichnungen

Claims

Patentansprüche:

1. Verfahren zum Erzeugen elektrischer Signale mit einer vorbestimmten konstanten Frequenz durch Phasenvergleich eines ersten Signals, dessen Frequenz annähernd gleich der vorbestimmten konstanten Frequenz ist, mit einem zweiten Signal, dessen Frequenz ein ganzzahliges Vielfaches der vorbestimmten konstanten Frequenz ist, unter Erzeugung eines Phasendifferenzsignals, dessen Frequenz abhängt von der Abweichung der Frequenz des ersten Signals von der vorbestimmten konstanten Frequenz und das als Korrektursignal verwendet wird, dadurch gekennzeichnet, daß die Frequenz des Phasendifferenzsignals (<5/₀) durch das ganzzahlige Vielfache O) geteilt und das sich ergebende Signal

dem ersten Signal

25

algebraisch addiert wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Phasendifferenzsignal vor der Teilung durch das ganzzahlige Vielfache integriert, aus dem sich ergebenden periodischen Signal die Grundfrequenzschwingung ausgesiebt und geteilt wird.

3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Phasendifferenzsignal die Form von Impulsen hat, deren Vorderflanke jeweils beim Auftreten eines Zyklus des ersten Signals liegt, während ihre Hinterflanke bei demjenigen Zyklus des ersten Signals ίο auftritt, bei dem sich das zweite Signal auf einem Pegel befindet, der sich von dem bei Auftreten der Vorderflanke unterscheidet, und daß die erzeugten Impulse um eine vorbestimmte Dauer verzögert werden.

4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß immer dann ein Impuls des Phasendifferenzsignals erzeugt wird, wenn die Anzahl der Perioden des zweiten Signals um eine Periode größer oder kleiner als das so ganzzahlige Vielfache der Periodenzahl des ersten Signals ist.

5. Schaltungsanordnung zur Durchführung des Verfahrens nach einem der vorhergehenden Ansprüche, bei der die Signale einer niederfrequenten und einer hochfrequenten Quelle an einen Phasendifferenzdetektor angelegt werden, der ein Phasendifferenzsignal erzeugt, dessen Frequenz abhängt von der Frequenzabweichung des Signals der niederfrequenten Quelle von der konstanten vor- < >o bestimmten Frequenz, dadurch gekennzeichnet, daß die niederfrequente Quelle (12) und der Phasendifferenz-Detektor (13) mit einer algebraischen Addierstufe (15) fur eine Addition des niederfrequenten Signals und des Phasendifferenzsignals ^ verbunden sind, die das Signal mit der konstanten vorbestimmten Frequenz abgibt, wobei die Frequenz des niederfrequenten Signals annähernd gleich der konstanten vorbestimmten Frequenz und die Frequenz des hochfrequenten Signals gleich einem ganzzahligen Vielfachen der konstanten vorbestimmten Frequenz ist.

6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß dem Phasendifferenzdetektor (13) ein Frequenzteiler (14) nachgeschaltet ist, der das Phasendifferenzsignal durch das ganzzahlige Vielfache teilt.

7. Schaltungsanordnung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß der Phasendifferenzdetektor (13) eine Schaltungsstufe (30) zum Erzeugen des impulsförmigen Phasendifferenzsignals aus dem niederfrequenten und hochfrequenten Signal aufweist, der eine Integrierstufe (31) nachgeschaltet ist, deren Ausgangssignal einem Tiefpaßfilter zugeführt wird, das nur die Grundfrequenzkomponente des integrierten Phasendifferenzsignals durchläßt.

8. Schaltungsanordnung nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß der Phasendifferenzdetektor (13) ein Flip-Flop (30) aufweist, an dessen beiden Eingängen das niederfrequente bzw. das hochfrequente Signal anliegt.

9. Schaltungsanordnung nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, daß der Phasendifferenzdetektor (13) ausgangsseitig eine Impulsformerstufe (38) aufweist.

10. Schaltungsanordnung nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß die Integrierstufe (31) drei Feldeffekt-Transistoren (32, 33, 34) aufweist, deren Source-/Drain-Strecken an einer Versorgungsspannung in Reihe geschaltet sind, daß an der Gate-Elektrode des mittleren Feldeffekttransistors (33) das impulsförmige Phasendifferenzsignal anliegt, daß ein Kondensator (35) zu einem anderen der drei Feldeffekttransistoren parallel geschaltet ist, an dessen Gate-Elektrode das niederfrequente Signal anliegt, und daß die Gate-Elektrode des dritten Feldeffekttransistors (32) mit seiner Source- oder Drain-Elektrode verbunden ist.

11. Schaltungsanordnung nach einem der Ansprüche 5 bis 10, dadurch gekennzeichnet, daß der Phasendifferenzdetektor (13) die jeweilige Vorderflanke eines Impulses des Phasendifferenzsignals immer dann erzeugt, wenn das hochfrequente Signal einen ersten Amplitudenwert aufweist und die Amplitude des niederfrequenten Signals wechselt, während die Hinterflanke des jeweiligen Impulses des Phasendifferenzsignals dann auftritt, wenn das hochfrequente Signal einen zweiten Amplitudenwert aufweist und die Amplitude des niederfrequenten Signals vom ersten zum zweiten Amplitudenwert übergeht.

12. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß der Phasendifferenzdetektor (13) ein erstes Übertragungsglied (42) aufweist, dem das hochfrequente Signal zugeführt wird, daß sich an das erste Übertragungsglied (42) eine Speicherschaltung (44, 45, 48) mit Rückkopplung anschließt, gefolgt von einem zweiten Übertragungsglied (43), an das eine zweite Speicherschaltung (46. 47, 49) mit Rückkopplung angefügt ist. wobei in den Rückkopplungsschleifen der beiden Speicherschaltungen je ein Übertragungsglied (48, 49) angeordnet ist, und daß die Übertragungsglieder einen Steuereingang (TAKT) besitzen, an dem das niederfrequente Signal anliegt, wobei das erste

Übertragungsglied (42) und die zweite Speicherschaltung (46, 47, 49) im leitenden Zustand sind, wenn das niederfrequente Signal einen ersten Amplitudenwert aufweist, während di·; erste Speicherschaltung (44, 45, 48) und Ais zweite Übertragungsglied (43) im leitenden Zustand sind, wenn das niederfrequente Signal einen zweiten Amplitudenwert aufweist.

13. Schaltungsanordnung nach Anspruch 13, dadurch gekennzeichnet, daß der Zeitraum, während dem das niederfrequente Signal einen ersten Amplitudenwert aufweist, kleiner ist, als der Zeitraum, während dem dieses Signal einen zweiten Amplitudenwert einnimmt.

14. Schaltungsanordnung nach einem der Ansprüche 5 bis 13, dadurch gekennzeichnet, daß die Addierstufe (15) ein Exklusiv-ODER-Glied ist, an dessen erstem Eingang das Phasendifferenzsignal und an dessen zweitem Eingang das niederfrequente Signal anliegt.

15. Schaltungsanordnung nach einem der Ansprüche 6 bis 15, dadurch gekennzeichnet, daß der Phasendifferenzdetektor (1104) eine Detektorschaltung (1119) aufweist, die feststellt, ob die Frequenzabweichung der Frequenz des ersten Signals von der konstanten vorbestimmten Frequenz positiv oder negativ ist und daß die Addierstufe (15; 1105) abhängig von dem Ausgangssignal des Detektors (1119) eine Addition bzw. Subtraktion durchführt.

16. Schaltungsanordnung nach einem der Ansprüche 5 bis 15, dadurch gekennzeichnet, daß die hochfrequente und niederfrequente Quelle voneinander unabhängig sind.

17. Schaltungsanordnung nach einem der Ansprüche 5 bis 16, dadurch gekennzeichnet, daß die algebraische Addierstufe (1105) zwei Verknüpfungsglieder aufweist, von denen das eine die Summe und das andere die Differenz aus dem PhasendifFerenzsignal und dem ersten Schwingungssignal bildet.

18. Verwendung einer Schaltungsanordnung nach einem der Ansprüche 5 bis 17 als Frequenznormal für eine elektrische Uhr.