-
Das
Gebiet der Erfindung ist das der mikroelektronischen Vorrichtungen.
Insbesondere betrifft die Erfindung die Erzeugung von kalibrierten
Impulsen, um mikroelektronische Bauelemente wie zum Beispiel Speicher
zu steuern oder zu betreiben. In diesem Fall ist die Erzeugung von
Impulsen erforderlich, um den Lese- oder Schreibzugriff auf den
Speicher zu steuern.
-
Selbstverständlich beschränkt sich
die Erfindung nicht auf diese Anwendung, sondern kann in allen Fällen verwendet
werden, in denen kalibrierte Impulse erforderlich sind.
-
Das
heißt,
die Erfindung betrifft die Erzeugung von kalibrierten Impulsen ausgehend
von zwei Eingangssignalen, einem Basisimpuls oder Steuersignal (nachstehend
PH_IN genannt) und einem Kontrollsignal (nachstehend ENABLE genannt).
Die Arbeitsweise eines Generators für kalibrierte Impulse ist daher
wie folgt: Er erzeugt am Ende eines Basisimpulses einen kalibrierten
Impuls und befiehlt unter der Wirkung des Kontrollsignals oder bei
Empfang eines neuen Basisimpulses den vorzeitigen Abbruch des erzeugten
Impulses.
-
Dem
Stand der Technik entsprechend wird die Erzeugung von kalibrierten
Signalen mithilfe eines kombinatorischen Systems erhalten, das aus
logischen Gattern besteht. Die
US-Patentschrift 5.751.644 beschreibt
ein derartiges kombinatorisches System.
-
Ein
großer
Nachteil der Verwendung eines Blocks, der aus kombinierten logischen
Gattern besteht, besteht darin, dass solch ein Block schwer zu kalibrieren
ist und von den Schwankungen des Fertigungsprozesses und der Temperatur
sehr abhängig ist.
Die Ausbreitungszeitabweichungen innerhalb der verschiedenen Schichten
der logischen Gatter werden daher nicht wirksam beherrscht, was
das Auftreten von Störimpulsen
zur Folge haben kann.
-
Diese
Probleme sind natürlich
umso größer, je
feiner und/oder schneller der Basistakt ist.
-
Diese
Störimpulse
können
besonders schädlich
sein. Zum Beispiel können
sie im Fall eines Speichers dazu führen, dass beliebige und zufällige Daten
geschrieben werden, und daher den Betrieb der Vorrichtung, die mit
diesem Speicher versehen ist, stören
oder behindern.
-
Die
Aufgabe der Erfindung nach Anspruch 1 ist deshalb die Abstellung
dieser Nachteile des Stands der Technik.
-
Das
heißt,
Aufgabe der Erfindung ist die Bereitstellung einer Schaltung zur
Impulserzeugung ausgehend von einem Basisimpuls und einem Kontrollsignal,
die keine Störimpulse
am Ausgang erzeugt.
-
Eine
andere Aufgabe der Erfindung ist die Bereitstellung einer derartigen
Schaltung, die einfach ist, was die Zahl der Bauelemente und die
Siliziumfläche
anbetrifft, und die leicht hergestellt werden kann und für ein mikroelektronisches
Bauelement geeignet ist.
-
Insbesondere
ist eine Aufgabe der Erfindung die Bereitstellung einer derartigen
Schaltung, die im Vergleich zu Logiksystemen eine reduzierte Zahl
von Transistoren erfordert.
-
Eine
weitere Aufgabe der Erfindung ist die Bereitstellung einer derartigen
Schaltung, die für asynchrone
Systeme jeden Typs geeignet sein kann, insbesondere für Speicher
und vor allem schnelle Speicher.
-
Diese
Aufgaben, sowie andere, die aus dem Folgenden hervorgehen, werden
mithilfe einer mikroelektronischen Schaltung zur Impulserzeugung
erreicht, die einen Ausgabeimpuls abhängig von zwei Eingangssignalen
ausgibt, einem Steuersignal (PH_IN) und einem Kontrollsignal (ENABLE).
-
Erfindungsgemäß umfasst
diese Schaltung einen ersten und einen zweiten Speicherpunkt und ein
Verzögerungsmodul,
die in Reihe geschaltet sind, wobei dieses Verzögerungsmodul den Impuls ausgibt,
die Speicherpunkte beide Rückstellmittel
aufweisen, die jeweils durch das Kontrollsignal und das Steuersignal
gesteuert werden.
-
Eine
derartige Schaltung, die auf einem Ansatz beruht, der analog und
nicht mehr logisch ist, erweist sich als besonders effektiv, wie
aus dem Folgenden zu ersehen ist, wobei sie trotzdem eine beschränkte Zahl
von Transistoren erfordert. Es unterdrückt wirksam die Erzeugung von
Störimpulsen,
die auf die Ausbreitungszeit in den logischen Gattern zurückzuführen sind.
-
Vorteilhafterweise
sind diese Speicherpunkte identische Speicherpunkte, die gegenphasig
angeordnet sind.
-
Bevorzugt
werden diese Rückstellmittel
so gesteuert, dass sie die Schaltung bei ihrer Initialisierung in
einen vorbestimmten Zustand versetzen, und dass sie die Erzeugung
eines Impulses unterbrechen, sobald eines der Eingangssignale einen
vorbestimmten Wert annimmt.
-
Vorteilhafterweise:
- – werden
die Rückstellmittel
des ersten Speicherpunkts durch das invertierte Steuersignal gesteuert;
- – werden
die Rückstellmittel
des zweiten Speicherpunkts durch das Kontrollsignal gesteuert.
-
Nach
einer bevorzugten Ausführungsform umfassen
diese Speicherpunkte jeder zwei eingeschleifte Umkehrschalter, gefolgt
von einem dritten Umkehrschalter, der den Ausgang dieses Speicherpunkts
speist.
-
Vorteilhafterweise
erfolgt der Zugriff auf jeden dieser Speicherpunkte über ein Nmos/Pmos-Transfergatter.
Bevorzugt umfassen die Rückstellmittel
einen Nmos-Transistor.
-
Nach
einem vorteilhaften Aspekt der Erfindung wird das Verzögerungsmodul
durch eine Anstiegsflanke in der Ausgabe des zweiten Speicherpunkts
aktiviert.
-
Bevorzugt
umfasst das Verzögerungsmodul ein
Umkehrschalter-Verzögerungselement,
ein NAND-Gatter und einen Umkehrschalter, der den Impuls ausgibt.
-
Die
Erfindung betrifft auch die mikroelektronischen Bauelemente, umfassend
mindestens eine mikroelektronische Schaltung zur Impulserzeugung, wie
oben beschrieben.
-
Diese
Schaltungen können
insbesondere Lese- und/oder Schreibzugriffe auf einen Speicher steuern.
-
Weitere
Merkmale und Vorteile der Erfindung gehen aus der folgenden Beschreibung
einer bevorzugten Ausführungsform
der Erfindung, die lediglich beispielhaft und nicht einschränkend ist,
und aus den Zeichnungen im Anhang hervor, wobei
-
1 ein
Blockdiagramm darstellt, das das allgemeine Prinzip der Erfindung
veranschaulicht;
-
2 eine
Ausführungsform
des Diagramms von 1 auf detaillierte Weise darstellt;
-
3 eine
Simulation der Hauptsignale der Schaltung von 2 zeigt.
-
Um,
wie oben erläutert,
die Erzeugung vor Störimpulsen
in den kombinatorischen Schaltungen zu vermeiden, die durch die
Ausbreitungszeitdifferenzen durch verschiedene logische Schichten
hindurch erzeugt werden, beruht die Erfindung auf einem ganz anderen
Ansatz, das heißt,
auf einem System auf der Basis von zwei Speicherpunkten und eines
Verzögerungsmoduls,
die in Reihe geschaltet sind, wie dies in 1 veranschaulicht
wird.
-
Jeder
Speicherpunkt 11, 12 besitzt einen ersten Eingang 111, 121,
der es erlaubt, seine Nullrückstellung
(Rücksetzung
oder „Reset" des Speicherpunkts)
zu erzwingen, und einen zweiten Steuereingang 112, 122.
-
Der
Ausgang 123 des zweiten Speicherpunkts 12 wirkt
auf eine Ausgangsstufe 15, die auf einer Vorderseite einen
Verzögerungsblock
aufweist, der kalibrierte Impulse 151 ausgibt.
-
Der
beschriebenen Ausführungsform
gemäß sind die
zwei Speicherpunkte 11 und 12 identisch und gegenphasig
angeordnet. Bei der Einschaltung des Systems erlaubt das Kontrollsignal 14 oder
das „Reset", dieses System in
seine richtige Konfiguration zu versetzen. Es erlaubt auch, die
Erzeugung eines Ausgabeimpulses abhängig von den zwei Eingangssignalen 13 und 14 zu
unterbrechen.
-
Eine
Besonderheit dieses System ist die Steuerung der Zurücksetzung
(„Reset") der zwei Speicherpunkte 11 und 12.
Die Zurücksetzung
des ersten Speicherpunkts 11 erfolgt durch das invertierte
Eingangssignal 13 und die Rücksetzung des zweiten Speicherpunkts
erfolgt durch das Kontrollsignal 14.
-
Die
Dauer des Ausgabeimpulses 151 wird durch den Verzögerungsblock
verwaltet. Die Ausgangsstufe 15, die aus diesem Verzögerungsblock und
logischen Gattern besteht, erzeugt an der Anstiegsflanke des Ausgangssignals 123 des
zweiten Speicherpunkts 12 eine Verzögerung.
-
Der
in 2 gezeigten Ausführungsform gemäß umfasst
jeder Speicherpunkt 11, 12 zwei eingeschleifte
Umkehrschalter 21, 22, gefolgt von einem dritten
Umkehrschalter 23, der vorgesehen ist, um die richtige
Polarität
am Ausgang des Speicherpunkts wiederherzustellen (die zwei Speicherpunkte 11 und 12 sind
identisch, weshalb nur der erste beschrieben wird).
-
Der
Zugriff auf den Speicherpunkt erfolgt durch ein Nmos/Pmos-Transfergatter 24 („Pass-Gate"). Ein Nmos-Transistor 25 erlaubt,
die Rücksetzung
(„Reset") des Speicherpunkts
zu erzwingen, indem er auf den Umkehrschalter 21 wirkt.
-
Die
Ausgangsstufe 15 umfasst einen Umkehrschalter-Verzögerungsblock 26 auf
einer Anstiegsflanke des Ausgangssignals 123 des zweiten Speicherpunkts 12,
ein NAND-Gatter und einen Umkehrschalter 28. Der Verzögerungsblock 26 besteht aus
Umkehrschaltern und Kapazitäten
und erzeugt eine RC-Verzögerung,
die in dieser Ausführungsform fest
ist, aber natürlich
auch regelbar und/oder programmierbar sein kann.
-
Der
Verzögerungsblock 26,
der an sich bekannt ist, wird nicht im Detail beschrieben. Auch
die Struktur des Umkehrschalters 22 und des Transfergatters 24 ist
bekannt. Bei Bedarf kann auf 2 Bezug
genommen werden, die wesentlich detaillierter ist. Auch für sämtliche
Verbindungen zwischen den Bauelementen kann auf 2 Bezug
genommen werden.
-
Die
Abmessungen der verschiedenen Transistoren, die in dieser 2 erscheinen,
sind natürlich
nur beispielhaft.
-
Nun
wird die Arbeitsweise der Schaltung von 2 anhand
der Simulation von 3 beschrieben. Die dargestellten
Signale sind wie folgt:
- – der Eingangsimpuls 13 ist
das Signal PH_IN;
- – das
Kontrollsignal 14 ist das Signal ENABLE;
- – die
Ausgabe 151 des Blocks ist das Signal PULSE-OUT;
- – die
Eingabe 111 des ersten Speicherpunkts 11 ist das
Signal IN_1;
- – die
Ausgabe 113 des ersten Speicherpunkts 11 ist das
Signal OUT_1;
- – die
Eingabe 121 des zweiten Speicherpunkts 12 ist
das Signal IN_2;
- – die
Ausgabe 123 des zweiten Speicherpunkts 12 ist
das Signal OUT_2.
-
Diese
Terminologie ist in 2 wiederzufinden.
-
Bei
der Initialisierung (31) ist das Kontrollsignal ENABLE
auf 0: es setzt den ersten Speicherpunkt auf 0. Der Eingangsimpuls
PH_IN ist auf 0: Er macht das Eingangstransfergatter des zweiten
Speicherpunkts durchlässig.
Demnach setzt die Ausgabe 113 des ersten Speicherpunkts
den zweiten Speicherpunkt 12 durch das Transfergatter auf
0, das durchlässig
wird, wenn PH_IN auf 0 ist.
-
Die
zwei Speicherpunkte werden dadurch auf 0 gesetzt, und der Ausgang
ist auf 0 (es wird kein Impuls erzeugt).
-
Wenn
das Signal ENABLE auf 1 übergeht und
PH_IN auf 0 ist (32), wird die Zurücksetzung des ersten Speicherpunkts 11 beendet.
Doch das Transfergatter des ersten Speicherpunkts 11, 12 und
die Ausgabe 151 bleiben auf 0.
-
Wenn
das Signal PH_IN auf 1 übergeht
und ENABLE auf 0 ist (33), wird das Transfergatter des ersten
Speicherpunkts 11 durchlässig und das Transfergatter
des zweiten Speicherpunkts 12 wird sperrend. Die Zurücksetzung
des zweiten Speicherpunkts 12 wird aktiviert. Daher nimmt
der erste Speicherpunkt 11 den Wert des ENABLE-Signals
an, das heißt
0.
-
Wenn
das Signal PH_IN auf 1 übergeht
und ENABLE auf 1 ist (34), wird das Transfergatter des ersten
Speicherpunkts 11 durchlässig und das Transfergatter
des zweiten Speicherpunkts 12 wird sperrend. Die Zurücksetzung
bzw. das Reset des zweiten Speicherpunkts 12 wird aktiviert.
Dadurch nimmt der erste Speicherpunkt 11 den Wert des ENABLE-Signals
an, das heißt
1.
-
Wenn
das Signal PH_IN auf 0 übergeht,
wird das Transfergatter des ersten Speicherpunkts 11 sperrend,
und das Transfergatter des zweiten Speicherpunkts 12 wird
durchlässig.
Die Zurücksetzung des
zweiten Speicherpunkts 12 wird deaktiviert. Der zweite
Speicherpunkt 12 nimmt daher den Wert des Ausgangssignals 113 des
ersten Speicherpunkts 11 an, nämlich:
- – wenn ENABLE
gleich 0 war (35), breitet sich der Wert 0 vom ersten Speicherpunkt 11 zum
zweiten 12 aus, und am Ausgang des Systems wird kein Impuls
erzeugt.
- – wenn
ENABLE gleich 1 war (36), breitet sich der Wert 1 vom ersten
Speicherpunkt 11 zum zweiten 12 aus. Dann erfolgt am Ausgang
des Systems die Erzeugung eines kalibrierten Signals 39.
-
Bei
der Erzeugung des kalibrierten Impulses (vorheriger Aspekt) kann
die Impulserzeugung in den folgenden zwei Fällen unterbrochen werden:
- – wenn
PH_IN auf 1 übergeht
(37), während
der zweite Speicherpunkt 12 auf 0 gesetzt ist: die Ausgabe
out_2 wird auf 0 zurückgesetzt,
der Ausgabeimpuls 151 bricht ab.
- – wenn
ENABLE auf 0 übergeht
(38), wird der erste Speicherpunkt 11 auf 0 gesetzt.
Die 0 breitet sich durch dessen Transfergatter zum zweiten Speicherpunkt 12 aus;
die Ausgabe out_2 wird auf 0 zurückgesetzt
und der Ausgabeimpuls 151 bricht ab.
-
Es
versteht sich, dass andere Ausführungsform
im Rahmen der Erfindung entwickelt werden können.