DE2433365A1 - Schaltungsanordnung zur kompensation von zeitlichen verschiebungen der signalspitzenwerte bei der wiedergewinnung auf einem magnetischen aufzeichnungstraeger gespeicherter digitaler daten - Google Patents

Description

2433363

51-01079 Ge 9. Juli 1974

HONEYWELL !!IFORMATION SYSTEMS INC.

200 Smith Street Via 11ham, Mass. /USA

Schaltungsanordnung zur Kompenscition von zeitlichen Verschiebungen der Signalspitzenwerte bei der Wiedergewinnung auf einem magnetischen Aufzeichnungsträger gespeicherter

digitaler Daten

Die Erfindung befaßt sich mit der Wiedergewinnung auf einem magnetischen Aufzeichnungsträger gespeicherter, digitaler Daten und betrifft eine Schaltungsanordnung zur Kompensation von zeitlichen Verschiebungen der Signalspitzenwerte -der wiedergewonnenen Daten. Ein mittels eines Lesekopfes von einem dynamischen magnetischen Speicher abgenommenes digitales Signal besteht üblicherweise aus einer Folge positiver und negativer Spitzenwerte, v/elche Änderungen des magnetischen Zustands des Speichermediums darstellen Diese Änderungen des Magnetisierungszustandes des Speichermediums sind bei der vorangehenden Aufzeichnung der digitalen Daten erzeugt worden, welche mit einer bestimmten digitalen Kodierung erfolgt. Diese Kodierung schreibt vor, wann innerhalb einer Bit-Zelle die Änderung des Magnetisierungszustandes auftritt. Die Dauer einer Bit-Zelle ist üblicherweise begrenzt durch im zeitlichen Abstand aufeinanderfolgende Impulse, welche Teil eines allgemeinen Taktsignals sind. Theoretisch treten die. Spitzenwerte im Lesesignai bezogen auf die Dauer der Bit-Zelle genau an derjenigen Stelle auf, die durch die betreffende beim Einschreiben vorwendete

digitale Kodiertechnik vorgeschrieben ist« Aufgrund der magneti-R/Kö.

' 50S816/06S7

sehen Eigenschaften des Aufzeichnungsträgers, der übertragungs-'eigenschaft des Lesekopfes und des jeweiligen Datenformats treten jedoch oft zeitliche Verschiebungen dieser Spitzenwerte auf. Diese Spitzenv/ertver Schiebverschiebung tritt darüberhinaus so plötzlich auf, daß ein Taktsignal, welches normalerweise mit dem gelesenen Signal synchronisiert ist, nicht genügend Zeit hat, um auf solche SpitzenwertverSchiebungen zu reagieren. Diese plötzlichen zeitlichen Verschiebungen der Spitzenwerte in Bezug auf die Dauer einer Bit-Zelle können zu Fehlern und Auslöschungen des wiedergewonnenen digitalen Signals führen.

Aufgabe der Erfindung ist es deshalb, die nachteiligen Einflüsse solcher SpitzenwertverSchiebungen zu vermeiden. Diese Aufgabe wird gelöst durch die im Anspruch 1 gekennzeichnete Erfindung. Eine solche Kompensationsschaltung gestattet es, zeitliche Verschiebungen von fast 25 % der Dauer einer Bit-Zelle zu kompensieren, und zwar in 'beiden Richtungen, ausgegangen von dem Zeitpunkt, an dem normalerweise der Spitzenwert innerhalb einer Bit-Zelle auftreten soll.

Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

Zur Erläuterung der Erfindung wird im folgenden auf ein in den Zeichnungen wiedergegebenes Ausführungsbeispiel Bezug genommen. Hierbei zeigt:

Figur 1 ■ als Blockschaltbild die Leseschaltung zur Wiedergewinnung auf einem magnetischen Aufzeichnungsträger gespeicherter digitaler Daten,

Figur 2 die Kompensationsschaltung im einzelnen, Figur 3 den Verlauf verschiedener Signale an den in den Figuren 1 und 2 angegebenen Schaltungspunkten und Figur 4 die gleichen Signale, wobei die durch die Schaltungsanordnung gemäß Figur 2 bedingten Verzögerungen mit berücksichtigt sind.

509816/0667

Figur .1 zeigt schematisch einen Lesekopf 10, v/elcher sich in Abtaststellung gegenüber einer sich drehenden Magnetplatte 12 befindet. Er ist auf eine bestimmte Datenspur ausgerichtet, die eine Folge zuvor aufgezeichneter Magnetisierungszustände A aufweist, wie dies in Figur 3 dargestellt ist. Oberhalb der die Magnetisierungszustände wiedergebenden Zeile A ist in Figur 3 · die Folge der Binärdaten aufgezeichnet. Ein Vergleich der ersten beiden Zeilen zeigt, daß eine magnetische Flußumkehr jeweils in der Mitte einer das Signal "1" aufweisenden Bit-Zelle sowie zwischen zwei aufeinanderfolgenden das Signal "0" wiedergebenden Bit-Zellen auftritt. Diese Kodierart binärer Daten führt zu drei möglichen Folgefrequenzen periodischer Flußänderungen im Aufzeichnungsträger und wird folglich allgemein als Dreifrequenz-Code bezeichnet.

Die auf der Magnetplatte aufgezeichneten Magnetflußänderungen werden vom Lesekopf 10 abgetastet, der ein Ausgangssignal B liefert. Dieses Ausgangssignal B weist eine Folge von Maxima 16,20 und Minima 18 auf. Diese Spitzenwerte können verschoben sein infolge der magnetischen Eigenschaften· der Magnetplatte 12, des verwendeten Aufzeichnungsverfahrens, der Ubertragungseigenschaft des Magnetkopfes oder dem speziellen Datenformat. Die Verschiebung der Spitzenwerte ist in Figur 3 gestrichelt angedeutet, wo sich neben den normalerweise auftretenden Spitzenwerten 18 und zeitlich verschobene■Spitzenwerte 18' und 20' ergeben. Dabei ist der Spitzenwert 18¹ zeitlich voreilend verschoben aufgrund einer vorzeitigen Änderung 22 des Magnetisierungszustandes. Dies kann beispielsweise infolge eines Fehlers bei der Aufzeichnung geschehen. Demgegenüber tritt der Spitzenwert 20' verspätet auf, was üblicherweise auf die magnetischen Eigenschaften der Magnetplatte 12, die Kennlinie des Lesekopes 10 und das gegebene Datenförmat zurückzuführen ist.

509816/0667

Wie Figur 1 zeigt, wird das Ausgangssignal B des Lesekopfes 10 einem Spitzenwertdetektor 24 zugeleitet, welcher aus jedem Extremwert (Maximum oder Minimum) einen Impuls ableitet, so daß eine Impulsfolge C entsteht. Deren Impulse 26, 28 und 30 entsprechen den Spitzenwerten 16, 18 und 20, während die zeitlich verschobenen Impulse 28' und 30' aus den verschobenen Spitzenwerten 18* und 20' abgeleitet sind. Das Datenimpulssignal C , wird einem phasenstarren Taktgeber 32 zugeführt, welcher die Taktsignale D und E liefert. Diese haben eine Impulslänge von T/4 und eine Impulsperiodendauer T/2 bezogen auf die Zeitdauer T einer einzelnen Bit-Zelle. Der phasenstarre Taktgeber 32 ist phasenstarr gekoppelt mit dem Datenimpulssignal B. Der Aufbau eines solchen phasenstarren Taktgebers ist beispielsweise in der US-PS 3 689 903 beschrieben. Dabei ist zu bemerken, daß jener bekannte Taktgeber nicht genau das gleiche Taktsignal erzeugt wie der Taktgeber 32. Das VCO-Ausgangssignal des bekannten Taktgebers besteht aus Impulsen, welche zwar im Abstand der halben Dauer einer Bit-Zelle auftreten, jedoch zu einem Zeitpunkt jeweils nach einer viertel Dauer der Bit-Zelle und an einem Zeitpunkt nach drei Viertel Dauer der Bit-Zelle. Dies weicht ab vom Taktsignal D gemäß Figur 3, wonach die Anstiegsflanke des Taktimpulses nach 3/8 einer Bit-Zelle auftritt, und erneut nach 7/8 der Bit-Zellen Dauer. Um das Auftreten der Taktimpulse D zur gewünschten Zeit zu erreichen ist es folglich notwendig, das VCO-Ausgangssignal des Taktgebers gemäß US-PS 3 689 903 um 1/8 der Bit-Zellen Dauer zu verzögern. Um im Taktsignal D eine genaue Impulsbreite von T/4 zu erreichen ist es ferner notwendig, das VCO-Ausgangssignal einem Einzelimpulsgeber (Monoflop) zuzuführen, welcher Ausgangsimpulse von der Dauer eines Viertels einer Bit-Zellen Dauer erzeugt. Wenn somit das VCO-Ausgangssignal verzögert und der Impuls entsprechend geformt ist, hat man das gewünschte Taktsignal D erzeugt. Das andere Taktsignal E wird hieraus einfach mit Hilfe eines Inverters abgeleitet. Die Erzeugung der Taktimpulse D und E kann auch mit Hilfe anderer Taktgeber erfolgen, die mit dem Datensignal syn-

509816/G667

chronisiert sind oder nicht. -

Das Datensignal C wird zusammen mit den Taktsignalen D und E der Kompensationsschaltung 34 zugeleitet, welche etwaige zeitliche Verschiebungen der Spitzenwerte des Datensignals korrigiert. Mit der Kompensationsschaltung 34 können zeitliche Verschiebungen in der Größe von ^/C in beiden Richtungen kompensiert werden, wie dies in Figur 3 anhand der verschobenen Spitzenwerte 28' (Minimum) und 30* (Maximum) dargestellt ist. Man erhält am Ausgang das korrigierte Datensignal 0, welches dem Eingang eines Dreifrequenz-Kodierers 36 zugeführt wird, der hieraus das endgültige Datensignal ableitet. Dieses läßt sich leicht erreichen, wenn das am Eingang des Kodierers stehende Signal zeitlich richtig dem Taktsignal zugeordnet ist. Dies ist beim kompensierten Datensignal O der Fall. ' .

Figur 2 zeigt das Ausführungsbeispiel einer Kompensationsschaltung 34, welcher die Eingangssignale C, D, E zugeleitet werden und die das korrigierte Ausgangssignal 0 liefert. Die Schaltungsanordnung enthält einige Flipflops vom D-Typ, welche selbststartend sind und beim Eintreffen der Vorderflanke eines zugeführten Impulses umschalten. Solche Vorderflankengesteuerte Flipflops werden beispielsweise von der Firma Texas Instruments Corp., Dallas/Texas unter den Typenbezeichnungen TI 7474, 74S74 und 74H74 angeboten. Jeder dieser D-Flipflops hat Eingänge C und D sowie Ausgänge Q und Q . Er arbeitet derart, daß das Signal . am Ausgang Q dem Signal am Eingang D nachfolgt, sobald die Vorderflanke eines Impulses am Eingang C auftritt. Am Ausgang Q erscheint das Ausgangssignal invertiert.

Das Taktsignal D wird dem Eingang C eines Flipflops 38 zugeleitet. Eine Rückkopplungsverbindung zwischen dem Ausgang-Q und dem Eingang D dieses Flipflops 38 hat ein Umschaltverhalten dieses Flipflops zur Folge, d.h., das Ausgangssignal Q schaltet bei jeder Vorderflanke eines Taktimpulses D am Eingang C um. Dieses Um-

S09816/0667

schaltverhälten" zeigt der Kurvenzug F in Figur 2, welcher das Signal am Ausgang Q des Flipflops 38 darstellt. Das Taktsignal D hat eine Periodendauer von T/2, während das Zeitsignal F eine .Periodendauer T hat. Am Ausgang Q des Flipflops steht das gegenüber dem Zeitsignal F invertierte Zeitsignal G. Das Datensignal C wird dem Eingang einer Verzögerungsschaltung 40 zugeleitet, deren Ausgangssignal H gegenüber dem Eingangssignal um den Betrag ^l verzögert ist. Der Betrag dieser Verzögerung ist in Figur 3 zwischen einem Impuls 42 des verzögerten Signals H und einem Impuls 26 im Datensignal C eingetragen. Die Verzögerungseinrichtung 40 verzögert.den Impuls 26 derart, daß die Vorderflanke des Impulses 42 in der Mitte des positiven Signalanteils im Zeitsignal F bzw. in der Mitte des negativen Signalanteils im Zeitsignal G auftritt. Wenn hier kurz von positiven und negativen Signalanteilen die Rede ist, so bedeutet dies lediglich, daß der positive Signalanteil einen höheren Signalwert hat als der negative, wobei die Absolutbeträge^auch derjenige des negativen Signalanteils, sehr wohl.über dem Wert 0 liegen können. Der zum Verschieben der Vorderflanke des Impulses erforderliche Betrag Δ der Verzögerung entspricht einer halben Impulsbreite eines Taktimpulses oder T/8.

Nachfolgend werden zunächst die in Figur 2 gestrichelt umrandeten Signalverarbeitungsnetzwerke 46 und 48 beschrieben, von denen jedes auf bestimmte Zustände innerhalb der Signale E bis H anspricht und eine bestimmte Art von Datensignalen innerhalb des korrigierten Datensignals 0 erzeugt. Das verzögerte Signal H gelangt zu je einem UND-Gatter 50 bzw. 52 in den Netzwerken 46 und 48. Den beiden UND-Gattern wird ferner ein Signal J bzw. M vom Ausgang der Flipflops 58 bzw. 64 zugeleitet. Aus Figur 3 ersieht . man, daß diese: Signale J und M zur Zeit t₁ ppsitiv sind, wenn die Vorderflanke des Impulses 42 im verzögerten Signal H auftritt. Dieser Zustand erzeugt positive Ausgangssignale an beiden UND-Gattern 50 und 52. Betrachtet man zunächst das positive Ausgangs-

509816/0667

signal am Ausgang des Gatters 50 im Netzwerk 46, so gelangt dieses an ein ODER-Gatter 54, welches einen Ausgangsimpuls 56 in seinem Ausgangssignal K erzeugt. Dieser Impuls 56 gelangt zum Eingang C des Flipflops 58. Im anderen Netzwerk 48 wird das positive Ausgangssignal des Gatters 52 einem ODER-Gatter 60 zugeleitet, welches einen Ausgangsimpuls 62 im Ausgangssignal N erzeugt, der dem Eingang C des Flipflops 64 zugeleitet wird.

Die Impulse 42 im verzögerten Signal H werden durch die beiden Flipflops 58 und 64 in den Netzwerken 46 und 48 gesteuert. Die beiden Flipflops reagieren unterschiedlich auf den Impuls 42, nämlich in Abhängigkeit vom Signalzustand innerhalb der Netzwerke 46 und 48.

Das Zeitsignal F wird dem Eingang D des Flipflops 48 im Netzwerk 46 zugeführt. Es hat zur Zeit t^, d.h. beim Eintreffen der Vorderflanke des Impulses 56 im Signal K.einen positiven Wert. Durch das Eintreffen des Impulses 56 am Eingang C des Flipflops 48 schaltet dieser um entsprechend dem Signal I, welches zur Zeit t, positiv wird. Infolge einer geringfügigen Verzögerung im Flipflop 48 tritt diese Umschaltung erst zur Zeit t~ auf. Zur gleichen Zeit wird das Signal J am Ausgang Q des Flipflops 58 negativ. Folglich wird auch das Ausgangssignal des Gatters 50 negativ, mit dem Ergebnis, daß der Impuls 56 im Signal K ebenfalls negativ wird. Zur Zeit t₃ sind das Signal I, das Taktsignal E und das Zeitsignal G positiv. Dieser Zustand erzeugt ein positives Ausgangssignal an den UND-Gattern 66 und 68. Das Ausgangssignal des Gatters 66 erzeugt dabei einen Impuls 70 im korrigierten Datensignal 0, der am Ausgang des ODER-Gatters 72 auftritt. Das positive Signal am Ausgang des Gatters 68 erzeugt einen Impuls 74 im Signal K am Ausgang des ODER-Gatters 54. Dieser Impuls 74 wird dem Eingang C des Flipflops 58 zugeleitet und schaltet seinen Ausgang Q auf den Wert des Signals F an seinem.Eingang D Zur Zeit t- wird das Signal I negativ entsprechend dem Zustand

509816/0667

des Signals F am Eingang D des Flipflops 58, wobei der Verzögerung zwischen der Vorderflanke des Impulses 74 und dem Umschalten des Signals I durch den Flipflop 58 bedingt ist. Das negative Signal I sperrt die Gatter 66 und 68, wodurch die Impulse .70 und 74 in den Signalen 0 und K über die ODER-Gatter 72 und beendet werden. Das Netzwerk 46 erzeugt also einen Impuls 70 im korrigierten Ausgangssignal 0 in Abhängigkeit jeweils vom Impuls 42 im verzögerten Signal H. Dieser Impuls 42 ergab sich aus dem anfänglichen Auftreten des Impulses 26, der dem Digitalwert "1" entsprechend dem Dreifrequenz-Code gemäß Figur 3 zugeordnet ist.

Das Netzwerk 48 spricht auf den gleichen Impuls 42 nicht an. Das Zeitsignal G wird dem Eingang D des Flipflops 64 im Netzwerk 48 zugeleitet. Es ist negativ zur Zeit t.., wenn die Vorderflanke des Impulses 62 im Signal N dem Eingang C des Flipflops 64 zugeleitet wird. Folglich nimmt das Signal L am Ausgang Q des Flipflops 64 den negativen Wert des Zeitsignals G zur Zeit t.. an und bleibt negativ. Somit bleiben beide Signale L und M an den Ausgängen Q und Q des Flipflops.64 unverändert. Das negative Signal L sperrt die Gatter 78 und 60. Da das Gatter 78 das Ausgangsgatter des Netzwerks 48 bildet, erzeugt dieses keinen Impuls.

Der Impuls 26 im Datensignal C wird also zunächst in der Verzögerungseinrichtung 40 verzögert und erscheint dann als Impuls 42 an den Eingängen beider Netzwerke 46 und 48. Aufgrund der jeweiligen Signalzustände innerhalb dieser beiden Netzwerke erzeugt nur das Netzwerk 46 einen Ausgangsimpuls 70 am Ausgang der Kompensationsschaltung 34. Die Vorderflanke des Impulses 26 erscheint exakt in der Mitte einer Bit-Zelle. Diese ordnungsgemäße zeitliche Lage des Impulses erfordert also keinerlei Kompensation. Für diesen Fall wäre die Kompensationsschaltung 34 nicht erforderlich.

509816/0667

Nunmehr soll ein Fall beschrieben werden, wo ein Impuls 28' um einen Betrag tr gegenüber dem vorgeschriebenen Zeitpunkt verschoben ist und zwar um diesen Betrag «xr eher erscheint als der normale Impuls 28. Hier sorgt die Kompensationsschaltung 34, daß der zu erzeugende Ausgangsimpuls bei einem verschoebenen Eingangsimpuls 28' die gleiche zeitliche Lage im Ausgangssignal hat wie bei einem nicht verschobenen Eingangsimpuls 28 . Der voreilend verschobene Eingangsimpuls 28' erzeugt einen Impuls 82' am Ausgang der Verzögerungseinrichtung 40. Dieserwird in den Gattern 50 und 52 mit den zu dieser Zeit positiven Signalen J und M zusammengeschaltet, so daß beide Gatter 50 und 52 am Ausgang der nachgeschalteten ODER- Gatter 54 und 60 in den Kurvenzügen K und N einen Impuls 84' bzw. 86' entstehen lassen. Die Vorderflanken dieser Impulse treten zur Zeit t₅ auf und steuern die Flipflops 58 und 64 an, so . daß das Signal I am Ausgang des Flipflops 58 positi-V wird ., v/ährend das Signal L am Ausgang des Flipflops 64 negativ bleibt. Dies bedeutet, daß das Netzwerk 46 aktiviert ist, während das Netzwerk 48 inaktiv bleibt.

Im Netzwerk 46 wird das zur Zeit t positiv werdende Signal I

6
mit den Signalen E und G verglichen und erzeugt zur Zeit t-j, wenn das Zeitsignal E positiv wird Ausgangssignale an den Gattern 66 und 68. Das Ausgangssignal des Gatters 66 läßt den Impuls 88 im korrigierten Datensignal 0 entstehen, welcher am Ausgang des ODEK-Gatters 72 vorliegt=, Das Ausgangssignal des Gatters 68 wird über das ODER-Gatter 54 als Impuls 90 in der Impulsfolge K dem Eingang C des Flipflops 58 zugeleitet,, Da das Signal F am Eingang D dies* ses Flipflops negativ ist_ff schaltet der Impuls 90 den Flipflop Vm₁, so daß durch sein nunmehr negatives Ausgangssignal I das · Gatter βS gesperrt und der Ausgangsimpuls 88 beendet wixcL Das Netzwerk 4S erzeugt also aus de» ^FerschobeneR Impuls 28° einesu

Im folgenden- soll gezeigt werdest daß der gl@idh©

88 auch dann erzeugt wird, wenn der Eingangsimpuls zur ordnungsgemäßen Zeit als Impuls 28 auftritt. Dieser Impuls würde durch die. Verzögerungsvorrichtung 40 wie oben erwähnt verzögert und einen Impuls 82 erzeugen. Da die Signale J und M zu dieser Zeit positiv sind, erzeugen die beiden UND-Gatter 50 und 52 positive Ausgangssignale, welche ihrerseits einen Impuls 84 im Signal K und einen Impuls 86 im Signal N entstehen lassen. Die Vorderflanken der Impulse 82, 84 und.86 erscheinen jeweils zur Zeit te +nf. Die Vorderflanke des Impulse» 84 schaltet den Flipflop 58 um, so daß sein Ausgangssignal I entsprechend dem Eingangssignal F am Eingang D positiv wird. Andererseits entsteht kein positives Ausgangssignal am Flipflop 64, weil dessen Eingang D das invertierte Signal G vom Flipflop 38 erhält, welches zu diesem Zeitpunkt negativ .ist. Da der Ausgangsimpuls 88 entsteht, sobald alle drei Eingänge des Gatters 66 positive Signale erhalten, wird dieser Zustand erreicht, sobald zur Zeit t_ das Signal E positiv wird, denn zu dieser Zeit sind die Signale G und I bereits vorhanden. Der Ausgangsimpuls 88 entsteht also tatsächlich zur gleichen Zeit,unabhängig davon, ob er von einem verschobenen oder von einem nicht verschobenen Eingangsimpuls abgeleitet wird. Sein Beginn wird in jedem Fall durch die Vorderflanke 92 des Taktsignals E bestimmt. Damit hat auch der Ausgangsimpuls 88 den vorschriftsmäßigen Abstand gegenüber dem vorangehenden Ausgangsimpuls 70. Beide werden durch die Vorderflanken des Taktsignals E bestimmt.

um zu erreichen, daß das Signal I zur Zeit t positiv ist,, ist es erforderlich, daß der Flipflop 58 zuvor auf ein positives Ausgangssignal umgeschaltet wurde. Seine Umschaltung erfolgt immer _g wenn ein Impuls an seinem Eingang C auftritt und das Signal F

im .seinem Eingang D positiv ist«, Wie man aus Figsair 3 erkennt ä&s Signal F witire^d eines Zeitspanne T/2 ©Inen positivem & Mg s© daß jeder während diesel? Seit eintreffende Bapmls am

/J) ^? fr$ a '^s ff** fgi &p

Eingang C des Flipflops 58 den Flipflop auf ein positives Ausgangssignal schaltet. Die Vorderflanke des Impulses 84 im Signal K erscheint genau in der Mitte der Zeitspanne 94, während die Vorderflanke des Impulses 84' kurz nach dem Zeitpunkt erscheint zu dem das Signal F positiv geworden ist. Der Betrag der Verschiebung V C zwischen den Impulsen 84 und 84' veranschaulicht die maximal zulässige Abweichung der Vorderflanke des Impulses 84' , sofern die zulässige Abweichung in "voreilender und nacheilender Richtung gleichgroß sein soll. Die zulässige Verschiebung TT der Spitzenwerte 18 und 18' muß also kleiner sein als die halbe Dauer des Intervalls 94 . Da dieses Intervall 94 eine Dauer T/2 hat, bedeutet dies, daß *tf kleiner sein muß als T/4. Diese Bedingung setzt voraus, daß der zeitlich korrekt einlaufende Impuls 84 gerade in der Mitte des Intervalls 94 auftritt.

Bislang waren die'Spitzenwerte des Lesesignals B und die Impulse des Datensignals C Darstellungen für binäre Zahlen "1" im Dreifrequenzcode» Damit war das Netzwerk 46 innerhalb der Kompensationsschaltung 34 aktiv, während das Netzwerk 48 vergleichsweise inaktiv war'. Nunmehr soll eine Si-tuation beschrieben werden, in der das Netzwerk 48 den aktiven Teil der Kompensationsschaltung 34 bildet. Aus Figur 3 ist ersichtlich, daß die Aufeinanderfolge zweier logischer Zustände "0" im aufgezeichneten Signal eine Änderung des Magnetisierungszustandes zwischen diesen beiden "O" - Bit-Zellen erfordert. Diese Änderung des Magnetisierungszustandcs erzeugt einen Spitzenwert 20 im Lesesignal B, der seinerseits einen Impuls 30 im Datensignal C entstehen läßt. Der Spitzenwert 20 und der Impuls 30 treten genau an der Grenze zwischen zwei aufeinanderfolgenden Bit-Zellen mit dem Wert "0" auf. Es ist daran zu erinnern, daß die vorangehenden Spitzenwerte und Impulse in Figur 3 jeweils in der Mitte einer Bit-Zelle erschienen. Der Impuls 30 wird mittels der Verzögerungsschaltung 40 um einen Betrag

/\ verzögert und erscheint als Impuls 96 im Signal H. Er wird in den Signalen J und N den Gattern 50 und 52 zugeleitet, welche je

509816/0667

243336

einen positiven Ausgangsimpuls 98 bzw. 100 in den Signalen K und N entstehen lassen.

Die Vorderflanke des Impulses 100 tritt zur Zeit t_o auf und

schaltet den Flipflop 64 um, so daß zur Zeit t_ sein Ausgangssignal L positiv wird. Dieses Signal L am Ausgang Q des Flipflops 64 war bislang während aller Schaltungszustände negativ gewesen. Der Grund hierin liegt in der Tätsache, daß der Flipflop niemals zu einer Zeit umgeschaltet wurde, zu der das Zeitsignal G an seinem Eingang D positiv war. Die Umschaltung des Flipflops 64 führt dazu, daß nunmehr das Netzwerk 48 der aktive Teil der Kompensationsschaltung 34 wird. Zur Zeit t_1Q, d.h. mit dem Auftreten der Vorderflanke 104 im Taktsignal E schaltet das UND-Gatter 78 durch und erzeugt über das ODER-Gatter 72 einen Ausgangsimpuls 102, weil zu diesem Zeitpunkt die beiden anderen Eingangssignale F und L des Gatters. 78 ebenfalls positiv sind. Ebenfalls zur Zeit tjQ schaltet das Gatter 80 durch, weil seine Eingangssignale L, F und E zu diesem Zeitpunkt alle positiv sind. Damit entsteht ein Impuls 103 im Signal N, der dem Eingang C des Flipflops 64 züge- · führt wird. Der Impuls 103 bewirkt, daß der Ausgang Q des Flipflops 64 zur Zeit t^ sperrt. Mit dem hierdurch negativ werdenden Signal L am Ausgang des Flipflops 64 sperrt auch das UND-Gatter und beendet den Impuls 102.

Betrachtet man während dieser Zeit das Netzwerk 46, so zeigt sich, daß das Signal I am Ausgang Q des Flipflops 58 negativ bleibt, wenn die Vorderflanke des Impulses 98 im Signal K seinem Eingang C zugeführt wird. Das Zeitsignal F am Eingang B des Flipflops 58 ist nämlich zur Zeit t negativ. Wenn das Signal I negativ ist,

8
bleibt das Gatter 66 gesperrt, und das Netzwerk 46 liefert kein

Ausgangssignal.

•Das Netzwerk 48 erzeugt den gleichen Impuls 102 im korrigierten Ausgangssignal 0, wenn ein verzögerter Impuls 30· im Datensignal C auftritt. Aus Figur 3 ist ersichtlich, daß der Impuls 30' um

509816/0667

einen Betrag tr'verzögert ist und daß die hieraus abgeleiteten Impulse 96' , 98¹ und 100" alle zur Zeit tg + 'C erscheinen. Der Impuls 100¹ schaltet den Flipflop 64 auf ein positives Ausgangssignal entsprechend der gestrichelten Linie 106 im Signal L. Zur Zeit t₁₀ ist also das Signal L positiv, so daß,wie zuvor beschrieben, zusammen mit den Signalen F und E ein Impuls 102 entsteht. Die Zur Zeit tg +fauftretende Vorderflanke des Impulses 100' liegt nahe der Rückflanke des Signals 108 im Zeitsignal G. Um den Flipflop 64 umzuschalten, muß das Zeitsignal G positiv sein. Da der Impuls 100¹ eigentlich in der Mitte des Zeitintervalls auftreten sollte, nämlich zur Zeit tg, ergibt sich, daß die maximal zulässige zeitliche Verschiebung Tf etwas geringer sein muß als die Hälfte des Zeitintervalls 108 oder mit anderen Worten, *ri muß kleiner sein als T/4.

Bisher ist die Schaltungsanordnung gemäß Figur 2 insofern etwas idealisiert behandelt worden, als verschiedene unvermeidliche Verzögerungen innerhalb der Schaltungsanordnung unberücksichtigt geblieben sind. Hierdurch sollte die Erläuterung der Wirkungsweise vereinfacht werden. Nunmehr sollen die erwähnten Verzögerungen anhand von Figur 4 erörtert werden, welche wiederum die Signale C bis 0 entsprechend Figur 3 wiedergibt« Dabei sind die Zeitsignale F und G gegenüber den Taktsignalen D und E um einen Betrag £ verzögert. Dies ergibt sich aus der verzögerten Umschaltung des Flipflops 38 durch das Taktsignal D. Das Datensignal C wird durch die Verzögerungseinrichtung 40, wie zuvor bet» schrieben, um einen Betrag Λ verzögert und ergibt das Signal H., Diese Verzögerung ist dargestellt zwischen den Vorderflanken der Impulse 26 und 42. Eine weitere Verzögerung ^ ergibt sich zwisehen dem Impuls 42 einerseits und den Impulsen 56 und 62 andererseits» Diese Verzögerung Ψ- ergibt sich infolge unvermeidlicher Schaltverzögerungen in den beiden Gatterschaltungen„ In Figwr 2 besteht die erste Gatterschaltung aus dem.TOD-Gattes 50 und dem ODER-Gatter 54 im Netzwerk 46 und die zweite Gattersehaltuag atss »Gatter 52 und dem QDER-Gafcter SO im Netzwerk <6©₀

Wie. bereits erläutert, kompensiert die Schaltungsanordnung gemäß Figur 2 zeitliche Verschiebungen /C, welche von Zeit zu Zeit bei den Impulsen des Datensignals C auftreten. Um der Schaltungsanordnung gemäß Figur 2 das Kompensieren von zeitlichen Verschiebungen /C bis zum maximal möglichen Wert tr* ^ T/4 zu ermöglichen, ist es erforderlich, daß die Impulse 56 und 62 den Zeitsignalen F und G zeitlich genau zugeordnet sind. Diese zeitliche Zuordnung erfordert, daß die Vorderflanken der Impulse 56 und 52 genau in der Mitte des positiven Signals im Zeitsignal F auftreten. Das genau richtige Zeitverhalten ist in Figur 4 durch den Zeitpunkt t angedeutet, der ein positives Signal 110 im Zeitsignal F schneidet. Betrachtet man die Verzögerungen F , jf* und A in Figur 4, so erkennt man, daß die Verzögerungen € und <j*- unvermeidliche Verzögerungen der Schaltung gemäß Figur 2 sind, während die Verzögerung Λ eine absichtlich bewirkte Verzögerung ist. Man kann nun in Weiterbildung der Erfindung die Schaltungsanordnung gemäß Figur 2 sorgfältig derart durch Einstellen der Verzögerungseinrichtung 40 abstimmen, daß die Vorderflanken der Impulse 56 und genau mit der Mitte des positiven Signals 110 im Zeitsignal F zusammenfallen. Die Verzögerungseinrichtung 40 sollte zu diesem Zweck vorzugsweise mit Hilfe eines Potentiometers kontinuierlich einstellbar sein. Stattdessen könnte auch eine Verzögerungseinrichtung mit mehreren Abgriffen Verwendung finden. Man könnte zum Abstimmen der Schaltungsanordnung beispielsweise Ausgangssignale des Magnetkopfes 10 verwenden, wenn eine Folge von binären "1" Signalen aufgezeichnet ist. Für das Abstimmen der Kompensationsschaltung 34 kann die folgende empirische Formel

Λ - ^T/s ^+£-f

angewandt werden. Diese Formel geht vom Taktsignal D aus, welches die gleiche zeitliche Zuordnung zum Datensignal C hat_s wie in Figur 4. Eine etwas allgemeinere Formel für ein Taktsignal mit einer Impulsbreite W der Taktimpulse lautet dansi

243336

Es ist ersichtlich, daß die Verzögerung χ- charakteristisch ist für zwei getrennte Gatterschaltungen in den beiden Netzwerken 46 und 48. Es ist deshalb nötig, daß die beiden Netzwerke 46 und 48 so aufeinander abgestimmt sind, daß sich etwa die gleichen Verzögerungen v*· ergeben. Diese Anpassung der beiden Netzwerke wird auch daraus ersichtlich, daß das Netzwerk 48 etliche Verschiebungen des Impulses "30 in der gleichen Weise kompensieren muß, wie das Netzwerk 46 die Verschiebungen des Impulses 28.

Die Taktsignale D und E in den Figuren 3 und 4 haben eine bestimmte zeitliche Zuordnung zu der Lage eines Idealimpulses im Datensignal C. Die Schaltungsanordnung gemäß Figur 2 kann auch so bemessen und abgestimmt werden, daß jegliche* Abweichung zwischen dem Taktsignal D und dem Datensignal C ausgeglichen wird. Eine solche Abstimmung kann sich jedoch nicht auf die zuvor erwähnte empirische Formel abstützen, da jene aus einer vorgegebenen zeitlichen Lage der Signale C-und D abgeleitet ist.

Das anhand der Zeichnungen dargestellte· bevorzugte Ausführungsbeispiel der Erfindung beschreibt zwar die Kompensation der zeitlichen Spitzenwertverschiebungen bei einem Datensignal im Dreifrequenz-Code. Die Erfindung kann jedoch auch zur Spitzenwertfeststellung und Kompensation von Spitzenwertverschiebungen bei einer Anzahl anderer digitaler Codes eingesetzt werden, welche vorgegeben sind durch das Auftreten bestimmter Datenspitzenwerte innerhalb oder außerhalb einer vorgegebenen Bit-Zellen-Dauer. Beispielsweise erfordert der NRZ I Code das Vorhandensein oder Fehlen eines Spitzenwertes in der Mitte einer Bit-Zelle. Dieser Code kann also durch die Schaltungsanordnung gemäß der Erfindung ebenfalls verarbeitet werden. Dabei ist bei diesem Anwendungsfall "nur das Netzwerk 46 der Kompensationsschaltung .34 erforderlich.

Claims (17)

1. -. 16 -

   Patentansprüche

   /1. /Schaltunganordnung zur Kompensation von zeitlichen Verschiebungen der Signalspitzenwerte bei der Wiedergewinnung auf einem magnetischen Aufzeichnungsträger gespeicherter digitaler Daten, dadurch gekennzeichnet, daß ein Zeitsignalgeber (38) vorgesehen ist, welcher eine Folge (F,G) von Zeitsignalimpulsen erzeugt, deren zeitlicher Abstand der DauerrT eines digitalen Signalelements (BIT-Zelle) des gespeicherten Signals entspricht;

   daß ein Taktgeber (32) vorhanden ist, welcher eine Folge (D,E) von Taktimpulsen erzeugt, deren zeitlicher Abstand der halben Dauer T/2 einer BIT-Zelle entspricht;

   daß wenigstens eine bistabile Kippschaltung (58,64) mit ihrem einen Eingang (D) an einen Ausgang (Q,Q)'des Zeitsignalgebers (38) und mit ihrem zweiten Eingang,C über eine. Verzögerungsschaltung (40) sowie Gatterschaltungen (52,60;,50,54) an eine die aus dem aufgezeichneten Signal abgeleiteten impulsförmigen Datensignale (C) führende Klemme angeschlossen ist und ihr Ausgangspotential (I,J,L,M) umschaltet, wenn während eines Zeitsignalimpulses ein Datenimpuls eintrifft; und daß das in seiner zeitlichen Lage in Bezug auf die Taktimpulsfolge (D,E) korrigierte Datensignal (0) vom Ausgang eingangs· seitig mit einem Ausgang der bistabilen Kippschaltung (58,64) und mit dem Taktgeber (32) verbundener Gatterschaltungen (66, 78,72) abnehmbar ist.
2. 2. Schaltungsanordnung nach Anspruch 1_# gekennzeichnet durch eine solche Bemessung der Verzögerungsschaltung (40), daß die verzögerten Datenimpulse (H) normaler-

   50981S/Q667

   weise in der Mitte eines Zeitsignalimpulses (F,G) am Eingang (C) der bistabilen Kippschaltung (58,64) eintreffen.
3. 3. Schaltungsanordnung nach Anspruch 2 für Signalwiedergewinnungsanordnungen, bei denen der Datenimpuls (C) normalerweise in der Mitte einer Bit-Zelle auftritt und der Taktimpuls eine Länge W hat und ebenfalls in der Mitte einer Bit-Zelle erscheint, dadurch gekennzeichnet, daß die Verzögerungsschaltung (40) eine Verzögerung der Datenimpulse C um die halbe Dauer W/2 eines Taktimpulses bewirkt.
4. 4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet , daß die Gatterschaltungen (40,54; 52,60) eine weitere Verzögerung des verzögerten Datensignals. (H) um einen Betrag **- und der Zeitsignalgeber (38) eine Verzögerung der Zeitsignalimpulse (F,G) um den Betrag £ gegenüber den Taktimpulsen D,E erzeugen und die Verzögerungszeit der Verzögerungseinrichtung (40) den Wert Io "*" ^-""(f~ hat.
5. 5. Schaltungsanordnung nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß die Zeitsignalimpulse (F,G) eine Impulsdauer von der halben Dauer T/2 eines digitalen Signalelements (BIT-Zelle) haben.
6. 6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet , daß die Dauer eines Taktimpulses (D,E) dem vierten Teil T/4 eines digitalen Signalelements (BIT-Zelle) entspricht und der Taktimpuls in der Mitte einer BIT-Zelle auftritt und die Verzögerungsschaltung (40) eine'Verzögerungsdauer von T/8 hat.
7. 7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die bistabile Kippschaltung (58,64) ein Flipflop vom D-Typ ist und das Zeitsignal (F,G) dem D-Eingang und das verzögerte Datensignal (H) dem Takteingang (C) zugeführt werden.
8. 8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet , daß zwischen den Ausgang (Q) des Flipflops (58,64) und den Takteingang (C) ein Koinzidenzgatter (68,80) eingeschaltet ist, dem an einem zweiten Eingang das Taktsignal (E) und an einem dritten Eingang das invertierte Zeitsignal (F,G) zugeführt werden.
9. 9. Schaltungsanordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß ein zwischen dem Ausgang (Q) der bistabilen Kippschaltung (58,64) und dem Ausgang für das korrigierte Datensignal (0) liegendes Koinzidenzgatter (66,78) mit einem zweiten Eingang an das Taktsignal (E) und einem dritten Eingang an das Zeitsignal (F,G) angeschlossen ist.
10. 10. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet , daß zwischen den Ausgang des Koinzidenzgatters (68,80) und den Täkteingang (CJ des Flipflops (58, 64) ein ODER-Gatter (54,60) eingeschaltet ist, dessen zweiter Eingang mit dem Ausgang eines weiteren Koinzidenzgatters (50,52) verbunden ist, das mit seinem einen Eingang an den invertierenden Ausgang (Q) des Flipflops und mit seinem zweiten Eingang an die Verzögerungsschaltung (40) angeschlossen ist.
11. 11. Schaltungsanordnung nach einem der Ansprüche 1 bis 10 zur Wiedergewinnung von im Dreifrequenz-Code aufgezeichneten Daten, bei dem eine Magnetflußänderung einerseits in der Mitte jedes

    509816/0667

    Binärsignals "1" und andererseits zwischen zwei aufeinanderfolgenden Binärsignalen "Q" auftritt, dadurch gekennzeichnet , daß außer einem mit dem vom Aufzeichnungsträger abgenommenen Signal beaufschlagten aus jedem Spitzenwert (Minimum, Maximum) einen Datenimpuls ableitenden Spi.tzenwertdetektor (24)", einer Verzögerungsschaltung (40) und einem Zeitsignalimpulse mit im Abstand der Dauer T eines digitalen Signalelements aufeinanderfolgenden Impulsvorderflanken erzeugenden Zeitsignalgeber (38) eine beim gleichzeitigen Auftreten eines verzögerten Datenimpulses und eines Zeitimpulses vom Ruhezustand in den aktivierten Zustand umschaltende erste bistabile Kippschaltung (54) sowie eine beim gleichzeitigen Auftreten eines verzögerten Datenimpulses und eines invertierten Zeitimpulses vom Ruhezustand"in den aktivierten Zustand umschaltende zweite bistabile Kippschaltung (58) vorgesehen sind und an jede der bistabilen Kippschaltungen je ein Gatter (78,66) angeschlossen ist, welches einen Ausgangsimpuls erzeugt, wenn während des im aktivierten Zustand befindlichen Ausgangssignals der betreffenden bistabilen Kippschaltung ein Taktimpuls auftritt.
12. 12. Schaltungsanordnung nach Anspruch 11, gekennzeichnet durch eine solche Bemessung der Verzögerungsschaltung (40), daß jeder aus der Magnetflußänderung in der Mitte eines Binärsignals "1" abgeleitete verzögerte Datenimpuls (42,82) gleichzeitig mit einem Zeitsignalimpuls (F) und jeder aus der Magnetflußänderung zwischen zwei aufeinanderfolgenden Binärsignalen "0" abgeleiteter verzögerter Datenimpulse (96) gleichzeitig mit einem invertierten Zeitsignalimpuls (G) auftritt.

    509816/0867
13. 13. Schaltungsanordnung nach den Ansprüchen 3,6 und 12, dadurch gekennzeichnet, daß die Taktimpulse mit einer Impulsbreite T/4 jeweils zu Beginn, in der Mitte und am Ende eines digitalen Signalelements (BIT-Zelle) auftreten und die Verzögerungseinrichtung (42) eine Verzögerungszeit von T/8 +B-^ hat.
14. 14. Schaltungsanordnung nach den Ansprüchen 8 und 11, dadurch gekenzeichnet, daß das zwischen den Ausgang (Q) der ersten bistabilen Kippschaltung (64) und deren Takteingang (C) eingeschaltete Koinzidenzgatter (80) mit seinem zweiten Eingang an das Taktsignal (E) und mit seinem dritten Eingang an das Zeitsignal (G) angeschlossen ist, während das zwischen den Ausgang (Q)der zweiten bistabilen Kippschaltung (58) und'deren Takteingang eingeschaltete Koinzidenzgatter (68) mit seinem zweiten Eingang ebenfalls an das Taktsignal E und seinem dritten Eingang an das invertierte Zeitsignal (G) geführt ist.
15. 15. Schaltungsanordnung nach einem der Ansprüche 1 bis 10 zur Wiedergewinnung von Daten, deren Aufzeichnungscode zur Erzeugung von Datenimpulsen führt, deren Vorderflanken jeweils in der Mitte eines digitalen Signalelements (BIT-Zelle) der Dauer T auftritt, dadurch gekennzeichnet, daß ein Taktgeber (32) eine Taktimpulsfolge (E) mit der Periodendauer T/2 und der Impulsdauer T/4 sowie ein hierzu inverses Taktsignal (D) erzeugt, wobei ein Taktimpuls jeweils in der Mitte einer BIT-Zelle erscheint, daß an den Taktgeber ein Zeitsignalgeber (38) angeschlossen ist, der eine Zeitsignalimpulsfolge (F) mit der Periodendauer T und der Impulsdauer T/2 erzeugt,

    daß eine Verzögerungsschaltung (40) für die Datenimpulse (C) eine Verzögerungszeit von T/8 hat und eine bistabile Schaltungs-

    509816/0667

    anordnung (58) beim gleichzeitigen Auftreten eines verzögerten Datenimpulses und eines Zeitimpulses ein Ausgangssignal (I) erzeugt und damit anzeigt, daß während der Dauer (T/2) des Zeitimpulses die Vorderflanke eines verzögerten Datenimpulses angekommen ist,

    und daß dieses Ausgangssignal (I) dem einen Eingang eines Koinzidenzgatters (66) zugeleitet ist, welches an einem anderen Eingang das Taktsignal (E) erhält und an seinem Ausgang das korrigierte Datensignal (0) abgibt.
16. 16. Schaltungsanordnung nach Anspruch 12, dadurch gekennzeichnet , daß die Vorderflanken der vom Zeitsignalgeber (38)· erzeugten Zeitsignale (F) und invertierte . Zeitsignale (G) im Abstand-von T/2 aufeinanderfolgen und daß ein mit einem- Eingang an einen Ausgang (Q) der ersten bistabilen Kippschaltung (58) angeschlossenes Gatter (66) in Abhängigkeit vom Auftreten einer Vorderflanke des invertierten Zeitsignals (G) durchschaltet, während ein mit einem Eingang an einen Ausgang (Q) der zweiten bistabilen Kippschaltung (64) angeschlossenes weiteres Gatter (78) in Abhängigkeit vom Auftreten einer Vorderflanke des Zeitsignals (FJ durchschaltet.
17. 17. Schaltungsanordnung nach Anspruch 16, dadurch gekennzeichnet , daß je ein weiterer Eingang beider Gatter (66,78) an den Taktgeber (32) angeschlossen ist.

    509816/0667

    Leerseite