DE2658908B2 - Elektronische Uhr - Google Patents
Elektronische UhrInfo
- Publication number
- DE2658908B2 DE2658908B2 DE2658908A DE2658908A DE2658908B2 DE 2658908 B2 DE2658908 B2 DE 2658908B2 DE 2658908 A DE2658908 A DE 2658908A DE 2658908 A DE2658908 A DE 2658908A DE 2658908 B2 DE2658908 B2 DE 2658908B2
- Authority
- DE
- Germany
- Prior art keywords
- memory
- time counting
- signal
- time
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims description 128
- 238000012937 correction Methods 0.000 claims description 8
- 230000001419 dependent effect Effects 0.000 claims 1
- 238000012546 transfer Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G99/00—Subject matter not provided for in other groups of this subclass
- G04G99/006—Electronic time-pieces using a microcomputer, e.g. for multi-function clocks
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G3/00—Producing timing pulses
- G04G3/02—Circuits for deriving low frequency timing pulses from pulses of higher frequency
- G04G3/025—Circuits for deriving low frequency timing pulses from pulses of higher frequency by storing time-date which are periodically investigated and modified accordingly, e.g. by using cyclic shift-registers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
Description
Die Erfindung betrifft eine elektronische Uhr gemäß Oberbegriff des Anspruchs 1.
Aus der DE-OS 22 13 460 ist eine elektronische uhr
dieser Art bekannt Bei der bekannten Uhr steuert der Taktoszillator das Verschieben des aus vier Schieberegistern bestehenden ersten Speichers. Entsprechende
Stufen der einzelnen Schieberegister bilden zusammen eine Adreßstelle für eine Zeitzähleinheit Die Einrichtung zum aufeinanderfolgenden Zuführen der einzelnen
Zeitzähleinheiten zu der Addiereinrichtung besteht aus einem an den Taktoszillator angeschlossenen Dekodierer, der mit den Registern verbunden ist und deren
Inhalte bei einer vorgegebenen Taktgeschwindigkeit verschiebt, so daß der Inhalt jeweils einer Stufe der
Addiereinrichtung zugeführt wird. Bei jedem Schiebe Vorgang wird auf die niedrigstwertige Stelle der jeweils
anstehenden Zeitzähleinheit eine » + 1« aufaddiert, bis der Wert der betreffenden Zeitzähleinheit den vorbestimmten, als Übertragungskriterium dienenden Wert
erreicht Um diesen Wert zu erkennen, ist die Einrichtung zum Abfragen der jeweiligen Zeitzähleinheiten als Dekodiereinrichtung ausgebildet, welche an
die Registerausgänge angeschlossen ist. Diese Dekodiereinrichtung ist eine logische Schaltung, die auf
bestimmte Werte, beispielsweise für die Einerstellen der Sekunden und Minuten auf den Wert »9«, auf die
tOerstellen von Sekunden und Minuten auf den Wert »9«, auf die IOersteilen von Sekunden und Minuten auf
40
den Wert »5«, usw. anspricht und ein Ausgangssignal erzeugt, welches sämtlichen Stellen der Addiereinrichtung zugeführt wird. Hierdurch entsteht am Ausgang
der Addiereinrichtung der Wert »0«, und gleichzeitig
wird aus der 4. Stelle der Addiereinrichtung das
Übertragssignal abgegeben. Dieses Übertragssignal wird, wenn die nächste Zeitzähleinheit an der
Addiereinrichtung ansteht, auf diese Zeitzähleinheit aufaddiert. Die Anzeigeeinrichtung ist an die Ausgänge
der Register angeschlossen und erzeugt im Zeitmultiplex die flimmerfreie Anzeige der in den Registern
gespeicherten Werte. Diese Ausbildung der elektronischen Uhr ist jedoch insofern nachteilig, als zum
Abfragen der Registerinhalte und zum Erkennen der
entsprechenden Übctragskriterien relativ aufwendige
Verknüpfungsschaltuigen notwendig sind. Dies ist besonders dann nachteilig, wenn eine differenzierte und
umfassende Anzeige erwünscht wird, die beispielsweise den Bereich zwischen Millisekunden und Tagen oder
Monaten umfaßt; denn es muß für jede Speicherstelle eine logische Schaltung nach Maßgabe des Übertragskriteriums vorgesehen werden. Umfangreiche Schaltungen mit entsprechend hoher Leistungsaufnahme sind
jedoch insbesondere bei elektronischen Uhren uner
wünscht, da die Schaltung klein und unkompliziert sein
soll und sich weiterhin durch geringe Leistungsaufnahme auszeichnen soll, damit die Batterie möglichst wenig
ausgewechselt zu werden braucht.
Der Erfindung liegt die Aufgabe zugrunde, eine elektronische Uhr der eingangs genannten Art anzugeben, bei der die Erfassung von Ubertragskriterieii zur
Steuerung der jeweils nächsthöheren Zeitzähleinheit möglichst einfach durchgeführt wird.
Ausgehend von einer elektronischen Uhr der eingangs genannten Art wird diese Aufgabe erfindungsgemäß durch die im kennzeichnenden Teil des
Anspruchs 1 angegebenen Merkmale gelöst
Zweckmäßige Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
Der Grundgedanke der Erfindung liegt darin, einen dem ersten Speicher entsprechenden zweiten Speicher
vorzusehen, dessen Speicherstelle synchron zu den Speicherstellen des ersten Speichers addressiert werden. Jedesmal, wenn aus dem ersten Speicher der Wert
einer bestimmten Zeitzähleinheit ausgelesen wird, wird
gleichzeitig aus dem zweiten Speicher das zugeordnete Übertragskriterium ausgelesen, beide Werte werden
dem Vergleicher zugeführt, und wenn der Vergleicher Übereinstimmung feststellt, wird auf den Wert der
Zeitzähleinheit eine »+1« aufaddiert Es brauchen also keine speziellen logischen Schaltungen, z. B. speziell
eingestellte Frequenzteilerstufen, vorgesehen werden, es genügt, in die entsprechenden Stellen des zweiten 2s
Speichers die dem jeweiligen Übertragskriterium entsprechende Zahl einzuschreiben. Eine derartige
Ausgestaltung einer elektronischen Uhr benötigt im Vergleich zu herkömmlichen Schaltungen relativ wenig
Bauelemente. Dementsprechend ist die erfindungsgemäße Uhr nicht nur klein, einfach aufgebaut und
ieistungsarm, sondern weist darüber hinaus eine hohe Störunempfindlichkeit auf.
Ein Zeitfehler, der bei einer langen Laufzeit der Uhr
auftreten kann, kann durch eine veränderliche Einstellung eines für den Übertrag erforderlichen numerischen
Datenwertes im zweiten Speicher korrigiert werden, wobei dieser Datenwert einer Zeiteinheit entspricht, die
kleiner als eine »Sekunde« ist. Daher ist es nicht erforderlich, einen Einstell-, Abgleich- oder Trimmer-Kondensator für einen Oszillator zu verwenden, der für
die Zeiteinstellung bzw. die Zeitveränderung oder Zeitkorrektur verdreht wird, um die Schtvingungsfrequenz des Oszillators einzustellen oder zu verstellen.
Die Erfindung wird nachstehend anhand der Zeichnungen beispielsweise näher erläutert. Es zeigt
F i g. 1 ein Blockschaltbild, welches eine elektronische Uhr gemäß einem erfindungsgemäßen Ausführungsbeispiel wiedergibt,
Fig.2 eine ins einzelne gehende Schaltungsanordnung der in Fig. 1 dargestellten elektronischen Uhr,
und
F i g. 3 ein Blockschaltbild, das eine elektronische Uhr gemäß einem weiteren erfindungsgemäßen Ausführungsbeispiel wiedergibt.
Ein erfindungsgemäßes Ausführungsbeispiel soll nachfolgend im Zusammenhang mit den Zeichnungen
beschrieben werden.
F i g. 1 zeigt ein Blockschaltbild gemäß einer erfindungsgemäßen Ausfuhrungsform. Ein Bezugsoszillator eo
11, der beispielsweise in Form eines Quarz-Oszillators oder eines entsprechenden Oszillators vorliegt, erzeugt
ein Bezugstakt-Schwingungssignal mit beispielsweise 1015Hz. Das Taktsignal des Bezugsoszillators Il geht
zunächst zur ^-Frequenzteiler-Schaltung und dann zur 25-Frequenzteiierschaltung, wobei letztere ein 5-Bi:-
Zählsignal in einem 2*-Hz-Zyklus erzeugt. Das 5-Bit-Zählsignal der Frequenzteilerschaltung 13 wird einem
Decoder 14 zugeführt Der Decoder 14 liefert ein Adressenkennzeichnungssignal entsprechend dem
Zählsigncl der 25-Frequenzteilerschaltung an den ersten
und zweiten Speicher 15 und 16. Der erste Speicher 15 ist in Form eines RAM (RANDOM ACCESS MEMORY) und der zweite Speicher 16 ist in Form eines ROM
(READ ONLY MEMORY) aufgebaut Der erste Speicher 15 benennt eine vorgegebene Zeiteinheit einer
Adresse, die durch das Adressenkennzeichnungssignal des Decoders 14 gekennzeichnet ist und der zweite
Speicher 16 speichert die benannten Zählwerte, die die Erfordernisse für die Erzeugung der nunmehr unter
Betracht gezogenen Zählereinheit tragen, in eine Adresse entsprechend der Adressenlage des ersten
Speichers 15.
Die im einzelnen dargestellte Anordnung des ersten und zweiten Speichers in F i g. 1 ist in F i g. 2 gezeigt Im
ersten Speicher 15 sind Adressen- oder Speicher-Ziffern bzw. -stellen 15a, 156,... in einer Weise vorgesehen, daß
sie den AJressenzahlen 1,2,... jeweils entsprechen. Die
erste Speicherstelle 15a des fr: «ten Speichers 15
speichert die Zeiteinheit von i/26 Sekunden entsprechend einem Zyklus des die Adresse kennzeichnenden
Zählsignals, und die Speicherstellen 156, 15c, t5d, 15e, t5f, 15g und 15Λ speichern in entsprechender Weise die
Zeiteinheiten von 1/22 Sekunden, 1 Sekunde, 10 Sekunden, 1 Minute, 10 Minuten, 12 Stunden, AM bzw. PH.
Wie der erste Speicher 15, so speichert der zweite Speicher 16 die Erfordernisse zur Durchführung des
Übertrags entsprechend den Speich^rstellen 15a, 156, ... im ersten Speicher 15. Im ersten Speicher 15 zählt
und speichert die Speicherstelle 15a beispielsweise die Zeit, bis ein Übertrag erforderlich ist, der von der
l/26-Ziffernstelle zur l/22-Zif fernstelle vorgenommen
werden soll, und die Soeicherstelle 156 zählt und speichert die Zeit bis ein Übertrag erforderlich ist, der
von der l/22-Sekundenstelle zur 1-Sekunden-Ziffernstelle vorgenommen werden soll. Da die Speicherstelle
16a des zweiten Speichers 16 die Zeit entsprechend 15 Zählungen als ein Übertrags-Erfordernis speichert, wird
ein Übertrag »1« alle 16 Zählungen von der Speicherstelle 15a zur Speicherstelle 156 des ersten
Speichers 15 durchgeführt. In entsprechender Weise speichern die Speicherstellen 166,16c, 16c/, 16e, 16£ i6g
und 16Λ des zweiten Speichers 16 »3κ, »9«, »5«, »9«, »5«,
»11« bzw. »1« als zählerkennzeichnende Werte.
Im ersten Speicher werden aus den Speicherstellen 15a, 156,..., die den durch den Decoder 14 benannten
Adressen entsprechen, ausgelesen (R) bzw. in den Speicherstellen 15a, 156, ... entsprechend den vom
Decoder 14 benannten Adressen eingelesen (W), was durch Signale gesteuert wird, die vom Ausgangsziffernabschnitt der Freqwnzteilerschaltung 12 bei jeder
\dr »senkennzeichnung bereitgestellt werden; und im
zweiten Speicher 16 werden die adressengekennzeichneten Speicherst!.He 16a, 166,... ausgelesen. Wenn ein
Datenwert am Ausgangsziffernabschnitt der Frequeni.-teilerschaltung 12 den Wert »1« aufweist, gelangt zum
ersten Speichor ein Lese-»R«-Befehl, und wenn ein Datenwert am Ausgangsabschnitt der Frequenzteilerschaltung 12 mit dem Wert »0« auftritt, wird ein
Schreib-»W«-Befehl zum Ausgang des Invertsrs 17 im ersten Speicher bereitgestellt. Zu diesem Zeitpunkt wird
an den zweiten Speicher ein Lesebefehl gelegt.
Die aus dem ersten und zweiten Speicher 15 und 16 ausgelesenen Daten, die der Adressenkennzeichnung
des Decoders 41 entsprechen, gelangen zu einem Vergleicher 18, in dem sie verglichen werden. Die vom
ersten Speicher 15 kommenden Daten gelangen an einen Eingang eines UND-Gliedes 19. Ein Koinzidenz-Ausgangssignal,
das vom Vergleicher 18 bereitgestellt wird, gelangt nach Inversion im Inverter 20 an den
anderen Eingang des UND-Gliedes 19. Wenn der Vergleicher 18 kein Koinzidenz-Ausgangssignal bereitstellt,
gelangen die Daten vom ersten Speicher 15 direkt an das UND-Glied 19. Der Ausgang des UND-Gliedes
19 ist über ein ODER-Glied 16 mit einer Addierstufe verbunden. Nach Addition wird das Ausgangssignal der
Addierstufe 21 dem ersten Speicher 15 zurückgeführt und an der Speicherstelle, die zuvor ausgelesen wurde,
gespeichert. Gleichzeitig gelangt das Ausgangssignal der Addierstufe 21 beispielsweise zu einer digitalen
Anzeigeeinrichtung 22 für die Zeitanzeige.
Das Koinzidenz-Feststellsignal des Vergleichers 13 gelangt an eine Verzögerungsstufe 23 und die
Verzögerungszeit der Verzögerungsstufe 23 ist so pinapctpllt Haft cip Ηργ FinhpitcaHrpcQpn-Vprcrhiphpypit
ο -· — —
■ ----------
des Decoders 14 entspricht. Wenn der Zählerwert der Speicherstelle, die der Speicherstelle folgt, aus der das
Koinzidenz-Feststellsignal erhalten wurde, ausgelesen wird, erzeugt die Verzögerungsstufe 23 ein Ausgangssignal,
das über ein ODER-Glied 24 an ein UND-Glied 25 gelangt. Das UND-Glied 25 wird vom Ausgangssignal
des Inverters 20 durchgeschaltet. Das Ausgangssignal des UND-Gliedes 25 gelangt als » + 1«-Befehl zur
Addierstufe 21. Ein Signal, das der Adressenkennzeichnung durch den Decoder 14 für die geringstwertige
Stelle des ersten und zweiten Speichers 15 und 16 entspricht, wird dem ODER-Glied 24 zugeleitet.
F i g. 2 zeigt den grundsätzlichen Schaltungsaufbau und eine Zeitkorrektureinrichtung, die dem grundsätzlichen
Schaltungsaufbau zugefügt wurde. Ein Schalter 26 der ein » + eine Minute (+1 M)«-Zeitkorrektur-Befehlssignal
liefert, ist zusammen mit einem Schalter 27 vorgesehen, der ein » — eine Minute (—1 M)«-Zeitkorrektur-Signal
liefert.
Wenn sich die Schalter 26 und 27 im leitenden Zustand befinden, gelangt ein Steuersignal an die
UND-Glieder 28 und 29. An die Eingänge der UND-Glieder 28 und 29 gelangt weiterhin ein
Ausgangssignal der monostabilen Stufe bzw. des monostabilen Multivibrators 30. Der monostabile
Multivibrator 30 erzeugt während der geschlossenen Schalterstellung der Schalter 26 und 27 einen monostabilen
bzw. einen Ein-Schritt-Impuls. Das Ausgangssignal
der Verzögerungsstufe 23 sowie ein Adressenkennzeichnungssignal entsprechend der Zeiteinheit von 1 M
wird an ein ODER-Glied 35 gelegt, dessen Ausgangssignal einem UND-Glied 31 zugeführt wird. Das
Koinzidenz-Feststell-Ausgangssignal des Vergleichers 18 gelangt als Steuer- bzw. Eingangssignal an das
UND-Glied 32. Die Ausgangssignale der UND-Glieder 32 und 19 gelangen zum ODER-Glied 36 und das
Ausgangssignal des ODER-Gliedes 36 wird der Addierstufe 21 zugeleitet
Ein Bezugstaktsignal mit 215 Hz wird der Frequenzteilerschaltung
12 und dann der Frequenzteilerschaltung 13 für die Frequenzteilung zugeführt Der Decoder 14
erzeugt ein Adressenkennzeichnungs-Ausgangssignal im Hinblick auf den ersten und rrweiten Speicher 15 und
16 in einer Weise, daß es einem 5-Bit-Zählersignal
entspricht, welches von der Frequenzteilerschaltung 13 bereitgestellt wird. Ein Ausgangssignal-Zeitintervall zur
Durchfühpjp.g der Adressenkennzeichnung durch den
Decoder 14 wird beispielsweise durch einen Zyklus von 1/2« ('/«) festgelegt bzw. eingestellt Die Werte der
Stellen 15a und 16a kleinster Ordnung des ersten und
zweiten Speichers 15 bzw. 16 werden ausgelesen, wenn vom Decoder 14 ein Ausgangssignal »1« für die
Adressenkennzeichnung erzeugt wird. Gleichzeitig wird keine Zeitkorrektur durchgeführt, und wenn der
Schalter 27 sich im nicht leitenden Zustand befindet, erzeugt ein Inverter 33 ein Ausgangssignal, das ein
UND-Glied 34 durchschaltet. Infolgedessen werden die aus den Speicherstellen 15a und 16a des ersten und
ίο zweiten Speichers 15 und 16 ausgelesenen numerischen
Datenwerte im Vergleicher 18 verglichen. Wenn diese numerischen Daten nicht miteinander koinzidieren.
wird das UND-Glied 19 durch das Ausgangssignal des Inverters 20 durchgeschaltet und die von der Speicherstelle
15a des ersten Speichers 15 ausgelesenen numerischen Daten gelangen über das UND-Glied 19
und das ODER-Glied 36 zur Addierstufe 21. Da zu diesem Zeitpunkt Steuersignale einmal über den
Invpi-lpr 20 und pinmal über den Inverter .11 /um
UND-Glied 25 gelangen, wenn von der Speicherstelle 15a des ersten Speichers 15 ein l/26-Sekunden-Ausgangssignal
erzeugt wird, wird das Ausgangssignal der Speicherstelle 15a des ersten Speichers als Steuersignal
dem UND-Glied 25 bereitgestellt, und das Ausgangssi gnal des UND-Gliedes 25 gelangt als » + !«-Befehl zur
Addierstufe 21, in der +1 den numerischen Daten zuaddiert wird, die von der Speicherstelle 15a des ersten
Speichers 15 über das ODER-Glied 36 bereitgestellt werden. Das Ausgangssignal der Addierstufe 21 wird
jo dem ersten Speicher 15 rückgeführt und als »+ 1 «-Datenwert
in der Speicherstelle 15a des ersten Speichers
15 gespeichert. Das heißt »I« wird dem numerischen Wert der ersten Stelle 15a des ersten Speichers 15
jedesmal dann zuaddiert, wenn die Adressenkennzeich-
J5 nung vom Decoder vorgenommen wird, und die Zeitzählung wird in Zeiteinheiten von I/26 (VM)
Sekunden vorgenommen.
Wenn die Speicherstellen 156 und 166, 15c, ... des ersten und zweiten Speichers 15 und 16 vom Decoder 14
nacheinander eine Adressenkennzeichnung erfahren haben, wird kein l/26-Sekunden-Zyklussignal synchron
mit diesen Speicherdaten an das UND-Glied 25 gelegt. Wenn die aus dem ersten und zweiten Speicher 15 und
16 ausgelesenen, numerischen Daten im Vergleicher 18 verglichen werden und vom Vergleicher 18 kein
Koinzidenz-Ausgangssignal bereitgestellt wird, werden die numerischen Daten zu den Speicherstellen 156, 15c.
... des ersten Speichers über die Addierstufe 21 zurückgeführt. Das heißt, die aus den Speicherstellen
50156, 15c ... des ersten Speichers ausgelesenen
numerischen Daten werden in die Speicherstellrn 156.
15c ... des ersten Speichers zur Speicherung eingeschrieben. Die durch die Addierstufe 21 hindurchgehenden
numerischen Daten werden für die Zeitanzeige auch an die Anzeigeeinrichtung 22 gelegt
Wenn die aus den meisten Speicherstellen 15a und 16a des ersten und zweiten Speichers 15, 16
ausgelesenen numerischen Daten miteinander koinzidieren bzw. übereinstimmen, wird vom Vergleicher 18
ein Koinzidenz-Feststellsignal bereitgestellt Da die UND-Glieder 19 und 25 gesperrt sind, bedeutet dies,
daß die Eingangsdaten der Addierstufe 21 Null werden und kein » +1 «-Befehl am UND-Glied 25 auftritt Da als
Ausgangssignal der Addierstufe 21 ein numerischer Wert »0« vorliegt, wird der numerische Wert der
Speicherstelle 15a entsprechend dem Übertragerzeugungs-Erfordernis
»15«, das in der Speicherstelle 16a des zweiten Speichers 16 gespeichert ist auf »0«
gelöscht.
Gleichzeitig wird das Koinzidenz-Signal des Vergleichen 18 in der Verzögerungsstufe 23 verzögert und an
ihr tritt ein Ausgangssignal auf, in die nächsten Speicherstellen 156 und 166 des ersten und zweiten s
Speichers 15 und 16 vom Decoder 14 adressenmäßig angesteuert bzw. adressiert wird. Wenn die numerischen
D^j.-in aus den Speicherstellen 15a und 166 des ersten
und Zweiten Speichers 15 und 16 ausgelesen werden, und der Vergleicher 18 kein Koinzidenz-Signal erzeugt,
gelangen die von der Speicherstelle Mb des ersten
Speichers 15 ausgelescnen numerischen Daten über das
UND-Glied 19 und das ODER-Glied 26 an die Addierstufe 21. Gleichzeitig gelangt an das UND-Glied
25 das Ausgangssignal des Inverters 33, das Ausgangssignal der Verzögerungsstufe 23 sowie das Ausgangssignal des Inverters 20. Das Ausgangssignal des
UND-Gliedes 25 gelangt als »+!«-Befehl an die Addierstufe 21. in der 1 den aus der Speicherstelle 156
des ersten Speichers 15 ausgelesenen numerischen Daten zuaddiert wird. Die addierten, von der Addierstufe 21 bereitgestellten numerischen Daten werden zur
Speicherung in die Speichersteile 156 des ersten Speichers eingeschrieben.
Das heißt »t« wird in einem Zyklus von t/24 der
Speicherstelle 15a des ersten Speichers 15 zuaddiert und wenn der in der Speicherstelle 15a des ersten Speichers
15 gespeicherte numerische Wert einem numerischen Wert der Speicherstelle 16a des zweiten Speichers 16
erreicht, wird »1« der nächsthöheren Speicherstelle 156
de ersten Speichers 15 zuaddiert, und gleichzeitig wird der numerische Wert der Speicherstelle 15a des ersten
Speichers 15 auf »0« gelöscht. Auf diese Weise wird für die Speicherstelle des ersten Speichers 15 ein Obertrag
jeweils mit dem numerischen Wert durchgeführt, der dem Übertragerzeugungs- Erfordernis entspricht, welches in jeder Speicherstelle des zweiten Speichers 16
gespeichert ist, und in den jeweiligen Speicherstellen 15a, 156,... des ersten Speichers 15 wird ein Zeitwert
gespeichert und der Zeitwert wird an einer Anzeigeeinrichtung 22 beispielsweise in digitaler Form angezeigt.
Bei dieser Ausführungsform kann die Zeitkorrektur in Einheiten von einer Minute vorgenommen werden.
Wenn eine Minute gewonnen bzw. die Uhr eine Minute vorgestellt werden soll, wird der Schalter 26 geschlossen. Dann wird während einer Zirkulation der
Adressenkennzeichnung durch den Decoder 14 das UND-Glied 28 durch das Ausgangssignal des monostabilen Multivibrators 30 geöffnet, und wenn aus der
Speicherstelle ISedes ersten Speichers 15 ein 1 M-Wert
ausgelesen wird, gelangt Ober das UND-Glied 28 und das ODER-Glied 24 ein » + 1«-Befehi an das UND-Glied 25 und »1« wird zusätzlich bzw. zwischendrin zu
dem numerischen Wert der Speicherstelle 15e des ersten Speichers 15 zuaddiert Infolgedessen wird eine
Minute gewonnen bzw. die Uhr wird um eine Minute vorgestellt Wenn die Uhr um eine Minute nachgestellt
werden soll bzw. eine Minute verloren werden soll, wird der Schalter 27 geschlossen. Dann wird das UND-Glied
29 durch das Ausgangssignal des monostabilen Multivi- eo brators 30 geöffnet Da das Ausgangssignal des
UND-Gliedes 29 dem Inverter 33 zugeleitet wird, ist das
UND-Glied 34 gesperrt und ein Bezugs-Zahlenwert am Vergleicher 18 wird rtk. Da vom Vergleicher 18 kein
Koinzidenz-Ausgangssignal bereitgestellt wird, wird das Ausgangssignal des Inverters 20 als »—1 «-Befehl
der Addierstufe 21 über das UND-Glied 31 zugeleitet
Infolgedessen wird in der Addierstufe 21 »1« von einem
Zahlenwert abgezogen, der von der Speicherstelle 15e
des ersten Speichers 15 über das UND-Glied 19 bereitgestellt wird. Der sich bei der Subtraktion
ergebende Wert wird in der Speicherstelle 15e des ersten Speichers 15 gespeichert, dadurch wird eine
Zeitverschiebung bzw. Zeitverzögerung um eine Minute bzw. ein Nachstellen der Uhr um eine Minute erreicht.
Wenn der Zahlwert der Speicherstelle 15e des ersten Speichers 15 jedoch »0« ist, ist das UND-Glied 34
gesperrt, und wenn »0« aus der Speicherstelle 15e des ersten Speichers 15 ausgelesen wird, stellt der
Vergleicher 18 ein Koinzidenz-Feststellsignal bereit, das die UND-Glieder 19 und 31 sperrt und das UND-Glied
32 durchschaltet. Infolgedessen gelangt ein von der Speicherstelle 16a des zweiten Speichers 16 ausgelesener Datenwert »9« zur Addierstufe 21 und der
Datenwert »9« wird dann von der Addierstufe 21 in die Speicherstufe 15edes zweiten Speichers 15 eingeschrieben. Auf diese Weise wird eine Zeitverzöeerune bzw.
eine Zeitnachstellung von einer Minute erreicht.
Bei dem zuvor beschriebenen Ausführungsbeispiel werden die jeweiligen, speziellen Zeitzählwerte und
Daten, die für den Übertrag erforderlich sind, zuvor zum ersten bzw. zweiten Speicher 15 bzw. 16 gespeichert und
es wird zwischen AM/PM (zwischen Vormittagszeit und Nachmittagszeit) unterschieden. Es können jedoch auch
die Speicherstellen, die einem Jahr, einem Datum, einem Tag, einer Woche usw. entpsrechen, zusammen mit den
jeweiligen Erfordernissen für den Übertrag eingestellt werden. Es können auch weitere Zeitzählfunktionen und
-Vorgänge, die beispielsweise bei Stopuhren, Welt- oder Globus-Uhren, Zeitnehmer-Uhren, Zeitgebern oder
Zeitmessern erforderlich sind, vorgesehen sein. In diesem Falle muß die Anzahl der Speicherstellen, die für
derartige Vorgänge und Funktionen erforderlich sind, entsprechend gewählt werden und die Zeitzählwerte
und die Werte für den Übertrag werden in den Speichern 15 bzw. 16 gespeichert.
Bei dem zuvor beschriebenen Ausführungsbeispie! wird ein Übertrag erforderlichenfalls durchgeführt,
nachdem die aus dem ersten und zweiten Speicher K und 16 ausgelesenen Daten in dem Vergleicher
verglichen wurden. Wie in Fig.3 dargestellt ist, kann
der Vergleichsvorgang in der Addierstufe 21 nach der Addition jedoch zwischen dem Auslesen eines Datenwerts aus einem RAM 15 und einem Datenwert aus
einem ROM 16 durchgeführt werden. In diesem Falle wird der Addierstufe 21 ein »+!«-Befehl über ein
ODER-Glied 37 zugeleitet, wenn eine Adressenkennzeichnung der Speicherstellen 15a und 16a kleinster
Ordnung vorgenommen wurde, und ein Ausgangssignal -vird von der Verzögerungsstufe 23 bereitgestellt, der
das Ausgangssignal eines Vergleichers 18 zugeleitet wird. Wenn der Vergleicher 18 kein Koinzidenzsignal
bereitstellt, wird das Ausgangssigna] der Addierstufe 21 dem ersten Speicher 15 über ein UND-Glied 39
zurückgeführt, das durch das Ausgangssignal eines Inverters 38 durchgeschaltet ist Wenn der Vergleicher
18 ein Koinzidenz-Signal bereitstellt, wird das UND-Glied 39 gesperrt und in der entsprechenden Speicherstelle des ersten Speichers 15 wird ein Datenwert »0«
gespeichert In diesem Falle ist es jedoch erforderlich, einen numerischen Datenwert den Speicherstellen 16a
bis 166 des zweiten Speichers 16 eine »1« zuzuaddieren.
Bei der zuvor beschriebenen Ausführungsform wird als Bezugs-Oszillator ein 1015 Hz-Oszillator verwendet
und die Frequenzteiler 12 und 13 weisen ein Frequenzteilerverhältnis von 104 bzw. 105 auf. Die
Frequenzteiler können auch in verschiedenster Weise abgewandelt werden. Wenn die Frequenzteiler 12 und
13 beispielsweise Frequenzteilungsverhältnisse von 10"
bzw. 10* aufweisen, können 16 Adressenkennzeichnungen (Maximum) beim ersten Speicher durchgefflhrt und
eine Minimum-Adressierung kann in Einheiten von Sekunden eingestellt werden.
10
Die vorliegende Erfindung ist nicht auf eine Ausführungsform mit einem eigenen Bezugs-Oszillator
beschränkt. Die Erfindung kann vielmehr auch bei Uhren und Zeitmesser-Einrichtungen verwendet werden, bei denen 50 Hz oder 60 Hz (die Netzfrequenz) als
Bezugsschwingungs-Frequenz herangezogen wird
Claims (6)
1. Elektronische Uhr, mit einem Taktoszillator, einem ersten, durch den Taktossillator gesteuerten
Speicher zum sequentiellen Speichern von Zeitzähldaten in Adressenstellen derart, daß eine größere
Zeitzähleinheit vor einer kleineren Zeitzähleinheit liegt, eine Einrichtung zum zyklisch aufeinanderfolgenden Zuführen der Zeitzähleinheiten zu einer
Addiereinrichtung, in der auf die niedrigstwertige Zeitzähleinheit bei jedem Zyklus »+1« bis zum
Erreichen eines vorbestimmten, ein Übertragskriterium darstellenden Wertes addiert wird, und eine
Einrichtung zum Abfragen der der Addiereinrich- υ
tu ng zugeführten Zeitzähldaten und zum Erzeugen eines Übertragssignals, wenn die abgefragte Zähleinheit einen von ihren Stellenwertigkeit abhängigen vorbestimmten Wert aufweist um unter
Steuerung dieses Übertragssignals auf die nächst höhere Zeitzähleinheit » + 1« aufzuaddieren, und
einer Anzeigeeinrichtung zum Darstellen der entsprechenden in dem ersten Speicher gespeicherten
Zeitzähldaten, dadurch gekennzeichnet, daß ein zweiter Speicher (16) vorgesehen ist, in
dessen Speicherstellen (16a... 16/?,) die vorbestimmten, jeweils für eine bestimmte Zeitzähleinheit ein
Übertragskriterium darstellenden Werte gespeichert sind, daß eine die entsprechenden Adreß- bzw.
Speicherstellen des ersten und zweiten Speichers synchron steuernde Adressiereinrichtung (14) zum
Auslesen citrr Speicher vorgesehen ist, und daß als
Abfrageeinrichtung an dt , ersten und zweiten Speicher (15, 16) ein Vergleicher angeschlossen ist
zum Vergleichen der einzel: ;n Zeitzähleinheiten
mit dem jeweiligen zugehörigen, ein Übertragskriterium darstellenden Wert
2. Elektronische Uhr nach Anspruch 1, dadurch gekennzeichnet, daß der erste Speicher (15) in Form
eines Schreib-/Lese-Speichers (RAM) und der zweite Speicher (16) in Form eines Nur-Lese-Speichers (ROM) ausgebildet ist
3. Elektronische Uhr nach Anspruch 1 oder 2, gekennzeichnet durch eine Schaltungsanordnung,
die einen Zeitzähl-Datenwert in der Adressenstelle (15a,... 15h) des ersten Speichers (15) löscht wenn
der Vergleicher (18) ein Koinzidenz-Signal abgibt
4. Elektronische Uhr nach einem der Ansprüche 1 bis 3, gekennzeichnet durch eine Schaltungsstufe
(23), zum Speichern eines vom Vergleicher (18) kommenden Koinzidenzsignals, sowie eine Schaltung, die der Addierstufe (21) ein Ausgangssignal
zuleitet
5. Elektronische Uhr nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet daß der Vergleicher
(18) einen Vergleich zwischen einem Zeitzählsignal, das durch Zuaddieren von »1« zu einem aus der
Adrsssenstelle (15a, .., tsh) des ersten Speichers
(15) ausgelesenen Zeitzähl-Datenwert erhalten wird, und einem für den Übertrag erforderlichen numerischen Datenwert an der entsprechenden Speicherstelle (16a, .... 16h) des zweiten Speichers (16)
durchführt.
6. Elektronische Uhr nach einem der Ansprüche t bis 5, dadurch gekennzeichnet, daß eine Zeitkorrektur durch Anlegen eines Korrektursignals über die
Addiereinrichtung (21) an diejenige Adressenstelle (iSa)aes ersten Speichers (15) durchgeführt wird, an
der eine bestimmte Zeitzähleinheit gespeichert ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50158643A JPS5280174A (en) | 1975-12-26 | 1975-12-26 | Watch device |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2658908A1 DE2658908A1 (de) | 1977-07-07 |
DE2658908B2 true DE2658908B2 (de) | 1980-01-31 |
DE2658908C3 DE2658908C3 (de) | 1980-09-25 |
Family
ID=15676181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2658908A Expired DE2658908C3 (de) | 1975-12-26 | 1976-12-24 | Elektronische Uhr |
Country Status (8)
Country | Link |
---|---|
US (1) | US4078375A (de) |
JP (1) | JPS5280174A (de) |
CA (1) | CA1071877A (de) |
CH (1) | CH615079B (de) |
DE (1) | DE2658908C3 (de) |
FR (1) | FR2336718A1 (de) |
GB (1) | GB1549449A (de) |
HK (1) | HK30783A (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4063409A (en) * | 1976-01-05 | 1977-12-20 | Intel Corporation | Custom watch |
DE2728525C3 (de) * | 1976-06-24 | 1981-03-19 | Casio Computer Co., Ltd., Tokyo | Elektronische Uhr |
JPS53118303A (en) * | 1977-03-25 | 1978-10-16 | Nec Corp | Display unit for plural information |
US4277747A (en) * | 1977-05-05 | 1981-07-07 | Mks Instruments, Inc. | Wide range digital meter |
CH625934B (fr) * | 1977-11-11 | Ebauches Electroniques Sa | Piece d'horlogerie electronique presentant une borne servant a l'entree et a la sortie de signaux. | |
US4267587A (en) * | 1978-02-17 | 1981-05-12 | Casio Computer Co., Ltd. | Electronic timepiece circuit |
JPS54163639A (en) * | 1978-06-15 | 1979-12-26 | Tokyo Shibaura Electric Co | Carry logical circuit |
JPS5595892A (en) * | 1979-01-17 | 1980-07-21 | Hitachi Ltd | Electronic digital multi-function watch |
US20040145114A1 (en) * | 2003-01-17 | 2004-07-29 | Ippolito Dean Joseph | Game timer with increased visibility |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5327630B1 (de) * | 1971-03-20 | 1978-08-09 |
-
1975
- 1975-12-26 JP JP50158643A patent/JPS5280174A/ja active Pending
-
1976
- 1976-12-20 US US05/752,112 patent/US4078375A/en not_active Expired - Lifetime
- 1976-12-22 GB GB53651/76A patent/GB1549449A/en not_active Expired
- 1976-12-23 CA CA268,641A patent/CA1071877A/en not_active Expired
- 1976-12-23 CH CH1626676A patent/CH615079B/de unknown
- 1976-12-24 FR FR7639030A patent/FR2336718A1/fr active Granted
- 1976-12-24 DE DE2658908A patent/DE2658908C3/de not_active Expired
-
1983
- 1983-03-25 HK HK307/83A patent/HK30783A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
CA1071877A (en) | 1980-02-19 |
DE2658908C3 (de) | 1980-09-25 |
JPS5280174A (en) | 1977-07-05 |
HK30783A (en) | 1983-09-02 |
CH615079GA3 (de) | 1980-01-15 |
CH615079B (de) | |
FR2336718B1 (de) | 1980-03-14 |
GB1549449A (en) | 1979-08-08 |
DE2658908A1 (de) | 1977-07-07 |
US4078375A (en) | 1978-03-14 |
FR2336718A1 (fr) | 1977-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0012186B1 (de) | Einrichtung zur Erzeugung von Taktsteuersignalen | |
EP0355567B1 (de) | Einrichtung sowie Verfahren zur Korrektur von Datum und Uhrzeit | |
EP0435384B1 (de) | Schaltungsanordnung zur Bitratenanpassung | |
DE2149535A1 (de) | Elektronische Uhr | |
DE2658908B2 (de) | Elektronische Uhr | |
DE2649185A1 (de) | Elektronische uhr | |
DE2609526C3 (de) | Elektronische Uhr | |
EP0099142A2 (de) | Verfahren und Anordnung zum Demodulieren eines frequenzmodulierten Eingangssignals | |
DE2828285C3 (de) | Verfahren und Vorrichtung zur Erzeugung und Verarbeitung elektrischer Impulse | |
DE3000871A1 (de) | Elektronische mehrfunktions-digitaluhr | |
DE3004709C2 (de) | Elektronische Weckeruhr mit Schrittmotor und einer Analoganzeige | |
DE2646168A1 (de) | Elektronischer wecker | |
DE2805959C2 (de) | Elektronische Uhr | |
DE2613930C3 (de) | Digitaler Phasenregelkreis | |
DE3743434A1 (de) | Zeitsignalgeber | |
DE2412613A1 (de) | Elektronische weltzeituhr | |
DE2728525C3 (de) | Elektronische Uhr | |
DE2645744A1 (de) | Elektronische uhr, insbesondere quarzuhr | |
DE2630845C2 (de) | Schaltung zur schrittweisen Erhöhung bzw. Erniedrigung des Inhalts eines Schieberegisters | |
DE3719581C2 (de) | ||
DE2936801C2 (de) | Steuereinrichtung zur Ausführung von Instruktionen | |
DE2850325C3 (de) | Zeithaltendes Gerät, insbesondere Quarzgroßuhr mit elektronisch geregeltem Anzeigesystem | |
DE3417816A1 (de) | Programmierbares schaltnetz | |
EP1126645A2 (de) | Kommunikationsnetzwerk mit zeitgesteuertem Kommunikationsprotokoll | |
DE2659409A1 (de) | Elektronische digitalquarzuhr |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) |