DE2658908C3

DE2658908C3 - Elektronische Uhr

Info

Publication number: DE2658908C3
Application number: DE2658908A
Authority: DE
Inventors: Toshio Tokio Kashio
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1975-12-26
Filing date: 1976-12-24
Publication date: 1980-09-25
Also published as: GB1549449A; US4078375A; CH615079GA3; JPS5280174A; FR2336718A1; DE2658908B2; CA1071877A; DE2658908A1; FR2336718B1; CH615079B; HK30783A

Description

Die Erfindung betrifft eine elektronische Uhr gemäß Oberbegriff des Anspruchs I.

Aus der DE-OS 22 13 460 ist eine elektronische Uhr dieser Art bekannt. Bei der bekannten Uhr steuert der Taktoszillator das Verschieben des aus vier Schieberegistern bestehenden ersten Speichers. Entsprechende Stufen der einzelnen Schieberegister bilden zusammen eine Adreßstelle für eine Zeitzähleinheit. Die Einrichtung zum aufeinanderfolgenden Zuführen der einzelnen Zeitzähleinheiten /u der Addiereinrichtung besteht aus einem an den Taktoszillator angeschlossenen Dekodierer, der mit den Registern verbunden ist und deren Inhalte bei einer vorgegebenen Taktgeschwindigkeit verschiebt, so daß der Inhalt jeweils einer Stufe der Addiereinrichtung zugeführt wird. Bei jedem Schiebevorgang wird auf die niedrigstwertige Stelle der jeweils instehenden Zeitzähleinheit eine »+1« aufaddiert, bis der Wert der betreffenden Zeitzähleinheit den vorbe- »timmten, als Übertragungskriterium dienenden Wert erreicht. Um diesen Wert zu erkennen, ist die Einrichtung^ zum Abfragen der jeweiligen Zeitzähleinheiten als Dekodiereinrichtung ausgebildet, welche an die Registerausgänge angeschlossen ist, Diese Dekodiereinrichtung ist eine logische Schaltung, die auf bestimmte Werte, beispielsweise für die Einerstellen der Sekunden und Minuten auf den Wert »9«, auf die lOerslellen von Sekunden Und Minuten auf den Wert »9«, auf die lOerstellen von Sekunden und Minuten auf

40 den Wert »5«. usw. anspricht und ein Ausgangssignal erzeugt, welches sämtlichen Stellen der Addiereinrichtung zugeführt wird. Hierdurch entsteht am Ausgang der Addiereinrichtung der Wert »0«, und gleichzeitig wird aus der 4. Stelle der Addiereinrichtung das Übertragssignal abgegeben. Dieses Übertragssignal wird, wenn die nächste Zeitzähleinheit an der Addiereinrichtung ansteht, auf diese Zeitzähleinheit aufaddiert. Die Anzeigeeinrichtung ist an die Ausgänge der Register angeschlossen und erzeugt im Zeitmultiplex die flimmerfreie Anzeige der in den Registern gespeicherten Werte. Diese Ausbildung der elektronischen Uhr ist jedoch insofern nachteilig, als zum Abfragen der Registerinhalte und zum Erkennen der entsprechenden Übertragskriterien relativ aufwendige Verknüpfungsschalfjngen notwendig sind. Dies ist besonders dann nachteilig, wenn eine differenzierte und umfassende Anzeige erwünscht wird, die beispielsweise den Bereich zwischen Millisekunden und Tagen oder Monaten umfaßt; denn es muß für jede Speicherstelle eine logische Schaltung nach Maßgabe des Übertragskriteriums vorgesehen werden. Umfangreiche Schaltungen mit entsprechend hoher Leistungsaufnahme sind jedoch insbesondere bei elektronischen Uhren unerwünscht, da die Schaltung klein und unkompliziert sein soll Und sich Weiterhin durch geringe Leistungsaufnahme auszeichnen soll, damit die Batterie möglichst wenig ausgewechselt zu Werden braucht

Per Erfindung liegt die Aufgabe zugrunde, eine elektronische Uhr der eingangs genannten Art anzugeben, bei der die Erfassung von Übertragskriterien zur Steuerung der jeweils nächsthöheren Zeitzähleinheit möglichst einfach durchgeführt wird.

Ausgehend von einer elektronischen Uhr der eingangs genannten Art wird diese Aufgabe erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst.

Zweckmäßige Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.

Der Grundgedanke der Erfindung liegt darin, einen dem ersten Speicher entsprechenden zweiten Speicher vorzusehen, dessen Speicherstelle synchron zu den Speicherstellen des ersten Speichers addressiert werden. Jedesmal, wenn aus dem ersten Speicher der Wert einer bestimmten Zeitzähleinheit ausgelesen wird, wird gleichzeitig aus dem zweiten Speicher das zugeordnete Übertragskriterium ausgelesen, beide Werte werden dem Vergleicher zugeführt, und wenn der Vergleicher Übereinstimmung feststellt, wird auf den Wert der Zeitzähieinheit eine »+ i« aufaddiert. Es brauchen also keine speziellen logischen Schaltungen, z. B. speziell eingestellte Frequenzteilerstufen, vorgesehen werden, es genügt, in die entsprechenden Stellen des zweiten Speichers die dem jeweiligen Übertragskriterium entsprechende Zahl einzuschreiben. Eine derartige Ausgestaltung einer elektronischen Uhr benötigt im Vergleich zu herkömmlichen Schaltungen relativ wenig Bauelemente. Dementsprechend ist die erfindungsgemäße Uhr nicht nur klein, einfach aufgebaut und leistungsarm, sondern weist darüber hinaus eine hohe Störunempfindlichkeit auf.

Ein Zeitfehler, der bei einer langen Laufzeit der Uhr auftreten kann, kann durch eine veränderliche Einstellung eines für den Übertrag erforderlichen numerischen Datenwertes im zweiten Speicher korrigiert werden, wobei dieser Datenwert einer Zeiteinheit entspricht, die kleiner als eine »Sekunde« ist. Daher ist es nicht erforderlich, einen Einstell-. Abgleich- oder Trimmer-Kondensator für einen Oszillator /u verwenden, der für die Zeiteinstellung bzw. die Zeitveränderung oder Zeitkorrektur verdreh! wird, um die Schwirgungsfrtquenz des Oszillators einzustellen oder zu verstellen.

Die Erfindung wird nachstehend anhand der Zeichnungen beispielsweise näher erläutert. Es zeigt

F i g. 1 ein Blockschaltbild, welches eine elektronische Uhr gemäß einem erfindungsgemäßen Ausführungsbei spiel wiedergibt,

Fig. 2 eine ins einzelne gehende Schaltungsanordnung der in F i g. I dargestellten elektronischen Uhr, und

F i g. 3 ein Blockschaltbild, das eine elektronische Uhr gemäß einem weiteren erfindungsgemäßen Ausführungsbeispiel wiedergibt.

Ein erfindungsgemäßes Au;>führungsbeispiel soll nachfolgend im Zusammenhang mit den Zeichnungen beschrieben werden.

Fig. 1 zeigt ein Blockschaltbild gemäß einer erfindungsgemäßen Ausführungsform. Ein Bezugsoszillator 11, der beispielsweise in Form eines Quarz-Oszillators oder eines entsprechenden Oszillators vorliegt, erzeugt ein Bezugstakt-Schwingungssignal mit beispielsweise 1O¹⁵Hz. Das Taktsignal des Bezugsoszillators 11 geht zunächst zur 2⁴-Frequenzteiler-SchallUng und dann zur 2ⁱ-Frequenzteilerschaltung, wobei letztere ein 5-Bit· Zählsignal in einem 2⁶'HzⁱZyklus erzeugt. Das 5-Bit-Zählsignal der Frequentfcilerschaltung 13 wird einem Decoder 14 zugeführt. Der Decoder 14 liefert ein Adressenkennzeichrungssignal entsprechend dem Zählsignal der 2^ä-Frequenzteilerschaltung an den ersten und zweiten Speicher 15 und 16. Der erste Speicher 15 ist in Form eines RAM (RANDOM ACCESS MEMORY) und der zweite Speicher 16 ist in Form eines ROM (READ ONLY MEMORY) aufgebaut. Der erste Speicher 15 benennt eine vorgegebene Zeiteinheit einer Adresse, die durch das Adressenkennzeichnungssignal des Decoders 14 gekennzeichnet ist und der zweite Speicher 16 speichert die benannten Zählwerte, die die Erfordernisse für die Erzeugung der nunmehr unter Betracht gezogenen Zählereinheit tragen, in eine Adresse entsprechend der Adressenlage des ersten Speichers 15.

Die im einzelnen dargestellte Anordnung des ersten und zweiten Speichers in F i g. 1 ist in F i g. 2 gezeigt. Im ersten Speicher 15 sind Adressen- oder Speicher-Ziffern bzw. -stellen 15a, 156,... in einer Weise vorgesehen, daß sie den Adressenzahlen 1,2,... jeweils entsprechen. Die erste Speicherstelle 15a des ers· Speichers 15 speichert die Zeiteinheit von 1/2* Seku^r den entsprechend einem Zyklus des die Adresse kennzeichnenden Zählsignals, und die Speicherstellen 156, 35c, i5d 15e. 15/; t5g und 15Λ speichern in entsprechender Weise die ZeiteinlK'ten von 1/2² Sekunden, 1 Sekunde, 10 Sekunden. 1 Minute, 10 Minuten, 12 Stunden, AM bzw. PH. Wie der erste Speicher 15, so speichert der zv/eite Speicher 16 die Erfordernisse zur Durchführung des Übertrags entsprechend den Speicherzellen 15a. 156. ...im ersten Speicher 15. Im ersten Speicher 15 zählt und speichert die Speicherstelle 15a beispielsweise die Zeit, bis ein Übertrag erforderlich ist, der von der l/2^b-Ziffernstelle zur 1/2^-Ziffernsteüe vorgenommen werden soll, und die Speicherstelle 156 zählt und speichert die Zeit bis ein Übertrag erforderlich ist, der von der l/2²-Sekundenstelle zur 1-Sekunden-Ziffernstelle vorgenommen werden soll. Da die Speicherstelle 16a des zweiten Speichers 16 die Zeit entsprechend 15 Zählungen als ein Übertrags-Erfordernis speichert, wird ein Übertrag »1« alle 16 Zählungen von der Spe;~herstelle 15a zur Speicherstclle 156 des ersten Speichers 15 durchgeführt. In entsprechender Weise speichern die Speicherstellen 166, 16c, \6d, \tie, 16/i 16^ und 16/ides zweiten Speichers 16 »3«. »9«, »5«, »9«, »5«. »11« bzw. »1« als zählerkennzeichnende Werte.

Im ersten Speicher werden aus den Speicherstcllcn 15a. 156,..., die den durch den Decoder 14 benannten Adressen entsprechen, ausgelesen (R) bzw. in den Speicherstellen 15a, 156. ... entsprechend den vom Decoder 14 benannten Adressen eingelesen (W), was durch Signale gesteuert wird, die vom Ausgangsziffernabschnitt der Frequenzteilerschaltung 12 bei jeder Adres^'.nkennzeichnung bereitgestellt werden; und im zweiten Speicher 16 werden die adressengekennzeichneten Speicherstelk i6a, 166.... ausgelesen. Wenn ein Datenwert am Ausgangsziffernabschnitt der Frequenzteilerschaltung 12 den Wert »1« aufweist, gelangt zum ersten Speicher ein Lese-»R«-BefehI, und wenn ein Datenwert am Ausgangsabschnitt der Frequenzteilerschaltung 12 mit dem Wert »0« auftritt, wird ein Schreib-»W«-Befehl zum Ausgang des Inverters 17 im ersten Speicher bereitgestellt. Zu dieselm Zeitpunkt wird an den zweiten Speicher ein Lesebefehl gelegt.

Die aus dem ersten und zweiten Speicher 15 und 16 ausgelesenen Daten, die der Adressenkennzeichnung des Decoders 41 entsprechen, gelangen zu einem Vergleiche? 18, ifi dem sie verglichen werden. Die vom

ersten Speieher 15 kommenden Daten gelangen an einen Eingang eines UND-Gliedes 19. Ein Koinzidenz-Ausgangssignal, das vom Vergleicher 18 bereitgestellt wird, gelangt nach Inversion im Inverter 20 ari den anderen Eingang des UND-Gliedes 19. Wenn der Vergleicher 18 kein Koinzidenz-Ausgangssignal bereitstellt, gelangen die Daten vom ersten Speicher 15 direkt an das UND-Glied 19. Der Ausgang des UND-Gliedes 19 ist über ein ODER-Glied 16 mit einer Addierstufe verbunden. Nach Addition wird das Ausgangssignal der Addierstufe 21 dem ersten Speicher 15 zurückgeführt und an der Speicherstelle, die zuvor ausgelesen wurde, gespeichert. Gleichzeitig gelangt das Ausgangssignal der Addierstufe 21 beispielsweise zu einer digitalen Anzeigeeinrichtung 22 für die Zeitanzeige.

Das Koinzidenz-Feststellsignal des Vergleichers 13 gelangt an eine Verzögerungsstufe 23 und die Verzögerungszeit der Verzögerungsstufe 23 ist so eingestellt, daß sie der Einheitsadressen-Verschiebezeit des Decoders 14 entspricht. Wenn der Zählerwert der Speicherstelle, die der Speicherstelle folgt, aus der das Koinzidenz-Feststellsignal erhalten wurde, ausgelesen wird, erzeugt die Verzögerungsstufe 23 ein Ausgangssignal. das über ein ODER-Glied 24 an ein UND-Glied 25 gelangt. Das UND-Glied 25 wird vom Ausgangssignal des Inverters 20 durchgeschaltet. Das Ausgangssignal des UND-Gliedes 25 gelangt als » + 1«-Befehl zur Addierstufe 21. Ein Signal, das der Adressenkennzeichnung durch den Decoder 14 für die geringstwertige Stelle des ersten und zweiten Speichers 15 und 16 entspricht, wird dem ODER-Glied 24 zugeleitet.

Fig.2 zeigt den grundsätzlichen Schultungsaufbau und eine Zeitkorrektureinrichtung, die dem grundsätzlichen Schaltungsaufbau zugefügt wurde. Ein Schalter 26 der ein » + eine Minute (+1 M)«-Zeitkorrektur-Befehlssignal liefert, ist zusammen mti einem Schalter 27 vorgesehen, der ein »—eine Minute (—1 M)«-Zeitkorrektur-Signal liefert.

Wenn sich die Schalter 26 und 27 im leitenden Zustand befinden, gelangt ein Steuersignal an die UND-Glieder 28 und 29. An die Eingänge der UND-Glieder 28 und 29 gelangt weiterhin e'T

monostabilen Multivibrators 30. Der monostabile Multivibrator 30 erzeugt während der geschlossenen Schalterstellung der Schalter 26 und 27 einen monostabilen bzw. einen Ein-Schritt-Impuls. Das Ausgangssignal der Verzögerungsstufe 23 sowie ein Adressenkennzeichnungssignal entsprechend der Zeiteinheit von 1 M wird an ein ODER-Glied 35 gelegt, dessen Ausgangssignal einem UND-Glied 31 zugeführt wird. Das Koinzidenz-Fes>t"stell-Ausgangssignal des Vergleichers 18 gelangt als Steuer- bzw. Eingangssignal an das UND-Glied 32. Die Ausgangssignale der UND-Glieder 32 und 19 gelangen zum ODER-Glied 36 und das Ausgangssignal des ODER-Gliedes 36 wird der Addierstufe 21 zugeleitet

Ein Bezugstaktsignal mit 2¹⁵ Hz wird der Frequenzteilerschaltung 12 und dann der Frequenzteilerschaltung 13 für die Frequenzteilung zugeführt Der Decoder 14 erzeugt ein Adressenkennzeichnungs-Ausgangssignal im Hinblick auf den ersten und zweiten Speicher 15 und 16 in einer Weise, daß es einem 5-Bit-ZähIersignal entspricht, welches von der Frequenzteilerschaltung 13 bereitgestellt wird. Ein Ausgangssignal-Zeitintervall zur Durchführung der Adressenkennzeichnung durch den Decoder 14 wird beispielsweise durch einen Zyklus von 1/2⁶ ('/64) festgelegt bzw. eingestellt. Die Werte der Stellen 15a und 16,? kleinster Ordnung des ersten und zweiten Speichers 15 bzw, 16 werden ausgelesen, wenn vom Decoder 14 ein Ausgangssignal »1« für die Adfesserikenhzeichnuhg erzeug) wird.Gleichzeitig wird keine Zeitkorrektur durchgeführt, und wenn der Schalter 27 sich im nicht leitenden Zustand befindet, erzeugt ein Inverter 33 ein Ausgangssignal, das ein UND-Glied 34 durchschallet. Infolgedessen werden die aus den Speicherstellen 15a und 16a des ersten und

ίο zweiten Speichers 15 und 16 ausgeiesenen numerischen Datenwerte im Vergleicher 18 verglichen. Wenn diese numerischen Daten nicht miteinander koinzidieren, wird das UND-Glied 19 durch das Ausgangssignal des Inverters 20 durchgeschaltet und die von der Speicherstelle 15<f des ersten Speichers 15 ausgelesenen numerischen Daten gelangen über das UND-Glied 19 und das ODER-Glied 36 zur Addierstufe 21. Da zu diesem Zeitpunkt Steuersignale einmal über den Inverter 20 und einmal über den Inverter 33 zum UND-Glied 25 gelangen, wenn von der Speicherstelle 15a des ersten Speichers 15 ein l/2⁶-Sekunden-Ausgangssignal erzeugt wird, wird das Ausgangssignal der Speicherstelle 15a des ersten Speichers als Steuersignal dem UND-Glied 25 bereitgestellt, und das Ausgangssignal des UND-Gliedes 25 gelangt als » + 1«-Befehl zur Addierstufe 21, in der +1 den numerischen Daten zuaddiert wird, die von der Speicherstelle 15a des ersten Speichers 15 über das ODER-Glied 36 bereitgestellt werden. Das Ausgangssignal der Addierstufe 21 wird dem ersten Speicher 15 rückgeführt und als »+ !«-Datenwert in der Speicherstelle 15a des ersten Speichers

15 gespeichert. Das heißt »1« wird dem numerischen Wert der ersten Stelle 15a des ersten Speichers 15 jedesmal dann zuaddiert, wenn die Adressenkennzcichnung vom Decoder vorgenommen wird, und die Zeitzählung wird in Zeiteinheiten von l/2^b (V_M) Sekunden vorgenommen.

Wenn die Speicherstellen 156 und 166, 15c, ... des ersten und zweiten Speichers 15 und 16 vom Decoder 14 nacheinander eine Adressenkennzeichnung erfahren haben, wird kein l/2⁶-Sekunden-Zyklussignal synchron mit diesen Speicherdaten an das UND-Glied 25 gelegt.

\\r j:_ j .__ ι :*__ ο :_ι___ 41? ι

MtIIiI UIt. uua UClII CI31LI1 UlIU 2.VrCItCII OpCICIlCI 1 ~* UIIU

16 ausgeiesenen, numerischen Daten im Vergleicher 18 verglichen werden und vom Vergleicher 18 kein Koinzidenz-Ausgangssignal bereitgestellt wird, werden die numerischen Daten zu den Speicherstellen 156, 15c ... des ersten Speichers über die Addierstufe 21 zurückgeführt. Das heißt, die aus den Speicherstellen

50156, 15c ... des ersten Speichers ausgelesenen numerischen Daten werden in die Speicherstell^n 156. 15c ... des ersten Speichers zur Speicherung eingeschrieben. Die durch die Addierstufe 21 hindurchgehenden numerischen Daten werden für die Zeitanzeige auch an die Anzeigeeinrichtung 22 gelegt.

Wenn die aus den meisten Speicherstellen 15a und 16a des ersten und zweiten Speichers 15, 16 ausgeiesenen numerischen Daten miteinander koinzidieren bzw. übereinstimmen, wird vom Vergleicher 18 ein Koinzidenz-Feststellsignal bereitgestellt Da die UND-Glieder 19 und 25 gesperrt sind, bedeutet dies, daß die Eingangsdaten der Addierstufe 21 Null werden und kein » +1 «-Befehl am UND-Glied 25 auftritt Da als Ausgangssignal der Addierstufe 21 ein numerischer Wert »0« vorliegt, wird der numerische Wert der Speicherstelle 15a entsprechend dem Obertragerzeugungs-Erfordernis »15«, das in der Speicherstelle 16a des zweiten Speichers 16 gespeichert ist, auf »0«

gelöscht.

Gleichzeitig wird das Koinzidenz-Signal des VefgleU chefs 18 in der Verzögerungsstufe 23 verzögert und ah ihr tritt ein Ausgangssignal auf, in die nächsten Speicherstellen 15b und i6b des ersten^; und zweiten Speichers 15 und 16 vom Decoder 14 adressenmäßig angesteuert bzw, adressiert wird. Wenn die numerischen Dai#i aus den Speichefstellen 15a und \6b des ersten und z'-veiten Speichers 15 und 16 ausgelesen werden und der Vergleicher 18 kein Koinzidenz-Signal erzeugt, gelangen die von der Speichefstelle iSb des ersten Speichers 15 ausgelesenen numerischen Daten über das UND-Glied 19 und das ODER-Glied 26 an die Addierstufe 21. Gleichzeitig gelangt an das UND-Glied 25 das Ausgangssigna! des Inverters 33. das Ausgangssignal der Verzögerungsstufe 23 sowie das Ausgangssignal des Inverters 20. Das Ausgangssignal des UND-Gliedes 25 gelangt als »+!«-Befehl an die Addierstufe 21. in der 1 den nni rW Speichersteüe 15& des ersten Speichers 15 ausgelesenen numerischen Daten zuaddiert wird. Die addierten, von der Addierstufe 21 bereitgestellten numerischen Daten werden zur Speicherung in die Speicherstelle 15t· des ersten Speichers eingeschrieben.

Das heißt »1« wird in einem Zyklu· von 1/2⁶ der Speicherstelle 15a des ersten Speichers 15 zuaddiert und wenn der in der Speicherstelle 15a des ersten Speichers 15 gespeicherte numerische Wert einem numerischen Wert der Speicherstelle 16a des zweiten Speichers 16 erreicht, wird »1« der nächsthöheren Speicherstelle \5b des °rsten Speichers 15 zuaddiert, und gleichzeitig wird der numerische Wert der Speicherstelle 15a des ersten Speichers 15 auf »0« gelöscht. Auf diese Weise wird für die Speicherstelle des ersten Speichers 15 ein Übertrag jeweils mit dem numerischen Wert durchgeführt, der dem Obertragerzeugungs-Erfordernis entspricht, welches in jeder Speicherstelle des zweiten Speichers 16 gespeichert ist, und in den jeweiligen Speicherstellen 15a. 156,... des ersten Speichers 15 wird ein Zeitwert gespeichert und der Zeitwert wird an einer Anzeigeeinrichtung 22 beispielsweise in digitaler Form angezeigt.

Bei dieser Ausführungsform kann die Zeitkorrektur in Einheiten von einer rviinute vorgenommen werden. Wenn eine Minute gewonnen bzw. die Uhr eine Minute vorgestellt werden soll, wird der Schalter 26 geschlossen. Dann wird während einer Zirkulation der Adressenkennzeichnung durch den Decoder 14 das UND-Glied 28 durch das Ausgangssignal des monostabilen Multivibrators 30 geöffnet, und wenn aus der Speicherstelle 15edes ersten Speichers 15 ein 1 M-Wert so ausgelesen wird, gelangt über das UND-Glied 28 und das ODER-Glied 24 ein »+1«-Befehl an das UND-Glied 25 und »1« wird zusätzlich bzw. zwischendrin zu dem numerischen Wert der Speicherstelle 15e des ersten Speichers 15 zuaddiert. Infolgedessen wird eine Minute gewonnen bzw. die Uhr wird um eine Minute vorgestellt Wenn die Uhr um eine Minute nachgestellt werden soll bzw. eine Minute verloren werden soll, wird der Schalter 27 geschlossen. Dann wird das UND-Glied 29 durch das Ausgangssignal des monostabilen Multivibrators 30 geöffnet Da das Ausgangssignal des UND-Gliedes 29 dem Inverter 33 zugeleitet wird, ist das UND-Glied 34 gesperrt und ein Bezugs-Zahlenwert am Vergleicher 18 wird »0«. Da vom Vergleicher 18 kein Koinzidenz-Ausgangssignal bereitgestellt wird, wird das Ausgangssigna! des Inverters 20 als »—!«-Befehl der Addierstufe 21 über das UND-Glied 31 zugeleitet. Infolgedessen wird in der Addierstufe 21 »1« von einem Zahlenwert abgezogen, der von der Speichefstelle 15e des ersten Speichers 15 über das UND-Glied 19 bereitgestellt wird. Der sich bei der Subtraktion ergebende Wert wird in der Speicherslelle 15e des ersten Speichers 15 gespeichert, dadurch wird eine Zeitverschiebung bzw. Zeitverzögerung um eine Minute bzw. ein Nachstellen der Uhr um eine Minute erreicht. Wenn der Zahlwert der Speicherstelle 15e des ersten Speichers 15 jedoch »0« ist, ist das UND-Gfied 34 gesperrt, und wenn »0« aus def Speichefstelle 15e des ersteh Speichers 15 ausgelesen wird, stellt der Vergleicher 18 ein Koinzidenz-Feststellsignal bereit,das die UND-Glieder 19 und 31 sperrt und das UND-Glied 32 durchschaltet. Infolgedessen gelangt ein von der Speicherstelle 16a des zweiter. Speichers 16 ausgelesener Datenwert »9« zur Addierstufe 21 und der Datenwert »9« wird dann von der Addierstufe 21 in die Speicherstufe 15edes zweiten Speichers 15 eingeschrieben. Auf diese Weise wird eine Zeitverzögerung bzw. eine Zeitnachbtellung von einer Minute erreicht.

Bei dem zuvor beschriebenen Ausführungsbeispiel werden die jeweiligen, speziellen Zeitzählwerte und Daten, die für den Übertrag erforderlich sind, zuvor zum ersten bzw. zweiten Speicher 15 bzw. 16 gespeichert und es wird zwischen AM/PM (zwischen Vormittagszeit und Nachmittagszeit) unterschieden. Es können jedoch auch die Speicherstellen, die einem Jahr, einem Datum, einem Tag, einer Woche usw. entpsrechen, zusammen mit den jeweiligen Erfordernissen für den Übertrag eingestellt werden. Es können auch weitere Zeitzählfunktionen und -Vorgänge, die beispielsweise bei Stopuhren, Welt- oder Globus-Uhren, Zeitnehmer-Uhren, Zeitgebern oder Zeitmessern erforderlich sind, vorgesehen sein. In diesem Falle muß die Anzahl der Speicherstelien, die für derartige Vorgänge und Funktionen erforderlich sind, entsprechend gewählt werden und die Zeitzählwerte und die Werte für den Übertrag werden in den Speichern 15 bzw. 16 gespeichert.

Bei dem zuvor beschriebenen Ausführungsbeispiel wird ein Übertrag erforderlichenfalls durchgeführt, nachdem die aus dem ersten und zweiten Speicher 15 und 16 ausgelesenen Daten in dem Vergleicher verglichen wurden. Wie in Fig.3 dargestellt ist, kann der Vergleichsvorgang in der Addierstufe 21 nach der Addition jedoch zwischen dem Auslesen eines Datenwerts aus einem RAM 15 und einem Datenwert aus einem ROM 16 durchgeführt werden. In diesem Falle wird der Addierstufe 21 ein »+1«-Befehl über ein ODER-Glied 37 zugeleitet, wenn eine Adressenkennzeichnung der Speicherstelien 15a und 16a kleinster Ordnung vorgenommen wurde, und ein Ausgangssignal wird von der Verzögerungsstufe 23 bereitgestellt, der das Ausgangssignal eines Vergleichers 18 zugeleitet wird. Wenn der Vergleicher 18 kein Koinzidenzsignal bereitstellt, wird das Ausgangssignal der Addierstufe 21 dem ersten Speicher 15 über ein UND-Glied 39 zurückgeführt, das durch das Ausgangssignal eines Inverters 38 durchgeschaltet ist. Wenn der Vergleicher 18 ein Koinzidenz-Signal bereitstellt, wird das UND-Glied 39 gesperrt und in der entsprechenden Speicherstelle des ersten Speichers 15 wird ein Datenwert »0« gespeichert In diesem Falle ist es jedoch erforderlich, einen numerischen Datenwert den Speicherstellen 16a bis 16Λ des zweiten Speichers 16 eine »1« zuzuaddieren.

Bei der zuvor beschriebenen Ausführungsform wird als Bezugs-Osziiiator ein I0ⁱ⁵ Hz-Oszillator verwendet und die Frequenzteiler 12 und 13 weisen ein Frequenzteilerverhältnis von ICH bzw. 10⁵ auf. Die

Frequenzteiler können auch in verschiedenster Weise abgewandelt werden. Wenn die Frequenzteiler 12 und 13 beispielsweise Frequenzteilungsverhäitnisse von 10" bzw. 10⁴ aufweisen, können 16 Adressenkennzeichnungen (Maximum) beim ersten Speicher durchgeführt und eine Minimum-Adressierung kann in Einheiten von Sekunden eingesteht werden.

10

Die vorliegende Erfindung ist nicht auf eine Ausführungsform rnit einem eigenen Bezugs^Oszillator beschränkt. Die Erfindung kann vielmehr auch bei Uhren und Zeitmesser-Einrichtungen verwendet werden, bei denen 50 Hz oder 60 Hz (die Netzfrequenz) als Bezugsschwingungs-Frequenz herangezogen wird.

Hierzu 3 Blatt Zeichnungen

Claims

Patentansprüche;

1. Elektronische Uhr, mit einem Taktoszillator, einem ersten, durch den Taktoszillator gesteuerten Speicher zum sequentiellen Speichern von Zeitzähldaten in Adressenstellen derart, daB eine größere Zeitzähleinheit vor einer kleineren Zeitzähleinheit liegt, eine Einrichtung zum zyklisch aufeinanderfolgenden Zuführen der Zeitzähleinheiten zu einer ι ο Addiereinrichtung, in der auf die niedrigstwertige Zeitzähleinheit bei jedem Zyklus »+1« bis zum Erreichen eines vorbestimmten, ein Übertragskriterium darstellenden Wertes addiert wird, und eine Einrichtung zum Abfragen der der Addiereinrichtung zugeführten Zeitzähldaten und zum Erzeugen eines Übertragssignals, wenn die abgefragte Zähleinheit einen von ihren Stellenwertigkeit abhängigen vorbestimmten Wert aufweist, um unter Steuerung dieses Übertragssignals auf die nächst höhere Zeiijähleinheit » + 1« aufzuaddieren, und einer Anzeigeeinrichtung zurr! Darstellen der entsprechenden in dem ersten Speicher gespeicherten Zeitzähldaten, dadurch gekennzeichnet, daß ein zweiter Speicher (16) vorgesehen ist, in dessen Speicherstellen (16a... \6h) die vorbestimmten, jeweils für eine bestimmte Zeitzähleinheit ein Übertragskriterium darstellenden Werte gespeichert sind, daß eine die entsprechenden Adreß- bzw. Speicherstellen des ersten und zweiten Speichers synchron steuernde Adressiereinrichtung (14) zum Auslesen der Speicher vorgesehen ist, und daß als Abfrageeinrichtung an den ersten und zweiten Speicher (15, 16) ein \ <:rgleic.,er angeschlossen ist zum Vergleichen der einzelnen Zeilzähleinheiten mit dem jeweiligen zugehörigen, in Übertragskriterium darstellenden Wert.

2. Elektronische Uhr nach Anspruch I₁ dadurch gekennzeichnet, daß der erste Speicher (15) in Form eines Schreib-/Lese Speichers (RAM) und der zweite Speicher (16) in Form eines Nur-Lese-Speichers (ROM) ausgebildet fct.

3. Elektronische Uhr nach Anspruch 1 oder 2, gekennzeichnet durch eine Schaltungsanordnung, die einen Zeitzähl-Datenwert in der Adressenstelle (15a,... \5h)des ersten Speichers (15) löscht, wenn der Vergleicher (18) ein Koinzidenz-Signal abgibt.

4. Elektronische Uhr nach einem der Ansprüche 1 bis 3, gekennzeichnet durch eine Schaltungsstufe (23), zum Speichern eines vom Vergleicher (18) kommenden Koinzidenzsignals, sowie eine Schaltung, die der Addierstufe (21) ein Ausgangssignal zuleitet.

5. Elektronische Uhr nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Vergleicher (18) einen Vergleich zwischen einem Zeitzählsignal, das durch Zuaddieren von »1« zu einem aus der Adressenstelle (15a, .... i5h) des ersten Speichers (15) ausgelesenen Zeitzähl-Datenwert erhalten wird, und einem für den Übertrag erforderlichen numerischen Datenwert an der entsprechenden Speicherstelle (16a \bh) des zweiten Speichers (16)

durchführt.

6. Elektronische Uhr nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, da'j eine Zeitkorrektur durch Anlegen eines Korrektursignals über die Addiereinrichtung (21) an diejenige Adressenstelle (lSa^des ersten Speichers (15) durchgeführt wird, an der eine bestimmte Zeitzähleinheit gespeichert ist.