DE4143351C2 - Verfahren zur Deaktivierung eines Impulsgeneratorkanals - Google Patents

Description

Die vorliegende Erfindung betrifft das Gebiet der Impulserzeu­ gung, und insbesondere ein Verfahren zur Deaktivierung eines Impulsgeneratorkanals.

Bei Impulsgeneratoren für Hochfrequenzanwendungen wäre es er­ wünscht, einen Kanal stillegen zu können, wobei dieser jedoch einen Gleichstromspannungsausgang auf einem von der Bedie­ nungsperson bestimmten Pegel beibehielte.

Nach dem Stand der Technik ist bei Wortgeneratoren die Stillegung eines Kanals durch geeignete Einstellung der Schal­ ter, welche das Wort beschreiben, möglich. Dabei liegt am Aus­ gang des stillgelegten Kanals eine Gleichspannung auf einem der zwei TTL-Pegel (hoch oder niedrig) an, welche gemäß der typischen Anwendung von Wortgeneratoren nicht veränderbar sind. Weiterhin sind Wortgeneratoren naturgemäß nicht zur Er­ mittlung typischer Kenngrößen elektrischer Schaltungen, wie zum Beispiel einer Impulsantwort, geeignet.

Der vorliegenden Erfindung liegt somit die Aufgabe zugrunde, ein Verfahren zur Verfügung zu stellen, das einer Bedienungs­ person die Stillegung eines Kanals eines Impulsgenerators er­ möglicht, wobei dieser jedoch einen Gleichspannungsausgang auf einem von der Bedienungsperson festgelegten Pegel hält.

Die Aufgabe wird bei einem Verfahren der eingangs genannten Art erfindungsgemäß durch folgende Verfahrensschritte gelöst:

• - Erzeugen einer von der Bedienungsperson wählbaren Spannung; und
• - ständiges Anlegen der erzeugten Spannung an den Ausgang des Impulsgeneratorkanals während einer Zeit, zu der andere Ka­ näle des Impulsgenerators Impulse erzeugen.

Der vollständige Gegenstand der vorliegenden Erfindung ergibt sich aus den Ansprüchen sowie aus allen übrigen Beschreibungs­ teilen und aus der Figurenbeschreibung, ausgeführt am Anwen­ dungsbeispiel eines digitalen Impulsgenerators.

Die Organisation des Betriebs und das Betriebsverfahren, zu­ sammen mit weiteren Einzelheiten, Merkmalen und Vorteilen wer­ den im einzelnen unter Bezugnahme auf die nachstehende detail­ lierte Beschreibung der beigefügten Zeichnungen und aus den zeichnerischen Darstellungen verständlich.

Es zeigen:

Fig. 1 ein Diagramm einer Modulzuordnung des digitalen Impulsgenerators gemäß der vorliegenden Erfin­ dung,

Fig. 2A u. B ein zusammengesetztes Blockschaltbild der Zeitba­ siskarte des digitalen Impulsgenerators gemäß der vorliegenden Erfindung,

Fig. 3A u. B ein zusammengesetztes Blockschaltbild der Impuls­ karten des digitalen Impulsgenerators gemäß der vorliegenden Erfindung,

Fig. 4 ein Diagramm zur Erläuterung der Verwendung des Speichers mit wahlfreiem Zugriff (RAM) zur Be­ stimmung der Verzögerung, der Breite und der Pe­ riode gemäß der vorliegenden Erfindung,

Fig. 5 ein schematisches Blockschaltbild der Zähler­ schaltungen,

Fig. 6 ein Blockschaltbild zur Erläuterung der Erzeugung präziser Verzögerungen gemäß der vorliegenden Er­ findung,

Fig. 7 im Ausschnitt ein schematisches Blockschaltbild der digitalen Verzögerungselemente, die in dem erfindungsgemäßen digitalen Impulsgenerator ver­ wendet werden,

Fig. 8A eine schematische Darstellung der analogen Verzö­ gerungselemente, wie sie in dem erfindungsgemäßen digitalen Impulsgenerator verwendet werden,

Fig. 8B eine Darstellung des Betriebs des analogen Verzö­ gerungselementes aus Fig. 8A,

Fig. 9A eine Darstellung (nicht maßstabsgetreu) dessen, wie "Sliver" und "Verniere" zu den Quanten addiert werden, um jede beliebige gewünschte Flankenpla­ zierung zu erzeugen,

Fig. 9B eine Darstellung der Verwendung eines späten Vor­ dersignals,

Fig. 9C eine Darstellung der Verwendung eines späten Hin­ tersignals, und

Fig. 9D eine Darstellung des "direkten Durchlaufs"-Modus oder Modus der obersten Oktave.

Ein Impulsgenerator zur Verwirklichung des erfindungsgemäßen Verfahrens hat sechs Betriebsmodi: automatisch mit interner Zeitbasis, Burst mit interner Zeitbasis, automatischer Burst mit interner Zeitbasis, automatisch phasengesperrt auf externe Zeit­ basis, Burst phasengesperrt auf externe Zeitbasis und automati­ scher Burst phasengesperrt auf externe Zeitbasis. Bei jedem der automatischen Modi wird ein kontinuierlicher Impulsstrom er­ zeugt, der die folgenden, von der Bedienungsperson definierten Parameter hat: hoher Spannungspegel, niedriger Spannungspegel, Taktverhältnis zu Triggerimpuls, Breite, Periode und Phase. Im Burst-Modus wird ein einziger Burst derartiger Impulse als Reak­ tion auf ein Triggerereignis erzeugt, wobei der Burst eine von der Bedienungsperson festgelegte Anzahl von Impulsen enthält. Im automatischen Burst-Betrieb werden Bursts nach dazwischentreten­ den Inaktivitätsintervallen kontinuierlich erzeugt. Ein externes Signal muß stabil und kontinuierlich sein, um ein geeignetes phasengesperrtes Bezugssignal zu sein. Der phasengesperrte Im­ pulsstromausgang kann bei 2ˆN Vielfache oder Unter-Vielfache des Bezugseinganges sein.

Gemäß Fig. 1 kommuniziert eine Mikroprozessoreinheit MPU 12 über einen MPU-Bus 18 mit einer Zeitbasenkarte 14 und Impulskarten 16. In der ersten Version dieses zu bauenden Instrumentes ist der MPU-Bus ein VXI-kompatibler Bus. Die MPU 12 kommuniziert auch über einen separaten manuellen Schnittstellen-Bus 20 mit einer manuellen Schnittstelle 10. Es sind Einrichtungen zur Kom­ munikation mit entfernten Bedienungspersonen oder anderen In­ strumenten über GPIB- 22 und RS-232- 24 Ports vorgesehen. Ein Hochgeschwindigkeitsbus 26 ermöglicht eine schnelle Kommunika­ tion zwischen den Impulskarten 16 und der Zeitbasiskarte 14. Abgeschirmte verdrillte Leitungspaare 28 führen ein Hochge­ schwindigkeitstaktsignal (/TVCO Takte) von der Zeitbasiskarte 14 zu jeder der Impulskarten 16.

Die Zeitbasiskarte 14 hat fünf Verbindungsglieder auf ihrer Vor­ derseite: einen Triggereingang, einen Triggerausgang, einen Pha­ sensperreingang, einen Rahmen-Sync-Eingang und einen Zeitdiffe­ renz-Eichungseingang. Der Triggereingang wird dazu verwendet, einem Burst mitzuteilen, wann mit dem Burst-Modus begonnen wer­ den soll. Der Triggerausgang teilt einem anderen Instrument mit, z. B. einem Oszilloskop, wann ein Burst auftreten soll. Die fortgeschrittenen Fähigkeiten dieses Triggerausganges sind nachstehend weiter beschrieben. Der Phasensperreingang dient der Verbindung mit dem externen Frequenzbezug. Der Rahmen-Sync-Im­ puls wird in dem auf eine externen Zeitbasis phasengesperrten Burst-Modus zur "Bewehrung" des nächsten Bursts verwendet. Die genaue Taktung des Bursts wird von dem Phasensperreingang be­ stimmt; sie wird jedoch auf der nächsten Taktflanke nach dem Auftreten des Rahmen-Sync-Einganges auftreten. Der Zeitdiffe­ renz-Eich-Eingang wird als Teil des automatischen Eichverfahrens verwendet.

Jede Impulskarte 16 hat zwei Impulserzeugungskanäle. Jeder Kanal hat drei Verbindungsglieder, die mit ihm assoziiert sind, einen Ausgang, einen invertierten Ausgang und einen Wandlereingang. Der Wandlereingang ermöglicht es der Bedienungsperson, die in­ ternen Schaltungen der Impulsgeneratoren zu umgehen und nur den Ausgangsverstärker des Impulsgenerators zu verwenden, um einen hochgradigen Quadratimpuls mit steuerbaren hohen und niedrigen Spannungspegeln aus jedwedem bereits verfügbaren Signal zu er­ zeugen.

Wie nachstehend weiter ausgeführt ist, werden die Zeitbasiskarte 14 und die Impulskarten 16 mit besonderen Anweisungen von der MPU 12 über den MPU-Bus 18 vor der eigentlichen Impulserzeugung konfiguriert. Sind die Zeitbasenkarte 14 und die Impulskarten 16 erst einmal konfiguriert, arbeiten sie als unabhängige Zustands­ maschinen zur Erzeugung von Impulsen oder Impulsbursts gemäß den im voraus empfangenen Anweisungen, und kommunizieren nach Bedarf miteinander über den Hochgeschwindigkeitsbus 26. Ein einfaches Handshake-Verfahren zwischen den Instrumentenkarten ermöglicht es ihnen, sich wieder zu bewehren ("Schritt zu fassen") und mit zusätzlichen Bursts ohne jegliche Hilfe von der MPU 12 weiterzu­ verfahren.

Wenn die Impulskarten 16 laufen, halten sie jeweils die Leitung des Hochgeschwindigkeitsbusses 26 /folgende unten (= /laufen unten); diese Leitung ist eine geteilte Signalleitung mit offenem Kollektor. Wenn die einzelnen Karten ihre Bursts beenden, lassen sie nacheinander die /laufende (/laufen) Leitung los, so daß wenn alle fertig sind, /laufen hoch ist. Dies infor­ miert die Zeitbasiskarte, daß alle Impulskarten ihren Lauf abge­ schlossen haben. Soll es noch einen weiteren Burst geben, setzt die Zeitbasiskarte /initing (= jeweils eine folgende) niedrig, und auf dem nächsten Zustandstaktgeber setzt jede Impulskarte ebenfalls /initing, wenn sie ihre jeweiligen Initialisierungs­ routinen beginnen. Bei Abschluß ihres Initialisierungsprozesses nehmen sie alle /initings zurück, bis alle diese Leitung losge­ lassen haben, und sie ihren Zustand wieder auf hoch wechselt, zur Information der Zeitbasiskarte, daß alle für den Beginn des nächsten Bursts bereit sind.

In Fig. 2A und 2B wird ein triggerbarer spannungsgesteuerter Oszillator (VCO) 30 mit einem Bereich einer Oktave von 325 MHz bis 650 MHZ in seiner Frequenz von einer VCO-Steuerspannung aus entweder einer oder zwei (Spannungs-)Quellen gesteuert. Eine die­ ser Quellen ist der Digital/Analog-Wandler (DAC) 34 unter Steue­ rung der MPU 12. Befindet sich der Digitalimpulsgenerator in einem der Modi, in dem er auf eine externe Zeitbasis synchroni­ siert ist, erfolgt die Schließung des Schalters 33 durch Zurück­ nahme des Schleifenöffnungssignals von der Burststeuerzustands­ maschine 50 und eine weitere Quelle der Steuerspannung des triggerbaren VCO-Oszillators wird von der Summationsschaltung 32 zu der Spannung von Digital/Analog-Wandler DAC 34 addiert. Die Phasenfrequenzvergleichsschaltung 36 erfaßt das Verhältnis zwischen Phasensperreingang, der in der M-Divisionsschaltung 38 durch M dividiert wird, und dem vorliegenden triggerbaren VCO- Oszillator 30 Ausgang, nachdem er von der N-Divisionsschaltung 40 in seiner Frequenz herunterdividiert wurde.

Da der Schaltungsaufbau 36 zum Vergleich der Phasenfrequenz im 5-10 MHz-Bereich arbeitet und der Ausgang des triggerbaren VCO- Oszillators von 325 MHz bis 650 MHz beträgt, kann in der Praxis N eine Konstante mit einem Wert von 64 bleiben. M wird von der MPU 12 verändert, um verschiedene 2ˆN Vielfache und Unterviel­ fache der Frequenz des Phasensperreingangssignals zu erzeugen, welches irgendwo im Bereich von 6-600 MHz betragen kann. Hat die Bedienungsperson das gewünschte Verhältnis zwischen interner Zeitbasis und dem Phasensperreingangssignal festgelegt, kann die MPU dieses Verhältnis durch geeignetes Aufbauen der M-Divisions­ schaltung 38 bewirken.

Die MPU 12 kann den Frequenzausgang des triggerbaren VCO- Oszillators 30 und des Phasensperreingangssignals messen, indem sie Zählerrücklesesignale von einem eingebauten ("on-board") Frequenzzähler 44 und geeignet ausgewählte Signale an den Multi­ plexer 42 verwendet. Der Frequenzzähler 44 ist ein viereinhalb­ stelliger, kristallgesteuerter Frequenzzähler mit Bereichsauto­ matik.

In den phasengesperrten Betriebsmodi verwendet die MPU 12 Rück­ meldungen von dem Frequenzzähler 44 zur Messung der Frequenz des eingehenden Phasensperreingangssignals. Sie setzt dann die Aus­ gangsspannung des Digital/Analog-Wandlers DAC 34 auf einen Wert, der dieser Frequenz entspricht. Der Schaltungsaufbau 36 zum Pha­ senfrequenzvergleich erzeugt dann eine Korrekturspannung, die jeglichen Phasenunterschied zwischen dem TVCO-Ausgang dividiert- durch-N, und dem Phasensperreingangssignal dividiert-durch-M darstellt, wodurch die TVCO-Takte mit dem Phasensperreingangs­ signal synchronisiert bleiben.

Ein triggerbarer VCO-Oszillator ist in dem Artikel "Universal Counter Resolves Picoseconds in Time Interval Measurements", von Chu, Allen und Foster beschrieben, welcher im Hewlett-Packard- Journal, Ausgabe August 1978 erschienen und hiermit durch Bezug­ nahme in die Offenbarung miteingeschlossen ist. Im eingeschalte­ ten Zustand legt die MPU 12 unter Verwendung des Digital/Analog- Wandlers DAC 34 eine Reihe von Spannungen an den triggerbaren VCO-Oszillator 30. Während der Anlegung einer jeden Spannung überwacht die MPU 12 die Frequenz des Ausgangs des triggerbaren VCO-Oszillators 30 unter Verwendung des Frequenzzählers 44 und speichert die Ergebnisse dieser Prüfung in einer Tabelle, die es dann der MPU 12 ermöglicht, jede gewünschte Frequenz innerhalb des Bereiches des triggerbaren VCO-Oszillators 30 durch Wahl einer geeigneten Spannung aus dieser Tabelle zu erzeugen.

Der triggerbare VCO-Oszillator 30 wird von dem EIN-Signal von ODER-Gatter 46 aktiviert. EIN trifft zu als Ergebnis entweder eines Triggersignals von der Triggerbedingungsschaltung 48 oder eines Autotriggersignals von der Burststeuerzustandsmaschine 50. Der Triggerbedingungsschaltungsaufbau 48 empfängt ein Triggerfreigabesignal von der Burststeuerzustandsmaschine 50 und Triggerpolaritäts- und Triggerpegelinformation von der MPU 12, sowie das eigentliche Triggereingangssignal von der Vorderseite der Zeitbasiskarte 14.

Die MPU 12 informiert die Burststeuerzustandsmaschine 50 über den Modus, in dem diese arbeiten soll, indem sie lokale Re­ gister, die eine Erweiterung der Steuerregister 72 (Fig. 3B) sind, mit drei Bit Information lädt: ein Bit zeigt an, ob der Modus automatisch ist oder nicht, ein weiteres gibt an, ob es sich um einen Burst-Modus handelt und das dritte legt fest, ob der Modus an eine externe Zeitbasis phasengesperrt ist. "Slave"- Burststeuerzustandsmaschinen 60 (Fig. 3A) auf den Impulskarten 16 empfangen nur Informationen, die anzeigen, ob sie sich im Burst-Modus befinden sollen oder nicht. Die Burststeuerzustands­ maschine 50 und die "Slave"-Burststeuerzustandsmaschinen 60 kom­ munizieren miteinander über die Hochgeschwindigkeitsbussignale /halt, /haltjetzt, zustandstakt, /laufen und /initing ("noch keine Initialisierung"), wie voranstehend beschrieben.

Die Burststeuerzustandsmaschine 50 und die "Slave"-Burststeuer­ zustandsmaschine 60 empfangen programmierende Informationen im eingeschalteten Zustand, die ihnen mitteilen, wie sie in jedem Modus arbeiten sollen, von ROM-Chips (nicht dargestellt) auf ihren entsprechenden Platinen. Die Zustandsmaschinen sind in Xilinx Wz XC3030PC84-70-Chips der Firma Xilinx Inc., San Jos´, Kalifornien, Vereinigte Staaten von Amerika, ausgeführt, welche auf der Grundlage von programmierenden Informationen, die sie von den ROM erhalten, unterschiedliche logische Konfigurationen annehmen können.

Da der Schaltungsaufbau 36 zum Phasenfrequenzvergleich auf Ver­ änderungen auf seinem Eingang nicht schnell anspricht, erfordert es mehrere Mikrosekunden Betrieb, um die Phasensperrschleife zu stabilisieren. Folglich läuft der triggerbare VCO-Oszillator in allen Betriebsmodi mit Phasensperrung an eine externe Zeitbasis kontinuierlich mit und die TVCO-Takte werden von dem Taktsteuer­ signal von der Burststeuerzustandsmaschine 50 durch das UND- Gatter 52 geleitet.

Die Burststeuerzustandsmaschine 50 empfängt die Rahmen-Sync- und Phasensperreingänge von der Vorderseite der Zeitbasiskarte 14 und TVCO-Takte von dem Ausgang des triggerbaren VCO-Oszillators. Bei Empfang eines Rahmen-Sync-Einganges in dem Auto-Burst, an eine externe Zeitbasis phasengesperrten Modus wird das Takt­ steuersignal an das UND-Gatter 52 hoch gesetzt, um zu ermög­ lichen, daß die TVCO-Takte an invertierende Pufferverstärker 54 durchgeleitet werden, welche sie als /TVCO-Takte an die Impuls­ karten weiterreichen. Da die Taktung der Öffnung vom UND-Gatter 52 für den Anfang der Verteilung des ersten Taktes zu der rich­ tigen Phase kritisch ist, verwendet die Burststeuerzustandsma­ schine 50 zuerst den Phasensperreingang und dann die TVCO-Takte zur Synchronisierung des Rahmen-Sync-Signales, so daß es ein Taktsteuersignal mit der korrekten Taktung wird.

Im Gegensatz hierzu wird im automatischen Burst-Modus mit inter­ ner Zeitbasis das Taktsteuersignal hoch gehalten, so daß das UND-Gatter 52 immer offen ist und der triggerbare VCO-Oszillator für zusätzliche Bursts über das Autotriggersignal an das ODER- Gatter 46 aktiviert wird.

Auch eine Trigger-Aus-Maschine 56 empfängt die /TVCO-Takte von dem UND-Gatter 52 über den Pufferverstärker 55 und spricht auf sie an, indem sie das Trigger-Aus-Signal zu dem richtigen rela­ tiven Zeittakt gemäß der Information erzeugt, mit der sie von der MPU vorprogrammiert wurde. In einer bevorzugten Ausführungs­ form ist die Trigger-Aus-Maschine 56 beinahe völlig identisch mit einem der Kanäle der Impulskarte 16, die im einzelnen nach­ stehend unter Bezugnahme auf Fig. 3 beschrieben sind, außer, daß sie keinen Muster-RAM 62 aufweist und sie einen zusätzlichen Signalburst empfängt, was bewirkt, daß sie in ihrem aktiven Zu­ stand nur einen Trigger pro Burst und in ihrem inaktiven Zustand einen Trigger pro Impuls erzeugt. Der Muster-RAM 62 ist nicht erforderlich, da die Trigger-Aus-Maschine 56 nur einen einzigen Impuls mit der TVCO-Taktperiode erzeugt, anstelle eines Impul­ ses, zu dessen Definition es eines Musters bedarf.

Der Zeitdifferenz-Eich-Abtaster 53 empfängt TVCO-Takte von dem triggerbaren VCO-Oszillator 30 und einer Zeitdifferenz-Eichein­ stellung von der Vorderseite. Er zählt 128 TVCO-Takte und tastet dann den Zeitdifferenz-Eicheingang ab, um seinen Zustand zu die­ sem Zeitpunkt festzustellen. Er wird während der Initialisierung durch ein Signal "rücksetzen" in einem fertigen Zustand zurück­ gesetzt, welches eines der Lade- und Rückstellsignale von der Burststeuerzustandsmaschine 50 ist. Das Ergebnis des Abtastvor­ ganges wird von der MPU 12 während des Eichvorganges zurückge­ lesen, wie nachstehend weiter ausgeführt ist.

Gemäß Fig. 3A, dem Blockdiagramm der Impulskarten 16, gibt die MPU 12 über den MPU-Bus 18 Musterinformationen an den Muster-RAM 62. Nach Fig. 4 ist der Muster-RAM 62 ein 4k mal 8-Bit-Speicher mit wahlfreiem Zugriff. Das in dem Muster-RAM 62 gesetzte Muster soll anfänglich am Eingangspunkt adressiert werden. Die Inhalte des Muster-RAM 62 zwischen dem Eingangspunkt und dem Rück­ schleifenpunkt sind alles Nullen, außer in dem nachstehend be­ sprochenen Ausnahmefall, und wirken als Verzögerung, bevor der erste Impuls auftreten soll. Wie nachstehend weiter erläutert ist, wird dieser Muster-RAM 62 ausgetaktet, jeweils acht Bit bei einem Achtel der Haupttaktfrequenz, und in einen seriellen Bit­ strom mit der vollen Haupttaktfrequenz umgewandelt. Dieser Bit­ strom wiederum steuert die Erzeugung eines oder mehrerer Impulse durch den Rest des in Fig. 3A und 3B dargestellten Schaltungs­ aufbaus.

Um den Muster-RAM 62 an einem Eingangspunkt zu betreten, der nicht das niedrigstwertige Bit an einer bestimmten Adresse ist, wird das Schieberegister 76 von den /lokalen Takten der "Slave"- Burststeuerzustandsmaschine 60 vorgetaktet, welche mit /TVCO- Takten durch UND-Gatter 63 kombiniert werden. Gibt die Zeitba­ siskarte nicht /TVCO-Takte, dann wird /TVCO hoch gehalten, um den /lokalen Takten den Durchtritt zu dem UND-Gatter 63 zu er­ möglichen. Umgekehrt, wenn die "Slave"-Burststeuerzustandsma­ schine 60 die Initialisierung abgeschlossen hat, hält sie die /lokalen Takte hoch, so daß die /TVCO-Takte durchlaufen können. Daher sind die Haupttakte die ODERierte Summe aus /lokale Takte und /TVCO-Takte, wodurch es den "Slave"-Burststeuerzustandsma­ schinen 60 ermöglicht wird, ein Schieberegister 76 während der Initialisierung vorzutakten, und dem triggerbaren VCO-Oszillator 30 ermöglicht wird, diese Funktion nach Initialisierung und einem Trigger durchzuführen. Rückschleifenpunkte sind immer auf dem niedrigstwertigen Bit ihrer Adresse, wodurch jedwedes Erfor­ dernis einer Vortaktung während des Rückschleifenbetriebs ent­ fällt. Ist das gesamte Muster kürzer als acht Bit, wird es wie­ derholt, um acht Bit zu füllen, so daß die Rückschleife auf ein niedrigstwertiges Bit entfallen kann. Aufgrund einer Beschrän­ kung, nach der alle Muster integrale Zweierpotenzen sein müssen, funktioniert dies gut.

Der Bereich zwischen dem Rückschleifenpunkt und dem Speicher­ ende ist im gewöhnlichen Fall durch die Breite des Impulses in zwei Bereiche unterteilt. Die Daten im ersten dieser Bereiche stellen die Zeit dar, zu der der Impuls hoch ist, d. h. seine Breite, und er ist mit Einsen gefüllt. Die Daten im zweiten die­ ser Bereiche stellen die Zeit dar, zu der der Impuls niedrig ist, und er ist ausschließlich mit Nullen gefüllt. Die Gesamt­ heit dieser beiden Bereiche stellt die Periode des Impulses dar, während der erste Abschnitt die Impulsbreite definiert (hochver­ laufend) und der Rest den Rest der Periode (niedrigverlaufend) definiert. Die Phasenverzögerung, ein Intervall bezüglich einer Bezugszeit, um die der Anfang der Impulsbreite verzögert ist, ist in der Verzögerung zwischen dem Eingangspunkt und dem Rück­ schleifenpunkt enthalten. Zur Verringerung des Zittern ("Jitter") und zur Verfügbarmachung einer verzögerungsfreien Rückschleife wird der Muster-RAM 62 nur mit Mustern geladen, die eine gerade Zweierpotenz in ihrer Periode sind. Daher führt das Muster im Muster-RAM 62 in der Tat eine Frequenzteilung auf der Frequenz des Haupttaktes durch.

Der Rückschleifenpunkt wird wiederholt wiedereingegeben, um eine Sequenz identischer Impulse zu erzeugen. In Fig. 3A wird die Anzahl der Wiedereingaben von den Inhalten der höchstwertigen 16 Bit des Ausganges des Zählerschaltungsaufbaus 74, Schleifenzäh­ lung, bestimmt, und entspricht der Anzahl der Impulse in einem Burst für Impulse, deren Periode länger als acht Bit ist. Für kürzere Impulse, die nur ein, zwei oder vier Bit lang sind, tre­ ten mehrfache Impulse bei jedem Verlauf durch die Schleife auf, und jegliche zusätzlichen Impulse, die erforderlich sind, um die von der Bedienungsperson vorgegebene Burstlänge zu erfüllen, werden in dem Verzögerungsbereich kurz vor dem Rückschleifen­ punkt gesetzt, welcher sonst mit ausschließlich Nullen gefüllt ist. Wenn alle vorgeschriebenen Impulse erzeugt wurden, wie nachstehend weiter ausgeführt ist, erstellt der Zählerschal­ tungsaufbau die Parkadresse.

Gemäß Fig. 3A und 3B verwendet die MPU 12 (Fig. 1) auch den MPU- Bus 18 zur Abgabe der geeigneten Einstellungen an den Vorder- "Vernier" -Digital/Analog-Wandler DAC 64, Hinter- "Vernier"-Digi­ tal/Analog-Wandler DAC 66, Hochpegel-Digital/Analog-Wandler DAC 68, Niederpegel-Digital/Analog-Wandler DAC 70 und die Steuerre­ gister 72. Die Steuerregister enthalten dann einen breiten Be­ reich an Informationen, einschließlich jeweils fünf Bit Vorder- und Hinter-"Sliver"-Information, ein Bit, das anzeigt, ob der Modus automatisch ist oder nicht, ein Bit, das anzeigt, ob die oberste Oktave gerade verwendet wird (freigegeben), zwei Bit, die anzeigen, ob Vorder- oder Hintersignale verzögert werden sollen, ein Bit zur Freigabe des Wandlers, wenn er verwendet werden soll, und zwei Bit, die den Impulsausgang und sein Komplement freigeben.

Die MPU 12 verwendet auch den MPU-Bus 18 zur Abgabe der Schlei­ fenadressen- und Schleifenzählinformationen an die "Slave"- Burststeuerzustandsmaschine 60. Die "Slave" -Burststeuerzu­ standsmaschine 60 kommuniziert auch zwischen Bursts mit anderen Instrumentenkarten in dem System, und zwar über die Signallei­ tungen /laufen, /initing (keine Initialisierung), Zustandstakt, /haltjetzt und /halt des Hochgeschwindigkeitsbusses 26. Zu­ standstakt ist ein 3-MHz-Takt, der die Aktivitäten der Burst­ steuerzustandsmaschine 50 und der "Slave"-Burststeuerzu­ standsmaschinen 60 synchronisiert, während diese die Initiali­ sierung durchführen und miteinander kommunizieren.

Die /halt- und /haltjetzt-Leitungen werden von der MPU 12 über die Burststeuerzustandsmaschine 50 gesteuert. Die MPU 12 instruiert die Burststeuerzustandsmaschine 50 über eine Nach­ richt auf dem MPU-Bus 18, ein /halt zu setzen. Die Burststeuer­ zustandsmaschine 50 setzt dann ein /halt, indem sie diese Lei­ tung niedrig macht, wodurch den "Slave"-Burststeuerzustandsma­ schinen 60 auf den Impulskarten 16 mitgeteilt wird, nach Vollen­ dung des nächsten Bursts auf ordentliche Weise anzuhalten.

Befindet sich jedoch das Instrument in einem der beiden auto­ matischen Modi, mit interner Zeitbasis oder auf eine externe Zeitbasis phasengesperrt, wird es kein Ende eines Bursts geben und somit auch keine Gelegenheit für ein ordentliches Abschal­ ten. Unter diesen Umständen setzt die MPU 12 zunächst die /halt- Leitung durch die Burststeuerzustandsmaschine 50 auf der Zeitba­ siskarte 14 und pulst dann die /haltJetzt-Leitung vorübergehend auf ihren gesetzten Zustand. Die Zeitbasiskarte 14 und die Im­ pulskarten 16 reagieren hierauf durch sofortiges Unterbrechen ihrer Aktivitäten. Wenn sie durch diese beiden Möglichkeiten angehalten werden, nehmen die Impulskarten /laufen zurück und lassen sie hoch gehen. Die /halt-Leitung bleibt während der Zeit, zu der die MPU 12 die verschiedenen Karten über den MPU- Bus 18 programmiert, durch die Burststeuerzustandsmaschine ge­ setzt.

Die voranstehende konzeptionelle Beschreibung, in Zusammenhang mit Fig. 3A und 3B, der Betriebsweise des RAM 62 (Fig. 4), ist natürlich etwas zu sehr vereinfacht. Zwar gibt diese Erläuterung das Konzept genau wieder; seine Implementierung jedoch ist ei­ gentlich komplizierter, um die schnelle und sofortige Erholung von einem Impuls zum nächsten zu bewirken, die für die Funktion dieses Konzeptes erforderlich sind.

Nach den Fig. 3 und 5 steuert die "Slave"-Burststeuerzustands­ maschine 60 die Adressenleitungen an den Zählerschaltungsaufbau 74 (Fig. 5) und steuert auch fünf andere Signale, die an den Zählerschaltungsaufbau 74 gehen: /laden niedrig, /laden hoch, setzen fertig, rücksetzen fertig, und Zähler rücksetzen. /Laden niedrig geht an den parallelen Ladefreigabesteuereingang von Zähler 122, während /laden hoch an den parallelen Ladesteuerein­ gang der Zähler 124, 126 und 128 sowie an den TCLD-Steuereingang von Zähler 122 geht. Wie in dem Gerätedatenbuch von Motorola ECLinPS (Q1/89) ausgeführt und wie durch Bezugnahme hierauf hiermit in die Offenbarung miteingeschlossen ist, bewirkt bei hohem TCLD-Eingang an diese E016 8-Bit-Synchronen-Binärzähler die interne /TC-Rückkopplung, daß sich der Zähler auf der stei­ genden Flanke am Ende des aktiven /TC automatisch wiederauflädt. Daher befindet sich bei /laden hoch in inaktivem hohen Zustand, was gewöhnlich der Fall ist, der Zähler 122 in seinem Wiederauf­ laden-auf-Terminal-Zählmodus.

Das Zählerrücksetzsignal geht an den MR-Steuereingang von Zähler 128. Es wird in den automatischen Modi dazu verwendet, den Zäh­ ler 128 davon abzuhalten, jemals eine Terminal-Zählung zu er­ stellen, wodurch eine unbestimmte Fortsetzung der Auto-Modus- Impulse ermöglicht wird. Das "setzen fertig"-Signal (oder "setzen erledigt" -Signal) bewirkt das Setzen des Flipflop 136, des "fertigen" Flipflops. Es wird dazu verwendet, den Zähler­ schaltungsaufbau 74 anzuhalten, wenn dieser sich in den automa­ tischen Betriebsmodi befindet. "rücksetzen fertig" setzt densel­ ben Flipflop zurück. Es wird dazu verwendet, den Flipflop 136 am Anfang einer jeden Initialisierungssequenz zurückzusetzen. Wenn der fertige Flipflop 136 gesetzt ist, unterbricht er den Zähler 124 über den /CE-("Not Count Enable" - keine Zählfreigabe)- Steuereingang. Er setzt auch den Zähler 122 über den MR-("Master Reset" = Haupttakt-Rücksetzen)-Steuereingang zurück. Wenn der Zähler 122 im rückgesetzten Zustand gehalten wird, dann werden alle Zählerschaltungen am Laufen gehindert, da die anderen Zäh­ ler 124, 126 und 128 alle von der steigenden Flanke am Ende der Terminal-Zählungen /TC des Zählers 122 getaktet werden. Das "fertig"-Signal wird auch von der "Slave"-Burststeuerzustands­ maschine 60 überwacht, so daß sie erfassen kann, wann der Zähler 74 fertig ist.

Das höchstwertige Bit des niedrigstwertigsten Byte-Zählers 122 wird stets mit einer "1" geladen und auf dem Ausgang ignoriert, wodurch der Zähler 122 effektiv in einen 7-Bit-Zähler und der gesamte Zähleraufbau in einen 31-Bit-Zähler umgewandelt wird. Alle geladenen Daten sind das Komplement der zwei aus der ge­ wünschten Zählung, so daß die gewünschte Zählung auf dem ersten Takt nach der Terminal-Zählung (FF+1=00) erreicht wird.

"Slave"-Burststeuerzustandsmaschine

In der Tabelle "Slave"-Burststeuerzustandsmaschine befindet sich die "Slave"-Burststeuerzustandsmaschine 60, nach Empfang von vorerrechneten Daten von der MPU 12 über den MPU-Bus 18, in dem Zustand 0, angehalten, und wartet darauf, daß /halt auf dem Hochgeschwindigkeitsbus 26 hoch geht. Wird /halt hoch, nimmt die Zustandsmaschine den Zustand 1 ein und macht folgendes: setzt /laden niedrig und /laden hoch aktiv niedrig, setzt rücksetzen fertig aktiv hoch und setzt alle Einsen auf den Eingang an den Zählerschaltungsaufbau 74.

Der Zustand 2 erzeugt einen /lokalen Takt, der durch das UND- Gatter 63 läuft und ein Haupttakt wird, um das Laden von Zähler 122 mit ausschließlich Einsen zu bewirken. Der /lokale Takt ver­ läuft durch das UND-Gatter 63, da die Zeitbasiskarte 14 /TVCO- Takt während des Initialisierungsvorganges hoch läßt. Es ist zu bemerken, daß die oberen drei Byte von den Zählern 124, 126 und 128 nicht geladen werden, da sie nur von der steigenden Flanke am Ende der Terminal-Zählung /TC von Zähler 122 getaktet werden und nicht durch Haupttakte.

Da nur Einsen in dem Niedrigbyte-Zähler 122 vorhanden sind, wird das Terminal-Zählungssignal /TC von diesem Zähler niedrig ge­ setzt. Im Zustand 3 wird das /laden niedrig-Signal zurückgenom­ men und die Initial-Adresse auf den Eingang zu den Zählern ge­ setzt. Diese Initial-Adresse ist der Eingangspunkt aus Fig. 4 minus acht Bit. In Zustand 4 wird ein weiterer /lokaler Takt erzeugt, wodurch der Zähler 122 auf nur Nullen herüberrollt, /TC inaktiv macht und dadurch die Initial-Adresse in die oberen drei Byte-Zähler 124, 126 und 128 taktet.

Als nächstes wird in Zustand 5 das /laden hoch-Signal zurück­ genommen und das /laden niedrig-Signal gesetzt. Der nächste /lo­ kale Takt, erzeugt in Zustand 6, taktet dann das niedrigere Byte der Initial-Adresse in den Zähler 122. Die Initial-Adresse wird dann in alle Byte der Zählerschaltungen 74 geladen.

In Zustand 7 nimmt die "Slave"-Burststeuerzustandmaschine 60 /laden niedrig zurück und beginnt mit der Vorlage der Rück­ schleifenadresse an die Zählerschaltungen 74. Die nächsten 16 Zustände erzeugen 8 /lokale Takte, die den Eingangspunkt so vor­ rücken, daß er der nächste Ausgang des Schieberegisters 76 ist. Die Daten an diesen Stellen sind ausschließlich Nullen, daher wird das Schieberegister in diesem Verlauf "herausgespült". Am Ende dieser Taktreihe läßt die "Slave"-Burststeuerzustandsma­ schine 60 den /lokalen Takt hoch und gibt somit das UND-Gatter 63 für das Auftreten von TVCO-Takten frei. Die Zählerschaltungen 74 und das Schieberegister 76 sind nun vollkommen bereit, außer dem aktiven rücksetzen fertig, welches den fertigen Flipflop 136 zurückgesetzt hält.

Es geschieht nichts weiter bis zum Ende von Zustand 31, zu wel­ chem Zeitpunkt die "Slave"-Burststeuerzustandsmaschine 60 auf Zustand 0 "herüberrollt" und rücksetzen fertig zurückgenommen und niedrig wird, wodurch die Zählerschaltungen 74 freigegeben werden. Das Signal /initing des Hochgeschwindigkeitsbusses 26 wird zu diesem Zeitpunkt gleichfalls zurück-genommen, indem es von seiner Niedrighaltung freigelassen wird.

Nachdem das Initialisierungsintervall vorüber ist und ein Trigger oder Rahmen-Sync auftritt, wird das triggerbare VCO- Oszillator aktiv und ein Strom von Haupttakten (Mastertakten), abgeleitet von den /TVCO-Takten, beginnt am Takteingang des nie­ drigstwertigen Byte-Zählers 122 zu erscheinen. An der nächsten Bytegrenze in RAM 62 sind die drei Leitungen, die die niedrigst­ wertigen Bit des Ausganges von Zähler 122 darstellen, wieder alle hoch, sättigen das UND-Gatter 130, so daß es für eine Takt­ periode hoch wird und bewirkt, daß das Schieberegister 76 das nächste Byte aus dem RAM lädt.

Innerhalb von 128 Takten, abzüglich irgendwelcher Vorzählungen zur Verschiebung des Eingangspunkt-Bit an den Ausgang des Schie­ beregisters 76, erreicht der niedrigstwertige Byte-Zähler 122 seine Terminal-Zählung. Da /laden hoch seit Beendigung der Lade­ aktivität inaktiv hoch war, ist der TCLD-Eingang an den Zähler 122 hoch.

Wenn die Terminal-Zählung eine Wiederladung des Zählers 122 be­ wirkt, ist der Wert auf den Eingang die unteren 7 Bit der Rück­ schleifenpunkt-Adresse. Die Hinterflanke von /TC, die von aktiv niedrig auf inaktiv hoch zurückgeht, taktet die Zähler 124, 126 und 128, und Flipflop 136. Wie nachstehend in dieser Erörterung klarer wird, ist zu dieser Zeit nur der Zähler 124 durch ein niedrig auf seinem /CE-Eingang freigegeben. Dies ist darauf zu­ rückzuführen, daß der Flipflop 136 während des Initialisie­ rungsvorganges zurückgesetzt worden war.

Die Taktungswirkung von /TC von Zähler 122 bewirkt weder eine Zählung des Zählers 126 oder 128 oder ein Setzen des Flipflop 136, da die zur Sättigung der ODER-Gatter 132 und 134, die be­ züglich der aktiv-niedrigen Logik als UND-Gatter fungieren, er­ forderlichen Bedingungen noch nicht aufgetreten sind. Das ODER- Gatter 132 produziert nur dann einen niedrigen Ausgang zur Frei­ gabe des Zählens über /CE, nachdem die Terminal-Zählungsaus­ gänge, /TC, der Zähler 124 und 126 beide aktiv niedrig geworden sind. Auf ähnliche Weise produziert das ODER-Gatter 134 nur dann einen hohen Ausgang auf seinem Komplementausgang, um ein hoch auf dem D-Eingang des Flipflop 136 zu setzen, wenn die Terminal- Zählungsausgänge, /TC, aller drei Zähler 124, 126 und 128 nie­ drig sind. Daher läßt der Takt am Flipflop 136 seinen Ausgang niedrig, so daß der Zähler 124 von dem niedrig auf seinem /CE- Eingang freigegeben bleibt und der Zähler 122 durch ein hoch auf seinem MR("Master Reset" - Haupttakt rücksetzen)-Eingang nicht zurückgestellt wird.

Da der Zähler 122 mit den unteren Bit der Rückschleifenadresse wieder geladen wurde, beginnt er jetzt von einer Zahl ab zu zäh­ len (an bzw. auf einer Bytegrenze), die nicht nur ausschließlich aus Nullen besteht, was der Wert ist, den er gehabt hätte, wenn er nur "herübergerollt" wäre und von Null ab zu zählen begonnen hätte. Die Folge aus dieser Tatsache ist, daß ein Adreßraum in RAM 62 übersprungen wurde. Der gesamte Zählerschaltungsaufbau 74 wirkt als "Sprungzähler", der sich über eine Bytezahl, N, von 1 bis 16 durch den RAM 62 entlang bewegt und dann eine Anzahl Byte, M, "überspringt", wobei M-16-N. Die niedrigstwertigen drei Bit des Zählers 122 zählen Bitstellen innerhalb der von dem Rest des Zählers 122 und der Gesamtheit des Zählers 124 adressierten Byte. Die vier höherwertigen Bit des Zählers 122, die Byte zäh­ len, sind der Wert, der N und M bestimmt.

Wiederholte /TC niedrig vom Zähler 122 jedesmal, wenn dieser seine (verkürzte) Terminal-Zählung erreicht, bewirken schließ­ lich, daß der Zähler 124 seine Terminal-Zählung erreicht, was anzeigt, daß das Ende des Musterspeichers erreicht ist. Zu die­ sem Zeitpunkt erzeugt das UND-Gatter 130 einen letzten hohen Ausgang (für diesen Verlauf durch den Speicher) und lädt die Inhalte des letzten Byte im RAM 62 in das Schieberegister 76.

Die Terminal-Zählung, /TC aktiv niedrig, des Zählers 124 gibt den Zähler 126 frei, so daß die steigende Flanke am Ende der nächsten Terminal-Zählung des Zählers 122 den Zähler 126 erfolg­ reich taktet. Dieselbe Terminal-Zählung des Zählers 122 erhöht auch den Zähler 124 und bewirkt, daß seine Terminal-Zählung weg­ geht, wenn sie mit seinem Anteil der Rückschleifenadresse gela­ den wird, um sofort mit dem Zählen ab der Rückschleifenadresse zu beginnen. Es ist zu bemerken, daß der TCLD-Eingang des Zäh­ lers 124 noch hoch ist und vielmehr einen Ladevorgang statt ein Herüberrollen auslöst, da das Fehlen einer Terminal-Zählung von den Zählern 126 und 128 bedeutet, daß der Ausgang des ODER-Gat­ ters 134 hoch ist.

Haben ausreichend Verläufe durch die Schleife stattgefunden, um den Zähler 126 zu seiner Terminal-Zählung zu bringen, werden beide Eingänge am ODER-Gatter 132 niedrig, da die Terminal-Zäh­ lung von Zähler 124 noch vorhanden ist. Sind beide Eingänge an das ODER-Gatter 132 niedrig, ist sein Ausgang niedrig und der Zähler 128 wird freigegeben, so daß die nächste Terminal-Zählung des Zählers 122 eine Erhöhung des Zählers 128 bewirkt. Die stei­ gende Flanke am Ende dieser Terminal-Zählung erhöht gleichfalls die Zähler 124 und 126, so daß ihre Terminal-Zählungen weggehen. Der Zähler 128 wird nicht wieder freigegeben, bis beide Zähler 122 und 124 wieder eine Terminal-Zählung zur selben Zeit erzeu­ gen. Die steigende Flanke am Ende der nächsten Terminal-Zählung des Zählers 122 erhöht dann wieder den Zähler 128.

Wenn sich der Zähler 128 auffüllt und seine Terminal-Zählung erzeugt, erzeugen die Zähler 124 und 126 ebenfalls ihre Termi­ nal-Zählungen und alle Eingänge an das ODER-Gatter 134 (das als niedriges logisches UND-Gatter fungiert) werden niedrig und be­ wirken so einen niedrigen Ausgang von dem ODER-Gatter 134 und einen hohen Ausgang von seinem Komplementausgang. Das niedrig auf den TCLD-Eingang des Zählers 124 verändert intern die Bedeu­ tung der steigenden Flanke am Ende seiner Terminal-Zählung, so daß es jetzt auf den nächsten steigenden Takteingang von dem Ende der Terminal-Zählung des Zählers 122 herüberrollen wird. Dieselbe Terminal-Zählung von Zähler 122 bewirkt gleichfalls, daß die Zähler 126 und 128 herüberrollen, da ihre TCLD-Eingänge intern von "Pulldowns" auf niedrig heruntergezogen werden. Das hoch auf dem D-Eingang vom Flipflop 136 bedeutet, daß dieselbe Terminal-Zählung von Zähler 122 auch ein Setzen des Flipflop 136 bewirkt, und wiederum ein Haupttakt rücksetzen des Zählers 122 auslöst. Daher sind jetzt alle Zähler auf Null und die Adresse an den RAM 62 ist 000, die Parkadresse. Und da der Zähler durch das hoch vom Flipflop 136 im Rücksetz-Zustand gehalten wird, und alle anderen Zähler 124, 126 und 128 von der Terminal-Zählung von Zähler 122 getaktet werden, ist der Zählerschaltungsaufbau 74 effektiv gesperrt, bis ein weiterer Initialisierungsvorgang rücksetzen fertig hoch setzt.

Die "Slave"-Burststeuerzustandsmaschine 60 überwacht das fertig- Signal von dem Zählerschaltungsaufbau 74 und wenn fertig aktiv wird, benachrichtigt die "Slave"-Burststeuerzustandsmaschine 60 die Burststeuerzustandsmaschine 50 auf der Zeitbasiskarte 14 durch Rücknahme von /laufen über den Hochgeschwindigkeitsbus 26.

Während die Verwendung dieses "Sprungzählers" die Nutzung des RAM 62 verringert, bringt sie jedoch auch einige sehr wichtige Vorteile mit sich. Insbesondere ermöglicht sie, daß die Aufbau- und Halte-Zeiten aller Teile bei sehr hohen Betriebsgeschwindig­ keiten gesättigt sind und sie ermöglicht einen verzögerungs­ freien Übergang von der ersten Zeit durch den RAM 62, basierend auf einem anfänglichen Laden einer Eingangspunkt-Adresse, und nachfolgenden Zeiten, basierend auf dem Laden der Rückschleifen­ punkt-Adresse. All dies wird möglich durch Eliminierung von Lo­ gik zur Steuerung des Betriebes der unteren zwei Byte des Zäh­ lerschaltungsaufbaus, Zähler 122 und 124.

Da der "Sprungzähler" über einen Teil des Raumes in RAM 62 springt, muß die Stelle, die als Eingangspunkt (Fig. 4) verwen­ det wird, geeignet eingestellt sein. Die Software, die die Pro­ grammierung der Hardware durchführt, "kennt" den Wert, der in den Zähler 122 als Rückschleifenadresse geladen werden wird. Ist N die gewünschte Zählung in den vier höherwertigen Bit von Zäh­ ler 122, dann ist der in sie zu ladende Wert M, wobei M=16-N (Komplement von zwei). Das Programm hat einen Verzögerungswert, welcher der von der Bedienungsperson gewählten Verzögerung ent­ spricht, wie sie durch Zeitdifferenz-Eichungs- und Kanalverzöge­ rungseichkonstanten modifiziert wurde, den es ausführen will.

Die gewünschte Verzögerung wird durch die Zeitbasisperiode divi­ diert, um festzustellen, wie viele Nullen vom Anfang der aktiven Daten der Eingangspunkt zurück liegen soll. Der Begriff "Aktive Daten", wie hierin verwendet, bezieht sich entweder auf den Rückschleifenpunkt, oder, im Fall von ungeraden Impulsen, die mit einzelnen Byteschleifen assoziiert werden, auf den Anfang der den Impulsen entsprechenden Daten. Durch Zurückzählen von N- Stellen von diesem aktiven Datenpunkt, dann Überspringen von M, Zurückzählen von N, und wieder Überspringen von M, etc., kann das Programm herausfinden, wie weit zurück es "springenderweise" zählen muß, ehe der Rest der Verzögerungsmenge in das Laden der anfänglichen Eingangspunktadresse paßt.

Unter Betrachtung einer Vorwärtsbewegung in der Zeit lädt das Programm eine Eingangspunktadresse, so daß wenn der Niedrigst­ bytezähler 122 seine Terminal-Zählung erreicht, wenn das Spei­ cherende noch nicht erreicht ist, das Laden des Zählers mit den niedrigstwertigen Bit der Rückschleifenadresse es den Rest der Strecke zum Ende des Speichers führt, wobei es nach Bedarf springt, um dorthin zu gelangen, falls die Rückschleifenadresse wiederholt nochmals geladen werden muß, um dieses Ziel zu er­ reichen.

Im Fall von ungeraden Impulsen, die mit einzelnen Byteschleifen assoziiert sind, ist N=1 und M=15. Dies bedeutet, daß die "Sprünge" 15 Byte lang und die Speicherabschnitte, die verwendet werden, nur ein Byte lang sind. Daher werden die Daten, die be­ liebige ungeraden Impulse darstellen, 16 Byte vor dem letzten Speicherbyte gesetzt, so daß nach Auslesen der ungeraden Impuls­ daten aus dem Speicher, der Sprung über 15 Byte bedeutet, daß das letzte Byte das nächste Byte ist. Es ist unter diesen Um­ ständen zu bemerken, daß die effektive Länge des 4k-Speichers nur 256 Byte beträgt, von denen zwei von Impulsdaten eingenommen werden, womit nur 254 Byte für die Verzögerungsdaten übrigblei­ ben. Bei der maximalen Frequenz von 650 MHz, wobei die Periode nur 1,54 Nanosekunden beträgt, ist die maximale verfügbare Nettoverzögerung ungefähr 3,13 Mikrosekunden (1,54 ns × 8 Bit/Byte × 254 Byte), von denen 2,0 Mikrosekunden der Bedie­ nungsperson verfügbar gemacht werden und der Rest für interne Eichkompensation vorbehalten wird.

Eine +/- Zykluseinstellschaltung 78 sendet gewöhnlich die se­ riellen Daten von dem Schieberegister 76 ohne jegliche Verzöge­ rung als "Vorderflanke" ("LEAD" - "führend") durch, und erzeugt auch eine invertierte Version dieser Daten-"Hinterflanke" ("TRAIL" - "geführt"). Jede Version kann jedoch von einem Haupt­ taktzyklus verzögert werden, wenn die Verzögerungsvorder- oder Verzögerungshintersignale aktiv sind. Eine derartige Verzögerung ist unter einigen Umständen erforderlich, was nachstehend aus­ führlicher beschrieben ist.

Unter der einstweiligen Annahme, daß das Signal Freigabe der obersten Oktave inaktiv niedrig ist, wird der Ausgang der UND- Gatter 84 und 85 ein konstantes niedrig sein, und das ODER-Gat­ ter 82 und WEDER-NOCH-Gatter 80 sprechen nur auf die Vorder- und Hintersignale von der +/- Zykluseinstellschaltung 78 an. Ein WEDER-NOCH-Gatter 80 invertiert das Vordersignal und legt es an das analoge Verzögerungselement 86. Das ODER-Gatter 82 leitet das Hintersignal an ein analoges Verzögerungselement 88. Die analogen Verzögerungselemente 86 und 88 werden in der Verzöge­ rungsmenge, die sie durch die Ausgänge von jeweils dem vorderen "Vernier"-Digital/Analog-Wandler DAC 64 und den hinteren "Vernier"-Digital/Analog-Wandler DAC 66 erzeugen, gesteuert. Die Ausgänge der analogen Verzögerungselemente 86 und 88 werden je­ weils von digitalen Verzögerungselementen 90 und 92 empfangen.

Die Fig. 6 zeigt ein Diagramm, das die Art und Weise der Ver­ zögerung der Impulsflanken gemäß der vorliegenden Erfindung ver­ anschaulicht. Der Eingang von einem Muster-RAM gibt die sehr grobe Taktungssteuerung dadurch, daß er um eine Anzahl von Quanten verzögert wurde und eine Breite und Periode aufweist, die jeweils eine Anzahl von Quanten lang sind. Jede Flanke kann erforderlichenfalls von der +/- Zykluseinstellschaltung 78 (Fig. 3A) um eine zusätzliche Quante verzögert werden. Eine Quante kann in ihrer Länge zwischen 1,54 Nanosekunden bei der höchsten Betriebsfrequenz, 650 MHz, und 3,08 Nanosekunden bei der nie­ drigsten Frequenz des triggerbaren VCO-Oszillators, 325 MHz, schwanken.

Digitale "Sliver", die jeweils ca. 200 Picosekunden lang sind, stehen zur Verfügung zur Ermöglichung eines Zwischenpegels der Flankensteuerung. Es gibt insgesamt 23 derartige verfügbare "Sliver", jedoch sechzehn reichen normalerweise aus, um eine Quante bei der maximalen Periode von 3,09 Nanosekunden abzu­ decken. Schließlich kann die "Vernier"-Steuerung durch die ana­ logen Verzögerungselemente Flanken um kleinere Beträge als eine Picosekunde bewegen. Es gibt 256 verfügbare "Verniere" von den "Vernier"-Digital/Analog-Wandlern DACS 64 und 66. Zusammenfas­ send gibt es genügend "Verniere", um die Zeit über einem "Sliver" einzustellen, und genügend "Sliver", um die Zeit über einer Quante einzustellen. Folglich gibt es immer eine Kombina­ tion von Quanten, "Sliver" und "Vernieren", die geeignet sind, innerhalb einer Picosekunde Auflösung eine Flanke zu setzen, wie immer die Bedienungsperson sie haben möchte. Es wird auf Fig. 9A verwiesen, welche im Konzept (jedoch nicht maßstabsgetreu) ver­ anschaulicht, wie "Sliver" und "Verniere" zu den Quanten addiert werden, um jede beliebige gewünschte Flankenplazierung zu erzeu­ gen.

Gemäß Fig. 7 werden "Sliver" dadurch erzeugt, daß die in der Zeit einzustellende Flanke durch eine Reihe von Pufferverstär­ kern 110 geschickt wird und der Ausgang einer dieser Pufferver­ stärker über den Multiplexer 112 ausgewählt wird. Eine Vorrich­ tung zur Durchführung dieser Funktion ist im Handel erhältlich, insbesondere von der Sony Corporation, unter der Bezeichnung CXB1139Q programmierbare Verzögerungsleitung/Duty Cycle Con­ troller.

Gemäß Fig. 8A wird die "Vernier"-Steuerung auf geeignete Weise erzielt, indem unterschiedliche "Vernier" -Digital/Analog-Wandler (DAC)-Spannungen an das dargestellte Netz gelegt werden. Der Ausgang vom Verstärker A-A 114 wird mit einer Gleichstromkompo­ nente versetzt ("offset"), welche von der "Vernier"-Digital/Ana­ log-Wandler (DAC)-Spannung ganz oben am Widerstand 118 bestimmt wird. Nach Fig. 8B bewirkt eine Veränderung dieses Versetzungs­ pegels eine Veränderung der Zeit, zu der das Signal die Schwelle des nächsten Verstärkers A-B 120 überquert und folglich die ge­ naue Taktung des Signals von diesem Punkt an.

Wiederum zurück zu Fig. 3A und 3B, gemäß der ein Flipflop 98 eine konstante "1" auf seinem D-Eingang hat und vom Vordersignal von dem digitalen Verzögerungselement 90 getaktet wird. Die In­ version am Ausgang des digitalen Verzögerungselementes 90 hebt die Inversion auf, die beim Durchlauf des WEDER-NOCH-Gatters 80 aufgetreten war. Daher bewirkt die steigende Flanke des Vorder­ signales, daß der Ausgang des Flipflop 98 hoch wird. Der Ausgang von Flipflop 98 bleibt hoch, bis der Flipflop von dem Signal von WEDER-NOCH-Gatter 96 zurückgesetzt wird, was durch eine fallende Flanke auf dem Hintersignal erzeugt wird.

Das Hintersignal von dem digitalen Verzögerungselement 92 wird an einen Eingang von WEDER-NOCH-Gatter 96 gelegt, während eine invertierte und geringfügig verzögerte Version davon an den an­ deren Eingang des WEDER-NOCH-Gatters 96 gelegt wird. Das Ergeb­ nis ist, daß wenn die Hinterflanke niedrig wird, seine verzö­ gerte Version, die von dem 300 Picosekunden Verzögerungselement 94 kommt, 300 Picosekunden lang niedrig bleibt. Daher legt das WEDER-NOCH-Gatter 96 bei Auftreten der Hinterflanke des Hinter­ signals einen 300 Picosekunden Rücksetz-Impuls an das Flipflop 98. Der Rücksetz-Impuls ist kurz, um zu verhindern, daß die nächste Vorderflanke verlorengeht, wenn die Bedienungsperson einen Ausgangsimpuls mit sehr kurzer Niedrigzeit festgelegt hat. Der Rücksetz-Impuls muß mindestens so lang sein, um die von dem Hersteller des Flipflop festgelegten Werte für minimale Ruhezeit zu erfüllen, um das Flipflop 98 verläßlich zurückzusetzen. Da das Flipflop einen weiteren festgelegten Wert für die minimale Zeit zwischen Loslassen der Rücksetzleitung und dem Zeitpunkt, zu dem es für das nächste Taktsignal bereit ist, hat, hat der Impulsgenerator gemäß der vorliegenden Erfindung eine minimale Erholungszeit, die auf einen Wert von 800 Picosekunden festge­ legt ist.

Ein Relais 100 ermöglicht der Bedienungsperson die Wahl des Komplements des Ausgangssignals anstelle des Signals selbst. Ein Relais 108 ermöglicht, daß das Instrument nur für seine Aus­ gangspintreiberschaltung 102 verwendet wird, d. h. der voran­ stehend erläuterten Wandlermodus. Relais 104 und 106 ermöglichen eine Unterbrechung/Abschaltung entweder des Signals oder seines Komplementes.

Gemäß Fig. 9B wird zur Erzeugung von Impulsen, die kürzer als eine Quante sind, jedoch mit einer Periode, die länger als eine Quante ist, die Verzögerungsvorderflanke, die der +/- Zyklusein­ stellschaltung 78 eingegeben wird, so gesetzt, daß ein spätes Vordersignal erzeugt wird. Dies ergibt eine steigende Flanke auf dem Vordersignal, die zeitlich mit der fallenden Flanke auf dem Hintersignal zusammenfällt. "Sliver" und "Verniere" werden dann dazu verwendet, die Hintersignale um die gewünschte Impulsbreite zu verzögern.

Gemäß Fig. 9C wird zur Erzeugung von Impulsen mit einem niedrig­ gehenden Intervall, das kürzer als eine Quante ist, das Verzöge­ rungshintersignal, das den +/- Zykluseinstellschaltungen einge­ geben wird, gesetzt, wodurch ein spätes Hintersignal erzeugt wird. Bei gesetztem Verzögerungshintersignal fällt die späte Hinterflanke zur selben Zeit, zu der die normale Vorderflanke steigt. Eine Verzögerung der Vorderflanke mit "Sliver" und "Vernieren" ergibt dann einen Impuls, dessen niedriges Intervall nur so lange ist wie diese addierte Verzögerung. Natürlich kann dieses niedrige Intervall nicht kürzer sein als der für die minimale Erholungszeit auf 800 Picosekunden festgelegte Wert.

Die voranstehende Erläuterung beruhte auf der Annahme, daß das Instrument nicht in seiner obersten Leistungsoktave arbeitete und daß das Signal Freigabe der obersten Oktave inaktiv niedrig war. Werden von der Bedienungsperson Frequenzen über 325 MHz gewählt, ist die Freigabe der obersten Oktave hoch und der Be­ trieb dieses Schaltungsaufbaus etwas anders, und wird als "di­ rekt-durch-Modus" ("straight through mode") bezeichnet. Ist Freigabe der obersten Oktave hoch, durchlaufen Haupttaktsignale das UND-Gatter 84 und werden von dem Vordersignal durch UND 85 geleitet. Dies bedeutet, daß die Inhalte des Muster-RAM 62 jetzt dazu verwendet werden, Bursts von Haupttaktsignalen durch den Vorderpfad zu führen, vgl. Fig. 9D. Die Haupttaktsignale für das ODER-Gatter 82 werden nicht gegattert, aber extra Rücksetzungen durch den Hinterpfad haben keine Wirkung, da der Flipflop 98 bei ihrem Auftreten bereits zurückgesetzt sein wird.

Um die gewünschte Genauigkeit bei der Flankenplazierung zu er­ zielen, sollten die voranstehend beschriebenen Schaltungen ge­ eicht sein. Die genaue Verzögerungszeit, die mit jeder An­ zapfungsposition assoziiert wird, wird gemessen. Die analogen Verzögerungsbereiche werden ebenfalls ausgewertet, um festzu­ stellen, wieviel Verzögerung sie für jeden eingegebenen Span­ nungswert erzeugen. Die absolute Verzögerung durch jeden Kanal in dem System wird ebenfalls bestimmt und gespeichert.

Zur Messung der mit jeder Anzapfposition in der digitalen ange­ zapften Verzögerungsleitung ("Sliver"-Maschinen) und den analo­ gen Verzögerungselementen (Verniere) assoziierten Verzögerungen werden diese Verzögerungselemente zuerst auf ihre minimale Ver­ zögerungswerte eingestellt. Ein Muster wird dann in den Muster- RAM 62 gesetzt, welches vier Einsen hoch und vier Nullen tief ist. Dann wird der eingebaute ("on-board") Niedriggeschwindig­ keits-A/D-Wandler 107 (Fig. 3B) dazu verwendet, die durch­ schnittliche Ausgangsspannung zu messen, welche sehr nahe dem Durchschnitt aus hohem und tiefem Pegel sein wird. Das Muster im Muster-RAM 62 wird dann auf fünf hoch und drei tief verändert, und die Messung des durchschnittlichen Spannungsausganges wie­ derholt. Das Muster wird dann zu drei tief und fünf hoch verän­ dert, und die Messung wiederholt. Diese drei Messungen, von denen eine ein Tastverhältnis von 3/8, die nächste 4/8, und die dritte ein Tastverhältnis von 5/8 darstellen, ermöglichen nun zusammen mit der Genauigkeit des triggerbaren VCO-Oszillators 30 die Bestimmung des Verhältnisses zwischen Impulsbreitenvariation (Delta-Zeit) und durchschnittlicher Ausgangsspannungsvariation (Delta-Spannung).

Das Muster im Muster-RAM 62 wird dann zurück auf vier hoch und vier tief gestellt, und die Anzapfungen werden dazu verwendet, zuerst eine Flanke und dann die andere Flanke zu bewegen, und zwar jeweils eine Anzapfung auf einmal. Durch Messung der Durch­ schnittsspannung für jede Einstellung und Verwendung des voran­ stehend abgeleiteten Verhältnisses aus Delta-Zeit und Delta- Spannung läßt sich die genaue Verzögerung für jeden Anzapfwert ermitteln und speichern. Dieselbe Vorgehensweise läßt sich zur Messung der Verzögerung einer jeden "Vernier"-Einstellung ver­ wenden, oder zumindest eines repräsentativen Setzens dieser, von dem die anderen interpoliert werden können. Wenn die MPU diese Messungen durchführt, speichert sie alle Ergebnisse in einer Tabelle, so daß geeignete Werte gewählt werden können, um zu­ künftige Befehle der Bedienungsperson umzusetzen.

Die präzise Eichung der Impulsbreite, oder die "führende"-zu­ "geführten"-Differenz ("Lead-to-trail skew"), läßt sich durch Aufstellen eines Impulses mit einem 50% (geforderten) Tastver­ hältnis unter Verwendung nur einer integralen Anzahl von Quanten bewirken. Das heißt, alle "Sliver"- und "Vernier"-Einstellungen werden auf Null gesetzt. Der durchschnittliche Spannungsausgang wird dann gemessen. Dann wird der Impuls unter Verwendung des Komplementrelais invertiert und der durchschnittliche Spannungs­ ausgang wieder gemessen. Sind die Ergebnisse beider Messungen dieselben, ist das Tastverhältnis genau 50% und die obengenannte "lead"-"trail"-Differenz Null. Sind die Ergebnisse nicht diesel­ ben, läßt sich die "lead"-"trail"-Differenz unter Verwendung des voranstehend ermittelten Verhältnisses Delta-Spannung zu Delta- Zeit errechnen, und der Wert dieser errechneten Konstante als Eichungskonstante für diesen Kanal speichern.

Zur Ausrichtung der absoluten Verzögerungen der verschiedenen Impulserzeugungskanäle in dem Instrument wird ein anderes Ver­ fahren verwendet. Der Eicheingang auf der Zeitbasiskarte wird mit dem Eingang des Zeitdifferenz-Eichabtasters 53 (Fig. 2) ver­ bunden. Der Zeitdifferenz-Eichabtaster wird durch rücksetzen fertig während der Initialisierung zurückgesetzt, und nimmt dann 128 TVCO Takte später einen Abtastwert. Obwohl diese Zeit nicht einstellbar ist, ist sie dennoch konstant, so daß mit dieser Bestimmung und der Einstellbarkeit eines jeden Kanals es möglich ist, alle Ausgänge aufeinander zeitlich genau auszurichten und die Ergebnisse zu speichern.

Die Verzögerung eines jeden auszurichtenden Kanals wird auf ei­ nen niedrigen Wert gesetzt, so daß eine Bezugsflanke eindeutig der Eicheingangsabtastzeit vorausgeht. Die Verzögerung wird er­ höht, bis der niedrigste Verzögerungswert gefunden ist, welcher später als der Abtastpunkt ist. Diese Verzögerung wird als Eich­ konstante für diesen Kanal aufgezeichnet.

Die voranstehend beschriebene, einzigartige digitale Architektur produziert von selbst Impulse mit sehr genauen Toleranzen, ins­ besondere Toleranzen von Kanal zu Kanal. Dies ist der Fall, da alle Kanäle auf allen Impulskarten 16 auf dieselbe digitale Zeitbasis synchronisiert sind, die von dem triggerbaren VCO- Oszillator 30 auf der Zeitbasiskarte 14 erzeugt wird. Selbst bei Auftreten eines Zeitbasiszitterns leiden daher dennoch die Tole­ ranzen von Kanal zu Kanal nicht darunter.

Außerdem gleicht das automatische Eichsystem Schwankungen zwischen Kanälen und anderen Systemvariablen aus.

Die Tatsache, daß diese einzigartige digitale Architektur (ab­ züglich des RAM 62) auch in der Trigger-Aus-Maschine 56 verwen­ det wird, ermöglicht die genaue Positionierung eines Trigger- Aus-Signales, vorwärts oder rückwärts in der Zeit, bezüglich jeden beliebigen Impulses. Diese Architektur ermöglicht es der Bedienungsperson ebenfalls, falls erforderlich, die Taktung der Hinterflanke direkt festzulegen, anstatt indirekt durch eine Verzögerung und eine Impulsbreite.

Wird diese neue digitale Architektur von geeigneter Software gesteuert, ermöglicht sie der Bedienungsperson auch, sowohl die Impulsbreite als auch die Phase als Prozentsatz der Gesamt­ periode festzulegen und es der Software des Impulsgenerators zu überlassen, diese automatisch proportional zu halten, wenn die Bedienungsperson andere Frequenzen wählt. Dies wird dadurch be­ wirkt, daß Impulsbreiten-Informationen als Prozentsatz einer Impulsperiode gespeichert werden und auch die Zeit innerhalb einer Impulsperiode aufgezeichnet wird, bevor der hohe Abschnitt des Impulses (die Breite) als Prozentsatz der Impulsperiode be­ ginnen soll. Bei jedem Vorliegen eines Eingabebefehls zum Wechsel der Frequenz reagiert dann die MPU 12 automatisch durch Errechnung einer neuen Impulsbreite, welche der gespeicherte Prozentsatz der neuen Impulsperiode ist, und einer neuen Zeit innerhalb der neuen Impulsperiode, bevor die neue Impulsbreite beginnen soll, die der entsprechend gespeicherte Prozentsatz der neuen Impulsperiode ist. Diese neuen Werte werden dann unter Verwendung von Quanten, "Sliver" und "Vernieren" je nach Bedarf implementiert.

Der Rahmen-Sync-Eingang ergibt eine Vorrichtung zur Steuerung des Zeitpunktes, zu dem Impulsbursts, die auf eine externe Fre­ quenzquelle synchronisiert sind, beginnen werden, durch Beweh­ rung des phasengesperrten triggerbaren VCO-Oszillators 30 über die Burststeuerzustandsmaschine 50 und das Taktsteuersignal an UND-Gatter 52. Der Rahmen-Sync-Eingang wird synchronisiert, wie voranstehend beschrieben, durch zunächst den Phasensperreingang und dann den TVCO-Takt, um zu dem Taktsteuersignal zu werden, so daß UND-Gatter 52 zu der richtigen Phase des TVCO-Taktes geöff­ net wird.

Dadurch, daß verschiedene Muster in dem RAM 62 von verschiedenen Kanälen gesetzt werden, können einige Kanäle mit niedrigeren Frequenzen betrieben werden als andere, mit denen sie aber den­ noch synchron sind. Die niedrigeren Frequenzen können jedes be­ liebige integrale Zweierpotenzen-Verhältnis zur obersten Fre­ quenz haben, die mit einem Muster, das in den RAM 62 paßt, be­ schrieben werden kann.

Die Bedienungsperson kann auch einen Kanal stillegen, wobei die­ ser jedoch einen wählbaren Gleichstrom-Spannungsausgangspegel beibehalten soll. Dieses Erfordernis wird dadurch implementiert, daß der RAM 62 des stillzulegenden Impulskanals mit ausschließ­ lich Einsen oder ausschließlich Nullen gefüllt wird, in Abhängigkeit von dem gewünschten Spannungspegel, und der ent­ sprechende Hochpegel- 68 oder Niederpegel- 70 Digital/Analog- Wandler DAC auf die gewünschte Spannung gesetzt wird.

Überdies ist das gesamte Instrument automatisch selbsteichend, wie voranstehend beschrieben, und die Bedienungsperson muß le­ diglich die Ausgänge mit dem Eicheingang verbinden, wozu das­ selbe Kabelstück verwendet wird, um die Eichung durchzuführen.

Obwohl eine bevorzugte Ausführungsform der vorliegenden Erfin­ dung dargestellt und beschrieben wurde, ist es für den Fachmann auf diesem Gebiet offensichtlich, daß viele Veränderungen und Modifikationen durchführbar sind, ohne daß hierbei von der Er­ findung in ihrem breiteren Umfang abgegangen wird.

Claims (1)

1. Verfahren zur Deaktivierung eines Kanals eines Impuls­ generators, der Ausgangssignale im Bereich von 325 MHz bis 650 MHz erzeugt, folgende Schritte umfassend:

   • - Erzeugen eines kontinuierlichen Impulsstroms mit von einer Bedienungsperson als Parameter definierbaren hohen und niedrigen Spannungspegeln;
   • - Anlegen des hohen oder niedrigen Spannungspegels an den Ausgang des Impulsgeneratorkanals entsprechend einem in einem Muster-RAM abgelegten Bitmuster bestehend aus nur Nullen oder nur Einsen; und
   • - ständiges Anlegen der erzeugten Spannung an den Ausgang des Impulsgeneratorkanals während einer Zeit, zu der andere Kanäle des Impulsgenerators Impulse erzeugen.