DE1462644B2 - Schaltungsanordnung zur Ableitung eines Digitalsignals aus dem impuls längenmodulierten Ausgangssignal einer Flip-Flop-Schaltung - Google Patents

Description

1 2

Die Erfindung betrifft eine Schaltungsanordnung einen Ausgang der Flip-Flop-Schaltung, der zweite zur Erzeugung eines dem durch Integration aus dem Eingang der Torschaltung an den einen Ausgang impulslängenmodulierten Ausgangssignal einer durch eines Taktgebers und der dritte Eingang an den Aus-Digitalsignale gesteuerten Flip-Flop-Schaltung ge- gang eines Periodenzählers angeschlossen ist, welcher wonnenen Analogsignal entsprechenden Digitalsignals, 5 mit seinem Eingang an den Ausgang eines vom Taktweiches z. B. dadurch erhalten werden kann, daß die geber direkt gesteuerten Zählers angeschlossen ist Flip-Flop-Schaltung durch die Ausgangssignale zweier und nach einer vorgegebenen Anzahl von Zählperizyklischer, nach einer vorgegebenen Anzahl von Ein- öden des Zählers ein Ausgangssignal abgibt. Ferner gangsimpulsen einen Ausgangsimpuls abgebender ist an den Ausgang der Torschaltung ein Frequenz-Impulszähler abwechselnd von einem in den anderen io teiler mit nachgeschaltetem weiterem Zähler ange-Schaltzustand umgeschaltet wird und daß der relative schlossen, wobei der Frequenzteiler während jeder zeitliche Abstand der Zählerausgangssignale durch Zählperiode jeweils nur dann die Taktimpulse erhält, Änderung der Zählgeschwindigkeit eines Zählers in wenn sich die Flip-Flop-Schaltung in dem einen (oder Abhängigkeit von den digitalen Steuersignalen verän- dem anderen) Schaltzustand befindet, und Ausgangsderbar ist. Dies läßt sich beispielsweise dadurch er- 15 impulse liefert, welche dem Mittelwert der während reichen, daß ein Taktgeber auf zwei Ausgangsleitun- eines Ausgangsimpulses der Flip-Flop-Schaltung gen abwechselnd Impulse aussendet und die Impulse (oder im Zeitraum zwischen zwei Ausgangsimpulsen) der einen Eingangsleitung einem ersten Impulszähler auftretenden Taktgeberimpulse entsprechen,
unmittelbar und einem zweiten Impulszähler über Bei einer bevorzugten Ausführungsform der Erfin-

eine erste Torschaltung zugeführt werden, welche 20 dung ist der Ausgang des Frequenzteilers mit dem durch ein Ausgangssignal einer Logikschaltung vor- einen Eingang eines dem weiteren Zähler vorgeschalübergehend gesperrt wird, sobald der Logikschaltung teten UND-Tores verbunden, welches durch ein seiein die Veränderung des analogen Ausgangssignals in nem zweiten Eingang über eine Leseleitung zugeder einen Richtung (z. B. Vergrößerung) forderndes führte Signal durchschaltbar ist. Dem Eingang des digitales Eingangssignal zugeführt wird. Die zweite 25 weiteren Zählers kann ein zweites UND-Tor vorge-Ausgangsleitung des Taktgebers ist dann über eine schaltet sein, dessen einem Eingang von einem Taktzweite Torschaltung ebenfalls an den Eingang des geber Schaltimpulse zugeführt werden und welches zweiten Zählers angeschlossen. Sie wird durch ein an seinem zweiten Eingang durch ein über eine Ausgangssigna] der Logikschaltung vorübergehend Schreibleitung zugeführte Signal durchschaltbar ist. durchgeschaltet, und damit wird dem zweiten Zähler 30 Der weitere Zähler ist vorzugsweise über eine Pufferwenigstens ein zusätzlicher Impuls zugeführt, sobald schaltung mit einer digitalen Sollwert-Istwert-Verder Logikschaltung ein die Veränderung des analogen gleichsschaltung, vorzugsweise einem Prozeßrechner, Ausgangssignals in der anderen Richtung (z. B. Ver- verbunden,
kleinerung) forderndes Eingangssignal zugeführt wird. Nachfolgend wird die Erfindung an Hand eines in

Bei der Regelung eines Prozesses mit Hilfe eines 35 den Zeichnungen dargestellten Ausführungsbeispielen Rechners hat letzterer in erster Linie die Aufgabe, beschrieben. Hierbei zeigt

aus den von Temperatur-, Druck- und sonstigen Füh- F i g. 1 das Blockschaltbild eines Digital-Analoglern zur Verfügung gestellten Meßgrößensignalen, Umsetzers,

gegebenenfalls einem vorgegebenen Programm und F i g. 2 schematisch die darin verwendete Logikin den Rechner eingegebene Führungsgrößen, für die 40 schaltung und

den Prozeß beeinflussenden Stellglieder jeweils die F i g. 3 den Analog-Ausgabekreis eines Digital-

Stellgrößen so zu berechnen, daß die Regelgrößen rechners mit der Schaltung zur Analog-Digital-Rückauf den vorgeschriebenen Sollwert gebracht oder ge- umsetzung gemäß der Erfindung,
halten werden. Im Rechner erfolgt also ein Vergleich In F i g. 1 liefert ein Taktoszillator 1 Impulse mit

von Ist- und Sollwert, deren Differenz als Regel- 45 einer vorbestimmten Frequenz, z. B. 1 MHz, abwechabweichung digital dargestellt ist und in einem zur selnd auf den beiden Ausgangsleitungen 2 und 3. Beeinflussung der Stellglieder geeigneten Analogwert Dabei ist die Ausgangsleitung 2 zu einem ersten umgesetzt werden muß. Hierzu dient die bisher be- Binärzähler 4 geführt, dessen Ausgangskreis so ausschriebene in ihrem Grundaufbau für andere Zwecke gebildet ist, daß er nach jedem beendeten Binäran sich bekannte Schaltung. 50 zyklus ein Ausgangssignal liefert, z. B. jeweils nach

Verfahrensregelstrecken weisen üblicherweise eine Erhalt von 1,024 Eingangssignalen. Die Ausgangsmehr oder weniger große Trägheit auf. Es genügt leitung 5 des Zählers 4 ist über das ODER-Tor 6 mit deshalb vielfach nicht, den jeweiligen Istwert einer einem ersten Flip-Flop 7 verbunden, der von den Regelgröße mit dem Sollwert zu vergleichen, sondern Ausgangssignalen des Zählers 4 von einem Zustand es muß gleichzeitig bei der Berechnung der Stellgröße 55 in den anderen gekippt werden kann. Des weiteren ist berücksichtigt werden, welches Stellgrößensignal die Ausgangsleitung 5 des Zählers 4 an den einen gerade zugeführt wird, um den Prozeß in Richtung Eingang eines ersten und eines zweiten UND-Tors 8 auf den Sollwert zu beeinflussen. Es bedarf also einer bzw. 9 angeschlossen. Die Ausgangsleitung 2 des Rückmeldung und Überwachung des am Ausgang Taktoszillators 1 ist mit einem dritten UND-Tor 11 des D/A-Umsetzers stehenden Analogsignals an den 60 verbunden, das somit ebenfalls mit einem Ausgangsund durch den Rechner selbst. Aufgabe der Erfindung signal des Taktoszillators beaufschlagt wird,
ist es, eine hierfür geeignete, mit großer Genauigkeit Die zweite Ausgangsleitung 3 des Taktoszillators 1

und Geschwindigkeit arbeitende Schaltungsanord- führt zu einem vierten UND-Tor 12, das sein erstes nung anzugeben. Die erfindungsgemäße Schaltungs- Eingangssignal über diese Leitung erhält. Die Ausanordnung zur Erzeugung eines solchen dem analogen 65 gangssignafe der UND-Tore 11 und 12 werden dem Ausgangssignal entsprechenden digitalen Rückfüh- Eingangskreis eines zweiten zyklischen Binärzählers rungssignals ist dadurch gekennzeichnet, daß der erste 15 zugeführt, dessen Ausgang mit dem zweiten EinEingang eines UND-Tores mit drei Eingängen an gang des ODER-Tores 6 verbunden ist, so daß die

3 4

Ausgangssignale des Zählers 15 ebenfalls den Flip- und das Tor 12 Impulse zum Zähler 15 gelangen. Die Flop 7 steuern. Der Ausgang der einen Seite des Impulse auf den Ausgangsleitungen 2 und 3 des Takt-Flip-Flops 7 ist mit dem Stromschalter oder Tor 17 Oszillators 1 erscheinen abwechselnd. Eine Verzögeverbunden, welches ein elektrisches Signal vorgege- rung des Ausgangssignals des zyklischen Impulszähbener Größe aus einer Bezugsspannungsquelle 18 5 lers 15 läßt sich dadurch erreichen, daß man den über den Widerstand 19 an die Integrations- und Weg der Impulse von der Leitung 2 zum Zähler 15 Verstärkerschaltung 20 liefert. Das Ausgangssignal vorübergehend sperrt.

der Integrationsschaltung 20 stellt an der Ausgangs- Die Logikschaltung 33 ist schematisch in F i g. 2 klemme 20 α das analoge Ausgangssignal zur Verfü- dargestellt. Die erste Eingangsklemme 40 dieser gung, welches dem Wert des umgewandelten Digital- io Schaltung ist mit den UND-Toren 26 und 28 verbunsignals entspricht. den, und die zweite Eingangsklemme 41 ist an die Von der bereits erwähnten Ausgangsseite des Flip- UND-Tore 27 und 29 gelegt. Über die beiden AusFlops 7 führt eine Leitung 21 zu einem ersten Ein- gangsklemmen 42 und 43 ist die Schaltung mit den gang des UND-Tores 8. In gleicher Weise ist von der UND-Toren 11 und 12 verbunden. Die Synchronisieranderen Ausgangsseite des Flip-Flops 7 über die Lei- 15 impulse der Leitung 2 des Taktoszillators gelangen tung 22 eine Verbindung zu einem Eingang des an die Synchronisierklemme 45, und die Synchroni-UND-Tores 9 hergestellt. Die Ausgangssignale der sierimpulse der zweiten Ausgangsleitung 3 des Taktbeiden UND-Tore 8 und 9 werden auf entgegen- Oszillators gelangen an die Synchronisierklemme 46. gesetzten Seiten dem zweiten Flip-Flop 25 zugeführt. Mit den in der Schaltung der F i g. 2 gezeigten Buch-Das Ausgangssignal der einen Seite dieses Flip-Flops 20 stäben sollen die Stromwege aufgezeigt werden, z. B. ist als erstes Eingangssignal für die UND-Tore 26 A-A, B-B, Ή-Ή usw.

und 27 vorgesehen. Mit der anderen Seite des Flip- Am Ende eines jeden vollen binären Zählzyklus Flops 25 sind die UND-Tore 28 und 29 verbunden. gibt jeder der beiden Zähler 4 und 15 ein Ausgangs-Das zweite Eingangssignal für die UND-Tore 27 und signal ab, das über das ODER-Tor 6 in den FHp-28 ist ein digitales Kommandosignal, das über die 25 Flop 7 gelangt, wodurch mit jedem Ausgangsimpuls Leitung 30 zugeführt wird. Dementsprechend erhalten des ODER-Tores 6 der Zustand des Flip-Flops 7 die UND-Tore 26 und 29 ihr zweites Eingangssignal umgekehrt wird. Er erzeugt an seinem ersten Ausgang über die Leitung 31 ebenfalls in Form eines digitalen eine Impulsfolge, deren Ausgangsimpulse eine Dauer Kommandosignals. Die Ausgänge der beiden UND- aufweisen, die dem Intervall zwischen den Ausgangs-Tore 26 und 28 sind zusammengeschaltet und mit 30 Signalen der beiden Zähler entspricht. Diese Impulseinem ersten Eingangskreis einer Logikschaltung 33 folge wird dem Stromschalter 17 zugeführt und beverbunden; desgleichen die Ausgänge der UND-Tore wirkt einen Stromfluß von der Bezugsspannungs-27 und 29 mit einem zweiten Eingangskreis. Die Aus- quelle 18 in den Integrator 20 während der Dauer gangssignale der Logikschaltung 33 gelangen über die eines jeden Impulses.

Leitungen 11a und 12 a als Steuersignale zu den 35 Soll das Analogsignal vergrößert werden, so wer-UND-Toren 11 und 12. Die Ausgangsleitungen 2 den die digitalen Kommandosignale über die Klemme und 3 des Taktoszillators sind ebenfalls mit der 30 und bei Verkleinerung des Analogsignals über die Logikschaltung verbunden, so daß die Ausgangs- Klemme 31 den UND-Toren am Eingang der Logiksignale dieser Schaltung synchronisiert sind. schaltung zugeführt. Hierzu besitzt der Digital-Der Taktoszillator sendet auf seinen beiden Aus- 40 Analog-Umsetzer eine Steuereinrichtung für die relagangsleitungen 2 und 3 abwechselnd Impulse aus, tive Zeitfolge der Ausgangssignale der beiden Zähler 4 wobei die Impulse auf der Ausgangsleitung 2 dem und 15. Hierzu wird entweder dem Eingang des Zähersten Impulszähler 4 unmittelbar und einem zweiten lers 15 ein zusätzlicher Impuls zugeführt oder ein Im-Impulszähler 15 über die erste Torschaltung 11 züge- puls vom Eingang dieses Zählers ferngehalten. Das führt werden. Diese wird durch ein Ausgangssignal 45 Ausgangssignal des Zählers 15 wird dadurch in bezug der Logikschaltung vorübergehend gesperrt, sobald auf das Ausgangssignal des Zählers 4 zeitlich verder Logikschaltung ein die Veränderung des analogen schoben und steuert den Flip-Flop 7 so, daß sein Ausgangssignals in der einen Richtung, z. B. Vergrö- Zustand mit unterschiedlichem Zeitabstand verändert ßerung, forderndes digitales Eingangssignal zugeführt wird. Dabei unterliegt natürlich auch die Dauer der wird. Die zweite Ausgangsleitung 3 des Taktoszilla- 50 Impulse in der Ausgangsimpulsfolge und die am Austors 1 ist über eine zweite Torschaltung 12 ebenfalls gang des Integrators stehende Analogspannung einer an den Eingang des zweiten Zählers 15 angeschlos- Veränderung. Die Stromkreise sind so aufgebaut, daß sen. Sie wird durch ein Ausgangssignal der Logik- das Ausgangssignal des Zählers 4 den Flip-Flop 7 schaltung 33 vorübergehend durchgeschaltet und da- öffnet und das Ausgangssignal des Zählers 15 ihn mit wird dem zweiten Zähler 15 wenigstens ein zu^ 55 schließt. Dadurch wird der Zyklus, in dem zusätzsätzlicher Impuls zugeführt, sobald der Logikschal- liehe Impulse zum Eingang des Zählers 15 gelangen, tung ein die Veränderung des analogen Ausgangs- schneller beendet sein, so daß die Zykluszeit herabsignals in der anderen Richtung, z. B. eine Verkleine- gesetzt wird und der Flip-Flop schneller umschaltet, rung, forderndes Eingangssignal zugeführt wird. Je Diese Verkürzung der Zykluszeit bewirkt eine pronachdem, ob der Istwert größer ist als der Sollwert 60 portionale Verkleinerung des analogen Ausgangsoder umgekehrt, die Regelabweichung also positiv signals. Wenn andererseits der Eingang des Zählers oder negativ ist, liefert der Rechner entweder auf der 15 für eine gewisse Zeit gesperrt wird, schaltet der Leitung 30 oder auf der Leitung 31 Impulse an die Flip-Flop 7 langsamer um, die Impulsdauer wird Logikschaltung 33, welche dann den Zähler 15 ent- langer, und das analoge Ausgangssignal wird größer, weder verzögert oder beschleunigt. Das Beschleuni- 65 Der zweite Ausgang 3 des Taktoszillators 1 wird gen erfolgt dadurch, daß außer den von der Leitung 2 also für die zusätzliche Impulszufuhr zum Zähler 15 über das Tor 11 an den Zähler 15 gelangenden Takt- über das Tor 12 benutzt. Das Tor 11 hingegen dient geberimpulsen zusätzlich noch über die Leitung 3 dazu, den Zugang von Impulsen des Taktoszillators

5 6

über die Leitung 2 zum Zähler 15 zu sperren. Dabei zur Folge haben soll, nicht mehr über das Tor 28 an werden beide Tore 11 und 12 von der Logikschaltung den oberen Eingang 40 der Logikschaltung 33, son-33 in Abhängigkeit von digitalen Kommandosignalen dem über das Tor 27 an deren unteren Eingang 41 gesteuert, die entweder über die Klemme 30 oder 31 gelangt. Umgekehrt wird die Steuerleitung 31 über zugeführt werden. Die Logikschaltung hält normaler- 5 das Tor 26 mit dem oberen Eingang 40 der Logikweise das Tor 11 offen, so daß alle Taktimpulse über schaltung 33 verbunden, statt wie bisher über das die Leitung 2 in den Zähler 15 gelangen. Wie F i g. 2 Tor 29 mit dem unteren. Der Flip-Flop 25 bewirkt zeigt, enthält die Logikschaltung 33 drei Flip-Flops also über die Tore 26 bis 29 eine kreuzweise Um- A, B und C. Mit Ausgangsimpulsen des Flip-Flops A schaltung der Eingangsleitung 30 und 31 und verhinan der Klemme 42 wird das UND-Tor 11 geöffnet. io dert damit, daß die Impulse des Zählers 15 noch Ein Signal vom Flip-Flop C an der Klemme 43 wird weiter verzögert oder im entgegengesetzten Fall bedas Tor 12 offenhalten und zusätzliche Impulse über schleunigt werden. Sobald diese Koinzidenz der Imdie Leitung 3 des Taktoszillators in den Zähler 15 pulse auf der oberen Ausgangsleitung des Flip-Flops 7 einführen, wodurch das analoge Ausgangssignal ver- und der Ausgangsleitung 5 des Zählers 4 wegfällt, kleinert wird. Dabei stellt sich die Logikschaltung 33 15 wird über das Tor 9 der Flip-Flop 25 wieder in die nach Durchführung der geforderten Operation selbst- Normallage umgeschaltet, und die Logikschaltung 33 tätig zurück, indem sie entweder das Tor 11 wieder folgt ohne Inversion den Eingangssignalen auf den öffnet oder das Tor 12 wieder schließt. Nach der Leitungen 30 und 31. Während der Inversion der Rückstellung gelangen wieder alle Taktoszillator- digitalen Kommandosignale verharrt das analoge impulse von der Leitung 2 zum Zähler 15. 20 Ausgangssignal auf seinem Grenzwert.

In F i g. 1 stellen die Tore 8 und 9, der Flip-Flop An Hand von F i g. 3 wird im folgenden beschrie-25 und die Tore 26 und 29 ebenfalls eine logische ben, wie das am Ausgang des Flip-Flops 7 stehende Verknüpfungsschaltung dar, die dazu dient, falsche pulslängenmodulierte Signal gemäß der Erfindung in Operationen des Umsetzers zu verhindern, wenn die ein digitales Rückführungssignal für einen Digital-Schaltung einen Grenzwert des korrekten analogen 25 rechner oder eine ähnliche Vorrichtung umgesetzt Ausgangssignals erreicht hat, d. h., wenn ein analoges wird. In Fig. 3 werden für gleiche Teile gleiche Ausgangssignal die maximal mögliche Vergrößerung Bezugszeichen benutzt wie in den Fig. 1 und 2. Der oder Verkleinerung erfahren hat. Die Grenzwerte zuvor an Hand der F i g. 1 und 2 beschriebene Umwerden durch den Zyklus der Zähler 4 und 15 be- setzer einschließlich der Logikschaltung 33 ist in stimmt. Es ist ersichtlich, daß der Zähler 15 norma- 30 Fig. 3 als Block 50 wiedergegeben, lerweile ein Ausgangssignal zwischen dem Erscheinen Zur Erzeugung des Rückführungssignals wird die von zwei Ausgangssignalen des Zählers 4 liefert und Zahl der während jeder Einschaltdauer des Flipdaß das erste der beiden Signale des Zählers 4 den Flops 7 über die Leitung 2 fließenden Ausgangs-Flip-Flop einschaltet, während das Signal vom Zähler impulse des Taktoszillators 1 gezählt. Die Zählung 15 den Flip-Flop zurückschaltet. Wird nun das Signal 35 erstreckt sich über eine vorbestimmte Anzahl von vom Zähler 15 so weit verzögert, bis es mit dem Impulsen des Flip-Flops 7, z. B. 16 Impulsen, damit zweiten Signal vom Zähler 4 zusammenfällt, so er- ein Zählsignal erzeugt wird, das für die nachfolgende reichen die Impulse vom Flip-Flop 7 eine maximale Übertragung durch die Anzahl der Zählzyklen geteilt Länge, die dem Maximalwert des analogen Ausgangs- werden kann. Das Zählsignal wird dem Zähler 51 signals entspricht. Wird dann ein weiteres Korn- 40 zugeführt, der eine doppelte Funktion hat, indem er mandosignal an der Klemme 30 wirksam, so werden außerdem zur Eingabe der digitalen Kommandodie Impulse vom Zähler wiederum verzögert mit signale in den Umsetzer 50 verwendet wird. Bei der dem Resultat, daß das zweite der Ausgangssignale Erzeugung eines digitalen Rückführungssignals wird des Zählers 4 den Flip-Flop schließt und der darauf- der Zählerstand dieses Zählers nach der Zählung der folgende Impuls des Zählers 15 erneut den Flip-Flop 45 Rückführimpulse als digitale Darstellung des Wertes öffnet, so daß die nächsten vom Flip-Flop gelieferten des analogen Ausgangssignals in den Rechner überImpulse im Gegensatz zur vorherigen Verlängerung tragen. Der Binärzähler 51 wird dazu benutzt, die verkürzt werden. Eine gleiche Umkehr der Betriebs- gewünschte Änderung des Analogsignals in Form weise würde geschehen, wenn das Ausgangssignal eines Digitalsignals zu speichern, welches die Zahl vom Zähler 15 so sehr beschleunigt würde, daß es 50 der Schritte wiedergibt, die nötig sind, um das gerade vor dem ersten der beiden Ausgangssignale des Zäh- vorhandene Analogsignal auf den gewünschten Wert lers 4 erscheint. zu bringen. Der Digitalwert wird beim Anlegen eines Um eine solche zu Fehlern führende Betriebsweise Verschiebesignals an die Klemme 53 von der Pufferzu vermeiden, ist eine Begrenzerschaltung mit dem schaltung 52 des Rechners in den Zähler 51 übertra-UND-Tor 8 und der Flip-Flop-Schaltung 25 vorge- 55 gen. Die Pufferschaltung arbeitet mit dem Zähler 51 sehen. Das Tor 8 spricht an, wenn der Flip-Flop 7 in beiden Richtungen zusammen, es werden also entauf seinem oberen Ausgang ein Signal führt und wäh- weder die vom Rechner über die Leitung 53 in die rend dieser Zeit auf der Ausgangsleitung 5 des Zäh- Pufferschaltung 52 eingegebenen Digitalsignale in den lers 4 ein Impuls erscheint. Normalerweise dürfte Zähler 51 übertragen oder der im Zähler 51 vorhannämlich dieser Impuls erst erscheinen, wenn der Aus- 60 dene Digitalwert wird über die Pufferschaltung 52 in gangsimpuls des Zählers 15 den Flip-Flop so umge- den Rechner geleitet. Mit einem Taktgeber 54 wird schaltet hat, daß sein unterer Ausgang Spannung der Zähler 51 auf Null zugeschaltet. Dabei durchführt. Wenn jedoch die gegebene Situation eintritt laufen die Impulse des Taktgebers 54 das UND-Tor und das über die Leitung 21 an den oberen Ausgang 55, dessen zweiter Eingang mit der Schreibleitung 56 des Flip-Flops 7 angeschlossene Tor 8 durchschaltet, 65 des Rechners verbunden ist. Beim schrittweisen Verso wird der Flip-Flop 25 so eingestellt, daß das Ein- stellen des Zählers 51 werden digitale Kommandogangssignal auf der Leitung 30, welches normaler- signale über eines der Tore 57 und 58 der Logikweise einer Vergrößerung des erzeugten Analogsignals schaltung des Umsetzers 50 zugeführt. Dabei werden

die Tore 57 und 58 mit Signalen des Digitalrechners gesteuert, die über die Leitungen 60 und 61 zugeführt werden und bestimmen, ob das analoge Ausgangssignal in der oben beschriebenen Weise durch Zufuhr der Ausgangsimpulse des Zählers 51 über das Tor 57 und die Leitung 30 vergrößert oder durch Zufuhr der Zählerausgangsimpulse über das Tor 58 und die Leitung 31 verkleinert werden muß. Wenn der Zähler 51 auf Null gestellt ist, hat die Änderung des Analogsignals ihren Abschluß gefunden, und das Signal wird nun auf dem abgeglichenen Zustand gehalten. Der Wert des Analogsignals im abgeglichenen Zustand kann jederzeit durch ein digitales Rückführungssystem, wie es in F i g. 3 gezeigt ist, festgestellt werden.

Zum Ablesen des Wertes eines analogen Ausgangssignals wird die Anzahl der Impulse, die auf der Leitung 2 des Taktoszillators 1 für jeden Einschaltzustand des Flip-Flops 7 erzeugt werden, in den Zähler 51 verschoben. Der Zähler 51 wird für den Empfang dieser Signale mit einem Einstellsignal vor- _ bereitet, welches vom Rechner über die Leitung 65 J zugeführt wird. Dieses Signal hat die Eigenschaft, den Zähler 51 auf den maximalen Zählerstand einzustellen, z. B. alle Stufen auf 1. Dabei wird auch das Tor 55 geschlossen und das Rückführungslesetor 66 durch ein Signal vom Rechner über die Leitung 67 geöffnet. Die Taktsignale des Taktoszillators von der Leitung 2 fließen nun über die Leitung 68 an den einen Eingang des Tores 69, das drei Eingänge hat. Das zweite Eingangssignal für das UND-Tor 69 kommt vom Ausgang des Zählers 4 über die Leitung 5 und den Periodenzähler 70. Dieser Zähler wird dazu benutzt, die Anzahl der Zählzyklen des Zählers 4 in der Zeit zu zählen, in der auch die Takt-Oszillatorimpulse gezählt werden. Wenn der Zähler 70 die festgesetzte Zahl erreicht hat, wird das Tor 69 geschlossen.

Um die Anzahl der Taktimpulse zu zählen, die innerhalb der Zeit entstehen, in welcher der Flip-Flop 7 einen Impuls erzeugt und an den Stromschalter 17 überträgt, werden die Taktoszillatorimpulse während der Einschaltzeit des Flip-Flops (z. B. zwi-Λ sehen zwei Ausgangsimpulsen des Flip-Flops 7 an den Stromschalter 17) dazu benutzt, den Zähler 51 von seinem Endstand in Richtung auf Null zurückzustellen. Der im Zähler 51 verbleibende Wert stellt dann die Anzahl der Taktimpulse dar, die innerhalb eines Flip-Flop-Ausgangsimpulses entstanden sind und damit dem Wert des Analogsignals entsprechen. Das Tor 69 kann nur innerhalb der Zeit offen sein, in welcher sich der Flip-Flop 7 im Alternativzustand zum Durchschalten des Stromschalters 17 befindet, weil der zweite Ausgang des Flip-Flops über die Leitung 72 mit dem dritten Eingang des Tores 69 und gleichzeitig über die Leitung 22 mit dem Eingang des Umsetzers 50 verbunden ist. Daher ist das Tor 69 für die Taktoszillatorimpulse auch nur für die Zeit zwischen zwei Ausgangsimpulsen des Flip-Flops 7 offen, und zwar innerhalb einer bestimmten Anzahl von Zählzyklen des Zählers 4.

Nach Ablauf einer bestimmten Anzahl von Zählperioden veranlaßt der Periodenzähler 70 die Schließung des Tores 69 und die Beendigung der Rückführungszählung. Mit einem Startsignal vom Digitalrechner über die Startleitung 73 kann der Zähler 70 wieder eingeschaltet und der Rückführungszyklus wieder ausgelöst werden in der Zeit, wenn das Lesetor 66 geöffnet ist. Das Ausgangssignal vom Tor 69 wird dem Frequenzteiler 71 zugeleitet, der die über das Tor 69 zugeführten Impulse durch eine eingestellte Zahl von Zählperioden teilt und damit ein digitales Rückführungssignal bildet, das dem Mittelwert der Zahl von Taktimpulsen entspricht, die auf der Leitung 2 des Taktoszillators innerhalb eines Ausgangsimpulses des Flip-Flops 7 auftreten. Dieses Rückführungssignal wird über die Rückführungsleitung 74 dem Tor 66 zugeleitet. Der Zählerstand des Zählers wird am Ende eines Rückwandlungszyklus in den Pufferspeicher 52 übertragen und gleichzeitig zurück in den Rechner. Er bildet das dem analogen Ausgangssignal entsprechende Digitalsignal. Somit ist der Rechner in der Lage, stets das analoge Ausgangssignal zu prüfen und, falls erforderlich, eine Korrektur einzuleiten. Es ist hierbei zu bemerken, daß die erfindungsgemäße Rückführungsanordnung mit einer Anzahl von Digital-Analog-Umsetzern eine Multiplexschaltung bilden kann, um ein bestimmtes Umsetzersignal der Rückführschaltung zuzuleiten. Dabei wird der Zähler 51 für jeden Prüfvorgang über die Leitung 65 voreingestellt.

Die Zählung der Taktoszillatorimpulse, die auf der Leitung 2 innerhalb eines Ausgangsimpulses des Flip-Flops 7 entstehen, erübrigt es, die Taktoszillatorimpulse zu zählen, die in dem Intervall zwischen zwei Flip-Flop-Ausgängen entstehen, zu zählen. Die Zählung kann alternativ direkt durch Anschluß der Leitung 72 an die Leitung 21 anstatt an die Leitung 22 erfolgen.

Claims (4)

Patentansp rüche:

1. Schaltungsanordnung zur Erzeugung eines dem durch Integration aus dem impulslängenmodulierten Ausgangssignal einer durch Digitalsignale gesteuerten Flip-Flop-Schaltung gewonnenen Analogsignal entsprechenden Digitalsignals, dadurch gekennzeichnet, daß der erste Eingang eines UND-Tores (69) mit drei Eingängen an einen Ausgang (22) der Flip-Flop-Schaltung (7), der zweite Eingang der Torschaltung an den einen Ausgang (2) eines Taktgebers (1) und der dritte Eingang an den Ausgang eines Periodenzählers (70) angeschlossen ist, welcher mit seinem Eingang an den Ausgang (5) eines vom Taktgeber direkt gesteuerten Zählers (4) angeschlossen ist und nach einer vorgegebenen Anzahl von Zählperioden dieses Zählers ein Ausgangssignal abgibt, und daß an den Ausgang der Torschaltung (69) ein Frequenzteiler (71) mit nachgeschaltetem weiterem Zähler (51) angeschlossen ist, wobei der Frequenzteiler während jeder Zählperiode jeweils nur dann die Taktimpulse erhält, wenn sich die Flip-Flop-Schaltung in dem einen (oder dem anderen) Schaltzustand befindet und Ausgangsimpulse liefert, deren Anzahl dem Mittelwert der Zahl der während eines Ausgangsimpulses der Flip-Flop-Schaltung (oder im Zeitraum zwischen zwei Ausgangsimpulsen) auftretenden Taktgeberimpulse entsprechen.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Ausgang des Frequenzteilers (71) mit dem einen Eingang eines dem weiteren Zähler (51) vorgeschalteten UND-Tores (66) verbunden ist, welches durch ein sei-

009 522/202

nem zweiten Eingang über eine Leseleitung (67) zugeführtes Signal durchschaltbar ist.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß zur Verwendung des gleichen weiteren Zählers (51) für die Eingabe von Digitalwerten in den Digital-Analog-Umsetzer dem Eingang des weiteren Zählers ein zweites UND-Tor (55) vorgeschaltet ist, dessen einem Eingang von einem Taktgeber (54) Schaltimpulse

10

zugeführt werden und welches an seinem zweiten Eingang durch ein über eine Schreibleitung (56) zugeführtes Signal durchschaltbar ist.

4. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß der weitere Zähler (51) über eine Pufferschaltung (52) mit einer digitalen Sollwert-Istwert-Vergleichsschaltung, vorzugsweise einem Prozeßrechner, verbunden ist.

Hierzu 1 Blatt Zeichnungen