DE2457553C2 - Asynchrone Taktgebereinrichtung - Google Patents

Description

— mehrere direkt oder über Verknüpfungsglieder (60, 61) hintereinandergeschaltete Verriegelungsschaltungen (A, B, C; F i g. 2), an die das Startsignal (DO) parallel angelegt wird, die direkt und über logische Verknüpfungsglieder (30 ... 32) untereinander rückgekoppelt sind und an deren Ausgangsklemmen (33 bis 38) die Taktsignale zur Steuerung der Schalteinrichtungen abgenommen werden,

— eine Verzögerungskette aus hintereinandergeschalteten logischen Gliedern (45 bis 52) zur Verzögerung der Ausgangssignale einer Verriegelungsschaltung (z. B. A),

— Verbindungsleitungen zwischen den Verriegelungsschaltungen und der Verzögerungskette, derart, daß das Ausgangssignal einer Verriegelungsschaltung (A) auf die Verzögerungskette geführt und das '-erzögerte Signal (ADLY) zusammen mit den Ausgangssignalen weiterer Verriegelungsschaltungcn (C) als Eingangssignal ausgewählten Verriegelungsschaltungen fß^zugeführt wird.

6. Einrichtung nach Anspruch 5, dadurch gekennzeichnet, daß der Taktgeber externe Anschlußklemmen (56, 57) für Steuersignale (L, M) und logische Verknüpfungsglieder (53 bis 55, 58 bis 61) zur Steuerung der in der Verzögerungskette verzögerten Signale (TO, Ti, T2, T3) aufweist

7. Einrichtung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die Verriegelungsschaltungen (A, B, C) und die logischen Verknüpfungsglieder (i. B. 53) aus invertierenden UND-Gliedern (z. B. 20, 21) aufgebaut sind.

8. Einrichtung nach Anspruch 7, dadurch gekennzeichnet, daß

a) jede Verriegelungsschaltung (A, B, C) aus ersten (23,26, 29), zweiten (21,25,28) ur.d dritten (20, 24, 27) invertierenden UND-Gliedern besteht wobei die ersten bei Vorhandensein aller ihrer Eingangssignale die Verriegelungsschaltung setzen und die dritten bei Vorliegen aller ihrer Eingangssignale die Verriegelungsschaltung zurücksetzen,

b) die erste Verriegelungsschaltung (A) ein zusätzliches invertierendes UND-Glied (22) zum anfänglichen Setzen der Verriegelungsschaltung aufweist,

c) die Verbindungen zwischen den Verriegelungsschaltungen und der Verzögerungskette so gewählt sind, daß die Verriegelungsschaltungen unter den folgenden Bedingungen ein- bzw. ausgesetzt werden:

Einschaltungen (logisches UND) für die erste Verriegelungsschaltung (A): DOCBodtrDOCB

Einschaltbedingung für die zweite Verriegelungsschaltung (B): DOADLYC

Einschaltbedingung für die dritte Verriege lungsschaltung (C): BDODONEADLY

Ausschaltbedingung für die erste Verriegelungshl//

B Coder B C

Ausschaltbedingung für die zweite Verriegelungsschaltung (B): ADLYC

Ausschaltbedingung für die dritte Verriegelungsschaltung (C):
DO
wobei

A, B, C die Ausgangssignale der zugehörigen Verriegelungsschaltungen sind und A, B, C die invertierten Ausgangssignale, ADLY das verzögerte Ausgangssignal der ersten Verriegelungsschaltung (A)und ADL Ydas dazu invertierte Signal,

DONE das Ausgangssignal eines invertierten UND-Gliedes (39) bei den angelegten Signalen ADLY B Coder das Ausgangssignal eines invertierenden UND-Gliedes (40) bei den angelegten Signalen A B (Steuerimpuls für kurzen Zyklus).

Die Erfindung betrifft eine asynchrone Taktgebereinrichtung für moderne Datenverarbeitungsanlagen nach dem Oberbegriff des Anspruchs 1.

Der Zeitaufwand für die Verarbeitung von Daten in digitalen Rechenanlagen sinkt immer mehr durch den Einsatz von schnellen Schaltkreisen, beispielsweise

hochintegrierten Schaltungen; damit wird auch die Beachtung der Signallaufzeit immer wichtiger und die Signalverzögerung während der Übertragung muß für die Schaltungsauslegung bekannt und in Rechnung gestellt werden. Wenn Funktionseinheiten, wie integrierte Schaltplättchen mit jeweils hunderten von Schaltungen, zum Aufbau eines Prozessors zusammengeschaltet werden, verursacht die Länge der Signalleitungen zwischen den einzelnen Schaltplättchen einen großen Teil der Signalverzögerung und vereitek damit jo die mögliche Zeitersparnis durch den Einsatz von hochintegrierten Schaltungen.

Bisher erfolgte die Koordination der einzelnen Funktionseinheiten mit Hilfe eines Haupttaktgebers, dessen Taktimpulse an die einzelnen Funktionseinheiten oder Schaltungsplättchen verteilt wurden.

Bei langen Verteilungsleitungen unterliegen die einzelnen Taktimpulse unterschiedlichen Übertragungsverzögerungen, die von der Länge des Signalweges abhängen. Die erforderlichen Korrekturen zur Anpassung der Signalimpulse wurden normalerweise für jede Funktionseinheit einzeln durchgeführt, indem in die Signalwege Verzögerungseinrichtungen eingebaut wurden, um eine synchrone Arbeitsweise der verschiedenen zu erreichen. Die spezifischen Probleme dieser Art von Taktgebung liegen darin, daß die Signale verschiedene Stärke aufweisen können, daß sie bei verschiedenen Einheiten zu versetzten Zeitpunkten eintreffen und daß sie sehr leicht verzerrt werden können.

Eine weitere Schwierigkeit bei der Synchronisation von Funktionseinheiten war durch die voneinander verschiedenen Charakteristiken der Schaltkreise auf verschiedenen Schaltplättchen hervorgerufen. Die einzelnen Bauteile wiesen keine identischen Arbeitskennwerte auf und im Fall von hochintegrierten Schaltkreisen ergaben sich bei den verschiedenen Schaltplättchen Unterschiede in den Signalverzögerungen und der Schaltgeschwindigkeit. Jedes Schaltplättchen kann beispielsweise einen großen Anteil des kritischen logischen Pfades enthalten und man kann daher nicht damit rechnen, daß statistische Verteilungen der Schaltparameter im Mittel die einzelnen Signalverzögerungen ausgleichen. Um sicherzustellen, daß ein Schaltplättchen die Anforderungen des Prozessorsystems erfüllt, mußten daher für die ungünstigsten Signallaufzeiten noch beträchtliche Sicherheitsmargen eingebaut werden.

Die Probleme bei der Zuführung von synchronen Taktimpulser an einzelne Untereinheiten eines Gesamtsystems treten nicht auf, wenn diese Untereinheiten im sogenannten asynchronen Betrieb arbeiten (siehe z. B. das Buch »Digitale Rechenanlagen« von A. P. Speiser, Berlin/Heidelberg/New York 1967). Diese asynchrone Arbeitsweise bietet sich jedoch nur für Parallelmaschinen an, bei denen die einzelnen Einheiten jeweils vollständige Funktionen zur Verfugung stellen und beispielsweise komplette Rechner-Zentraleinheiten sind; jede beteiligte Einheit benötigt dabei eine lokale Steuereinrichtung und außerdem ist die Kontrolle der Zeitabläufe schwieriger. Innerhalb einer aus mehreren Schaltplättchen bestehenden Zentraleinheit (Prozessor) ist die asynchrone Betriebsweise bisher nicht eingesetzt worden, da dort zur Durchführung einer Einzelfunktion (z. B. der Bearbeitung eines Befehls) eine sehr enge Kopplung zwischen den Schaltplättchen erforderlich ist.

Die vorliegende Erfindung stellt sich deshalb die Aufgabe, ein Taktgebersystem für ein aus mehreren Halbleiterplättchen (monolithischen Chips) bestehendes digitales Verarbeitungswerk anzugeben, das mit geringem Steuerungsaufwand auskommt, flexibel ist und eine hohe Arbeitsgeschwindigkeit des Gesamtsystems gewährleistet

Diese Aufgabe wird durch die im Hauptanspruch beschriebene Erfindung gelöst Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet

Das Lösungsprinzip von dem die Erfindung ausgeht, besteht darin, für jede logische Funktionseinheit, die im System enthalten ist, einen unabhängigen Taktgeber vorzusehen und den Betrieb dieser unabhängigen Taktgeber durch eine zentrale Steuereinheit in Gang zu setzen. Die einzelnen Taktgeber bestehen aus logischen Schaltkreisen, beispielsweise mehreren bistabilen Schaltungen; außerdem enthalten sie mehrere in Reihe geschaltete logische Kreise zur Erzeugung von Verzögerungssignalen, die je nach Bedarf zwischen aufeinanderfolgende Ausgangstaktsignale der ersten Gruppe von logischen Schaltungen eingeschoben werden können und damit die Taktzeiten ändern. Die variable Verzögerung läßt sich dadurch auswählen, daß der Signalpegel auf der Eingangsleitung der Funktionseinheit geändert wird. Nachdem eine Operation in der Funktionseinheit abgeschlossen ist ergeht ein Abschlußsignal an die zentrale Steuereinheit die darauf ihrerseits ein weiteres Initiierungstaktsignal an die Einheit sendet die das Abschlußsignal gegeben hat oder aber an eine andere Funktionseinheit

Der erfindungsgemäße Taktgeber mit programmierbarer Verzögerung verwendet eine größere Anzahl von Nand-(Nicht-UND)-Gliedern für die logischen Taktschaltkreise und eine weitere Gruppe von in Serie angeordneten Invertergliedern zur Erzeugung der programmierbaren Verzögerung. Die sequentielle Abfolge im Betrieb der Verknüpfungsglieder liefert die Grundtaktimpulse zur Steuerung der Funktionslogik. Die Logik für die programmierbare Verzögerung steuert die Geschwindigkeit, mit der die Folge der Taktsignale auftritt und damit auch die relative Lage der Taktzyklen. Der Taktschaltkreis kann außerdem kurzgeschlossen werden, wenn die Einheit mit einer zusätzlichen Hilfs-Eingabe/Ausgabe-Signalleitung versehen wird.

Der hauptsächliche Vorteil der Erfindung liegt darin, daß eine Verteilung der Taktimpulse an entfernt gelegene Funktionseinheiten abgeschafft wird. Da der Taktschaltkreis in jeder Funktionseinheit selbst enthalten ist, besitzt er dieselben Arbeitskennwerte wie der Logikkreis selbst, da diese durch die Materialien und den Herstellungsprozeß bedingt sind. Außerdem ermöglichen die Hilfsschaltkreise in dem Taktgeber und die Hinzufügung einer in Serie geschalteten Verzögerungslogik die Auswahl einer Verzögerung für das Taktsignal, die den Schaltungen der Funktionseinheit angepaßt ist.

Der Einbau des Taktgebers in die Funktionseinheit erlaubt außerdem, die Funktionseinheit entsprechend der verwendeten Schaltkreistechnologie abzuändern, da der Taktgeber und dessen programmierbare Verzögerung nur wenige externe Steuersignale benötigen und somit zur Erreichung der Signalkompatibilität nur geringe Schwierigkeiten zu überwinden sind. Mit unabhängigen Taktgebern können weiterhin die Funktionseinheiten bei der Fehlersuche oder bei der überprüfung individuell betrieben werden. Da der Betrieb des Taktgebers bei der Erzeugung eines Abschlußsignals beendet werden kann, ist es möglich, Fehlerprüfschaltkreise innerhalb einer Funktionseinheit unterzubringen, die ebenfalls von dem eingebauten

• Taktgeber mit Taktsignalen versorgt werden. Wenn ein Fehler entdeckt wird, kann das zentrale Steuermodul denselben Initiierungsbefehl wiederholen, um festzustellen, ob ein Fehler tatsächlich existiert. Die Länge des Maschinengrundtaktes wird nicht mehr durch den ungünstigsten Fall des kritischen Pfades im Datenfluß bestimmt, sondern durch den ungünstigsten Fall im Pfad der gerade ausgeführten Instruktion und durch die Zykluszeit des Steuerspeichers für eine mikroprogrammierte Maschine. Schließlich besteht noch die Möglichkeit, den Maschinenzyklus zu verlängern, wenn eine gemeinsam benutzte Systemeinrichtung, wie z. B. ein lokaler Speicher, durch ein anderes Programm zeitweilig belegt ist

Der Einbau von individuellen Taktgebern erfordert zwar in jeder Funktionseinheit zusätzlichen Platz, doch beschränkt sich der Mehrbedarf auf ungefähr 5% eines Schaltplättchens. Die Vorteile überwiegen die Nachteile bei weitem, da die Logikkreise nun selbst gesteuert werden und keine Notwendigkeit mehr besteht, verzögerungsabhängige Kipp- oder Steuerimpulse zum Umschalten des Zustandes zu verwenden.

Ein bevorzugtes Ausführungsbeispiel der Erfindung wird nun im folgenden anhand von Zeichnungen beschrieben. Es zeigt

Fi g. 1 die schematische Darstellung des Prozessors einer Datenverarbeitungsanlage mit einer zentralen Steuereinheit und mehreren davon getrennten logischen Funktionseinheiten, die jeweils erfindungsgemäß einen unabhängigen Taktgeber enthalten,

F i g. 2 das Schaltdiagramm eines Taktgebers mit programmierbarer Verzögerung,

F i g. 3 eine Impulsübersicht für den Taktgeber nach den F i g. 2 und 4,

F i g. 4 die schematische Darstellung eines programmierbaren Taktgebers, der in einer logischen Funktions- ' einheit eingebaut ist,

F i g. 5 die schematische Darstellung der zentralen Steuereinheit von F i g. 1, mit deren Hilfe die individuellen Taktgeber gesteuert werden,

F i g. 6 ein Impulsdiagramm für die Wirkungsweise der zentralen Steuereinheit von F i g. 5.

F i g. 1 zeigt in schematischer Weise den Prozessor 10 einer Datenverarbeitungsanlage, in den die Erfindung eingebaut werden kann. Dieser Prozessor besteht aus einer Mehrzahl von logischen Funktionseinheiten (Untereinheiten) 11, von denen nur einige der gebräuchlicheren dargestellt sind und außerdem aus einer zentralen Steuereinheit 12, die mit jeder der logischen Einheiten in Verbindung steht Beispiele für einige der Funktionseinheiten 11 sind Dateneingabe (EINGABE), die arithmetische und logische Einheit (ALU), das Speicheradreß-Register (SAR), die Steuerspeicheradresse (CSA) und das Steuer-Register (CTRL REG). Bei Bedarf können noch weitere Einheiten angeschlossen sein.

Mit der heute zur Verfugung stehenden Technologie und der Möglichkeit Miniaturschaltkreise und Bauelemente herzustellen, werden sowohl jede der Funktionseinheiten 11 wie auch die zentrale Steuereinheit 12 aus eo Schaltkreisplättchen mit hochintegrierten Schaltungen aufgebaut sein. Der Prozessor 10 kann beispielsweise aus einem einzigen Modul bestehen, der mehrere Schaltplättchen mit verschiedenen logischen Funktionen und ein Schaltplättchen mit einer Steuereinheit enthält; er kann aber auch aus mehreren Moduln bestehen. Zum Aufbau einer Funktionseinheit 11 können ebenfalls mehrere Schaltplättchen notwendig sein, die dann so gepackt sind, daß die Schaltverbindungen zwischen den Schaltplättchen eine minimale Länge aufweisen.

In den bekannten Systemen enthält die zentrale Steuereinheit 12 einen Taktgeber, der Impulse mit regelmäßiger Impulsdauer erzeugt, die dann an jede der Funktionseinheiten 11 übertragen werden, um zwischen den Funktionseinheiten eine Synchronisation aufrechtzuerhalten. Wenn jedoch in einigen Fällen relativ lange Signalwege auftreten, bestehen in den Übertragungszeiten der parallelen Zeitimpulse beträchtliche Differenzen und es müssen Maßnahmen ergriffen werden, um in schnelleren Übertragungsleitungen Verzögerungen einzubauen, die den Ausgleich bewirken. Eine weitere Schwierigkeit besteht in den unterschiedlichen Schaltkreischarakteristiken einer jeden Funktionseinheit. Selbst wenn die logischen Einheiten oder die Schaltplättchen der Funktionseinheiten 11 genau dieselben Herstellungsschritte durchlaufen, bestehen in den Betriebskennwerten beträchtliche Unterschiede, die auf Variationen im Material, in der Herstellzeit oder der Herstelltemperatur begründet sind. Zwei benachbarte hochintegrierte Schaltplättchen besitzen demnach im allgemeinen nicht die gleichen Arbeitskennwerte.

Die vorliegende Erfindung löst diese Probleme durch Einbau eines Taktgebers 13 in jede Funktionseinheit oder auf jedes Schaltplättchen. Die verschiedenen Taktgeber 13 werden von der zentralen Steuereinheit 12 des Moduls mit einem Minimum von Verbindungsleitungen zwischen der zentralen Steuereinheit und den Funktionseinheiten gesteuert. Taktgeber in den individuellen Funktionseinheiten werden durch ein Initiierungssignal, wie z. B. ein DOSignal gestartet, wobei nur ausgewählte Funktionseinheiten 11 während eines bestimmten Schritts im Programm aktiviert werden können. Haben die Funktionseinheiten die Sequenz abgeschlossen, so wird unter Steuerung ihrer Taktgeber ein Abschluß- oder DCW£-Signal erzeugt und an die zentrale Steuereinheit zurückgegeben. Damit kann die zentrale Steuereinheit zum nächsten Programmschritt übergehen und weitere DOSignale abgeben. Die Taktgeber 13 werden zur gleichen Zeit und unter den gleichen Bedingungen wie die logischen Schaltkreise selbst auf dem Schaltplättchen der Funktionseinheiten 11 erzeugt und besitzen dementsprechend ungefähr dieselben Betriebskennwerte. Weisen die Funktionseinheiten jedoch in ihren Betriebskennwerten Unterschiede auf, so sollte vorzugsweise die Möglichkeit bestehen, die Geschwindigkeit der Taktgeber zu ändern, mit denen sie ihre Ausgangstaktsignale erzeugen. Diese Funktion läßt sich leicht in die Taktgeber einbauen.

Fig? 7eigt eine Ausführungsform eines Taktgebers, der in eine Funktionseinheit oder ein Schaltplättchen eingebaut werden kann. Dieser Schaltkreis kann eine Kombination von acht sequentiellen Ausgangstaktimpulsen erzeugen und umfaßt außerdem Hilfskreise zur Einfügung einer variablen Verzögerung zwischen ausgewählten Ausgangssignalen. Der Taktgeber von Fig.2 verwendet konventionelle invertierte UND-Glieder (AI oder NAND) und Inverterglieder (I). Wenn die invertierten UND-Glieder als Koinzidenzglieder arbeiten, ergeben zwei Eingangssignale desselben Pegels ein Ausgangssignal des entgegengesetzten Pegels. Beispielsweise erfordert ein Zwei weg-Koinzidenzkreis die Anwesenheit von zwei Eingangssignalen mit positivem Pegel, um ein Ausgangssignal mit negativem (oder unterem) Pegel abzugeben. Ist eines oder beide der Eingangssignale negativ, so ist das

Ausgangssignal positiv.

Der Taktgeber enthält im allgemeinen drei Verriegelungsschaltungen zur Anzeige der Polarität, sowie die zugehörigen Koinzidenzglieder; die drei Verriegelungsschaltungen sind mit A, B und C bezeichnet. Die Verriegelungsschaltung A umfaßt die invertierten UND-Glieder (Al) 20 und 21 für die eigentliche Verriegelungsschaltung und die Koinzidenzglieder 22 und 23. Die Verriegelungsschaltung B enthält die AI-Glieder 24 und 25 für die eigentliche Verriegelung und die Koinzidenzglieder 26 und schließlich umfaßt die Verriegelungsschaltung Cdie Al-Glieder 27 und 28 und das Koinzidenzglied 29.

Jede der Verriegelungsschaltungen kann durch ein entsprechendes Signal an das AI-Glied 20, 24 und 27 zurückgesetzt werden. Die Verriegelungsschaltung A kann unter verschiedenen Bedingungen zurückgesetzt werden und enthält dementsprechend zwei zusätzliche Rücksetzglieder 30 und 31, die gemeinsam einem Eingang der Verriegelungsschaltung 20 zugeführt sind. Die Verriegelungsschaltung B weist ein einzelnes zusätzliches AI-Glied 32 für eine zusätzliche Rücksetzbedingung auf.

Die Taktsignale zur bestimmungsgemäßen Steuerung der Schaltkreise in der Funktionseinheit werden von den Anschlußklemmen 33 bis 38 am unteren Rand der Zeichnung abgenommen; jeder dieser Anschlußklemmen ist mit dem zugeordneten Ausgangssignal gekennzeichnet. Bei dem betrachteten Schaltkreis wird die Anwesenheit eines Signals an der Ausgangsanschlußklemme durch einen hohen oder positiven Pegel dargestellt. Am rechten Rand der Zeichnung ist ein Paar von AI-Kohzidenzgliedern 39 und 40 dargestellt; jedes dieser Glieder kann an der Ausgangsanschlußklemme 41 unter vorbestimmten Bedingungen am Ende eines Taktzyklus ein Abschluß- oder DOA/f-Signal abgeben.

Im oberen Teil der Zeichnung ist eine Reihe von acht in Serie verbundenen Invertergliedern 45 bis 52 dargestellt. Das Eingangssignal links vom Glied 45 wird in jedem dieser Glieder nach einer Zeitspanne inve^rtiert, die das Glied zur Erzeugung der Änderung des Ausgangssignalpegels benötigt. Die hintereinander geschalteten Glieder verhalten sich für Eingangssignale wie eine Verzögerungsleitung. Ist die Zeit bekannt, die jedes Glied für das Umschalten benötigt, so können an den Punkten entlang der Reihenschaltung Ausgangssignale abgenommen und als Verzögerungssteuersignale irgendwo im übrigen Taktgeber verwendet werden. Aus der Zeichnung ist ersichtlich, daß für die Zeit 7"0 das Ausgangssignal am Eingang von Glied 45 abgenommen wird, für die Zeit Tl am Ausgang des Gliedes 46, für die Zeit 72 am Ausgang des Gliedes 48 und für die Zeit T3 am Ausgang des Gliedes 52. Diese Zeitsignale gelangen zu den jeweiligen AI-Koinzidenzgliedern 60,53,54 und 55, die ihrerseits durch von außen an die Anschlußklemmen 56 und 57 angelegten Steuersignale L und M mitgesteuert werden. Diese Signale werden durch die Inverterglieder 58 und 59 in die komplementären Signalpegel überführt Das Inverterglied 61 erzeugt ein komplementäres Ausgangssignal für die AI-Glieder 60, 53,54 und 55.

Die Wirkungsweise des Taktgebers wird nun anhand des Impulsdiagramms von F i g. 3 beschrieben. Hierzu wird angenommen, daß alle Verriegelungsschaltungen zurückgesetzt sind und daß keine Eingangssignale L und M an den Anschlußklemmen 56 und 57 anstehen. Ein Eingangssignal ist dann vorhanden, wenn die Leitung an den Koinzidenzgliedern den hohen oder positiven Signalpegel aufweist. Die bei jedem Koinzidenzglied notwendigen Eingangssignale sind in der Zeichnung mit_ dem entsprechenden Symbol angegeben, wobei mit B bezeichnete Signale das Komplement eines positiven Signals anzeigen. Im Taktgeber wird die einem Glied eigene Verzögerung zwischen einem Eingangssignal und dem Ausgangssignal verwendet um die Sequenz der zeitlich gestaffelten Taktimpulse zu erzeugen, jedes AI- oder Inverterglied besitzt eine dem Schaltkreisentwerfer ungefähr bekannte Reaktionszeit; die notwendigen Glieder können so in Serie geschaltet werden, daß sich zwischen den einzelnen Taktimpulsen die erforderliche Gesamtzeit ergibt.

Der Taktgeber wird mit einem DO-Signal in Betrieb gesetzt, das die zentrale Steuereinheit 12 (F i g. 1) an die Anschlußklemme 62 liefert und welches von dort zu jedem der Koinzidenzglieder 22, 23, 26 und 29 weitergeleitet wird. Wenn irgendeiner der Verriegelungsschaltungen gesetzt ist, muß dieses Steuersignal vorhanden sein; sind alle Verriegelungsschaltungen zurückgesetzt, so startet das initiierende Signal den Taktgeber. Beispielsweise bestimmt ein DO-Signal am Glied 22 zusammen mit den Signalen, die angeben, daß die Verriegelungsschaltungen B und C zurückgesetzt sind, vollständig den Zustand des Glieds 22 und erzeugt damit ein negatives Ausgangssignal an das AI-Glied 21, der seinerseits ein positives Ausgangssignal an das AI-Glied 20 zurücksendet, um damit die Verriegelungsschaltung in dem Zustand »gesetzt« festzuhalten. Aus den Impulsformen in Fig.3A und 3B geht hervor, daß die Verriegelungsschaltung A eine genau bestimmte Zeit nach dem Erscheinen eines positiven DO-Signals ein positives Signal an seine Ausgangsklemme 33 abgibt. Nach der Darstellung in Fig.2 ist das DO-Signal erforderlich, um ein Ausgangssignal vom Glied 22 zu erhalten, welches seinerseits als Eingangssignal an das Glied 21 geleitet wird, der dann das Ausgangssignal der Verriegelungsschaltung abgibt. Zwei Glieder arbeiten so in aufeinanderfolgender Weise. Braucht jedes von beiden eine bestimmte Reaktionszeit, beispielsweise 2 Nanosekunden, so beträgt die Verzögerung (Fig.3) ungefähr 4 Nanosekunden. Die Einheiten der Verzögerungen der Glieder sind in F i g. 3 längs des DO-Signals durch kurze vertikale Striche gekennzeichnet

Ein positives Signal des Gliedes 21 gelangt an das Inverterglied 45 und das Glied 60. Eine Signalpegeländerung am Inverterglied 45 ruft eine Reihe von abwechselnd negativen und positiven Ausgangssignalen entlang der Kette von Invertergliedern hervor. Die Signale können zu den gewünschten Zeitpunkten durch Anzapfen der Verbindungsleitungen an Punkten wie z. B. TX, T2 oder Γ3 abgenommen werden. In dem bisher besprochenen Beispie! ist jedoch angenommen worden, daß an den Anschlußklemmen 56 und 57 keine L- und M-Signale vorhanden sind, so daß die Signale TX, T2 und Γ3 noch blockiert sind und das Glied 60 infolgedessen das minimal verzögerte Signal der Verriegelungsschaltung A akzeptiert

Wird das Ausgangssignal der Verriegelungsschaltung A positiv, so bestimmt dieses den Zustand des AI-Gliedes 60, dessen negativer Ausgang als Eingang an das Inverterglied 61 gelangt Das mit A DL ybezeichnete Ausgangssignal des Inverterglieds 61 (dh, das verzögerte Ausgangssignal der Verriegelungsschaltung A) wird als Eingang an das Glied 26 in der Verriegelungsschaltung B angelegt Das Signal A DLY ist durch eine bestimmte Zeitspanne verzögert da daß positive Signal erst erzeugt werden muß, wenn das

auslösende Signal an das Glied 60 und das Inverterglied 61 gelangt. In F i g. 3C ist die Verzögerung im Verhältnis zum Auftauchen des positiven Signals der Verriegelungsschaltung A (F i g. 3B) deutlich sichtbar. Das Signal A DLY ruft mit Hilfe des Gliedes 26 ein negatives Eingangssignal im Glied 25 hervor, welches die Verriegelungsschaltung B setzt; damit erscheint ein positives Ausgangssignal an der Ausgangsklemme 35 und die Verriegelungsschaltung B ist entsprechend der Darstellung in Fig.3D zwei Verzögerungseinheiten nach dem Auftreten des Signals A DLYgesetzt.

Das positive Ausgangssignal der Verriegelungsschaltung B wird an das Glied 29 in der Verriegelungsschaltung C angelegt. Das Signal ADLY ist jedoch noch nicht vorhanden und somit schaltet das Glied nicht um. Das Ausgangssignal der Verriegelungsschaltung B wird weiterhin als Eingangssignal zum Setzen des Gliedes 23 in der Verriegelungsschaltung A und zum Zurücksetzen des Gliedes 31 in der Verriegelungsschaltung A verwendet. Da die Verriegelungsschaltung C nicht angesetzt ist, sind nicht alle Bedingungen für das Umschalten des Gliedes 23 erfüllt, wohl aber für das Glied 31 und somit geht ein negativer Rücksetzimpuls als Eingangssignal an Glied 20 der Verriegelungsschaltung A. Das Glied 20 erzeugt somit ein positives Ausgangssignal und danach das Glied 21 ein negatives Ausgangssignal. Aus Fig.3 ist zu ersehen, daß das Ausgangssignal der Verriegelungsschaltung A drei Zeiteinheiten nach dem Einschalten der Verriegelungsschaltung B negativ wird, und zwar infolge der Signalfortschaltung durch die Glieder 31, 20 und 21. Ist die Verriegelungsschaltung A zurückgesetzt, so erscheint ihr Ausgangssignal am Glied 60, welches seinerseits ein positives Ausgangssignal auf der A DLY Leitung erzeugt, um das Glied 29 für die Verriegelungsschaltung C zu setzen. Das Glied 29 setzt die Verriegelungsschaltung so, daß sich an der Ausgangsklemme 37 ein positives Ausgangssignal ergibt.

Fig.3E zeigt, daß die Verriegelungsschaltung C infolge der Reaktionszeiten in den Gliedern 60, 29 und 28 drei Zeiteinheiten nach dem Zurücksetzen der Verriegelungsschaltung A gesetzt wird. Das Ausgangssignal der Verriegelungsschaltung C wird als Eingangssignal an Glied 39 angelegt (bei welchem die übrigen Bedingungen zum Umschalten jedoch noch nicht gegeben sind) und weiterhin als Eingangssignal zum Zurücksetzen von Glied 32 für die Verriegelungsschaltung B, für welche ebenfalls die übrigen Bedingungen zum Umschalten noch nicht gegeben sind. Zusätzlich wird das Ausgangssignal der Verriegelungsschaltung C zum Setzen des Gliedes 23 in der Verriegelungsschaltung A und zum Zurücksetzen des Gliedes 30 in der Verriegelungsschalti.ng A angelegt Für das Rücksetzglied 30 sind noch nicht alle Bedingungen erfüllt da die Verriegelungsschaltung B noch angesetzt ist; dagegen sind für das Glied 23 alle Bedingungen gegeben, um die Verriegelungsschaltung A wieder zu setzen. Ist also die Verriegelungsschaltung C gesetzt, so sind zwei Zeiteinheiten notwendig, um die Verriegelungsschaltung A anzusetzen. Die Verriegelungsschaltung B wird erst fünf Zeiteinheiten später ausgesetzt da ihr Rücksetzglied ein von den Gliedern 60 und 61 erzeugtes Signal A DLY erfordert und infolgedessen drei Glieder 32, 24 und 25 mit den entsprechenden Reaktionszeiten beteiligt sind. Dieser Sachverhalt ist in Fig.3D dargestellt Nachdem die Verriegelungsschaltung B zurückgesetzt ist sind alle Bedingungen im Rücksetzglied 30 von Verriegelungsschaltung A erfüllt und die Verriegelungsschaltung A wird zurückgesetzt. Dies erfolgt drei Zeiteinheiten nachdem die Verriegelungsschaltung B zurückgesetzt wurde (F i g. 3B und 3D). Wenn das Ausgangssignal von Verriegelungsschaltung A und damit das Eingangssignal für das Glied 60 negativ wird, erscheint auf der Leitung A DLYein positives Signal, welches die Umschaltbedingungen für das Glied vervollständigt und an der Ausgangsklemme 41 ein AbschlußfDOJVi^ Signal erzeugt (F i g. 3F). Das Signal DONE gelangt von da an die zentrale Steuereinheit 12 (Fig. 1), welche ihrerseits den Pegel des Signals DO an der Eingangsklemme 62 zurücksetzt und somit den Taktgeber außer Funktion setzt

Taktsignale für die Schaltkreise in einer logischen Funktionseinheit können von den verschiedenen Anschlußklemmen 33 bis 38 abgenommen werden. In manchen Fällen kann es jedoch wünschenswert sein, zwischen den ausgewählten Ausgangssignalen längere Verzögerungen einzubauen. Dies kann mit Hilfe des Schaltkreises in Fig.2 durch Hintereinanderschalten von Invertergliedem 45 bis 52 erreicht werden. Diese Art der Signalverzögerung hängt davon ab, ob die Eingangssignale L und M an den Eingangsklemmen 56 und 57 vorhanden sind. Diese beiden Signale können entweder einzeln oder zusammen anliegen und dabei eine unterschiedliche Verzögerung zwischen die Signale der Verriegelungsschaltung A und des Signals A DLY einführen (Fig.3G). In der oben beschriebenen Sequenz gibt es also vier Punkte, an denen eine Verzögerung in den Schaltkreis eingegeben werden kann.

Wenn der Verriegelungsschaltung A gesetzt wird, ruft sie wie beschrieben ein positives Ausgangssignal hervor, das an das Inverterglied 45 angelegt wird und danach längs der hintereinandergeschalteten Glieder abwechselnd negative und positive Ausgangsssignale hervorruft Ist beispielsweise das Eingangssignal des Gliedes 45 positiv, so werden die Punkte 7*1, T2 und Γ3 ebenfalls positiv, wenn die zugehörigen Inverterglieder angeschaltet werden. Wird beispielsweise ein positives Signal von einem entfernt gelegenen Steuerpunkt an die Eingangsklemme M gelegt, so bestimmt dieses das Verhalten des Gliedes 53; wenn also der Punkt 7Ί nach zwei Verzögerungseinheiten infolge der Glieder 45 und 46 positiv wird, sind am Koinzidenzglied 53 alle Bedingungen erfüllt um an das Inverterglied 61 ein negatives Ausgangssignal abzugeben und daß Signal A DL Yzu erzeugen.

Die vier möglichen Pegelkombinationen der Eingangsklemmen L und M rufen einander ausschließende Bedingungen für die Glieder 53, 54, 55 und 60 hervor. Die Anwesenheit eines positiven Signals an der Eingangsklemme M und eines negativen Signals an der Eingangsklemme L stellt einen Öffnungsimpuls für das Glied 53 und Sperrimpulse für die Glieder 54,55 und 60 dar. Wird dann der Punkt 7Ί zur Erzeugung des Signals A DLYverwendet so verfließen zwei weitere Zeiteinheiten, bevor das Inverterglied 61 ein positives Ausgangssignal erzeugt Liegt ein positives Eingangssignal dagegen an der L-Eingangsklemme 56 und nicht an der M-Eingangsklemme an, so sind für das Glied 54 die Öffnungsbedingungen gegeben. Zum Zeitpunkt Γ2, wenn die Verzögerungsimpulse positiv werden, sind die Koinzidenzglieder 53, 55 und 60 alle blockiert und das Inverterglied 61 empfängt ein Eingangssignal nach vier Verzögerungseinheiten. Für den Fall, daß beide Signale L und M vorhanden sind, kann das Glied 55 geöffnet werden und die Glieder 53, 54 und 60 sind blockiert

Zum Zeitpunkt Γ3, d. h. am Ende der Inverterkette 45 bis 52, gibt das Glied 55 ein negatives Signal an das Inverterglied 61 ab und erzeugt somit insgesamt 10 Verzögerungseinheiten zwischen dem Setzen der Verriegelungsschaltung A und der Erzeugung des Signals A DLY.

Die durch die Invenerglieder 45 bis 52 hervorgerufene Verzögerung bewirkt auch eine Verlängerung der Antwortzeit für das Setzen der Verriegelungsschaltung C und für die Beaufschlagung des Gliedes 39, da diese beiden Schaltkreise vom Komplement des Signals DLY abhängen und ein positives Signal A DL V zwischen den Gliedern 60 und 61 erfordern. Die Zykluszeit des Taktgebers kann somit durch bloße Wahl der Kombinationsmöglichkeiten von zwei Hilfssteuersignalen L und M varriert werden. In den meisten Fällen wird die Auswahl der einen oder der anderen dieser Signale die notwendige Taktverzögerung liefern. Selbstverständlich kann die Schaltung nach Wunsch auch so ausgelegt werden, daß die Verzögerung zwischen anderen Verriegelungsschaltungen auftritt.

Der Taktgeber kann auch mit Einrichtungen versehen werden, die eine Verkürzung der Zykluszeit erlauben, wie es für gewisse logische Funktionseinheiten wünschenswert ist. Dazu wird eine zusätzliche Eingangsleitung mit der Anschlußklemme 63 zu dem Teil des Chips erforderlich, der die Takterzeugung umfaßt. In dem dargestellten Schaltkreis benötigt das Koinzidenzglied 40 ein Eingangssignal entsprechend »Verriegelungsschaltung B an« und ein Eingangssignal »Verriegelungsschaltung A aus«. Wird ein drittes Eingangssignal mit der Bedeutung »kurzer Zyklus« an die Anschlußklemme 63 angelegt, so schaltet das Glied 40 durch und erzeugt an der Ausgangsklemme 43 ein Abschlußsignal (DONE). Das Ausgangssignal des Gliedes 40 wird an das Glied 29 rückgekoppelt, um das Setzen der Verriegelungsschaltung Czu verhindern.

Ein Beispiel für die Verwendung der Taktimpulse in einer logischen Funktionseinheit oder auf einem Schaltplättchen ist in Fig.4 schematisch dargestellt. Dort ist eine Funktionseinheit 11 enthalten, die einen Taktgeber 13 sowie weitere Schaltungen für Logikfunktionen umfaßt, die zur Durchführung eines bestimmten Datenverarbeitungsschrittes notwendig sind. Der Taktgeber ist mit den notwendigen Eingangs- und Ausgangsklemmen versehen, deren Bezugszeichen denen in F i g. 2 entsprechen. Es werden nur einige der Taktsignale benutzt, so z. B. das Signal A an der Ausgangsklemme 33, Can der Ausgangsklemme 37 und C an der Ausgangsklemme 38. Außerdem hat das Schaltplättchen eine Eingangsdatensammelleitung, die Informationsbits parallel in ein Quellenregister 67 abgibt Durch entsprechende Steuersignale am UND-Glied 68 werden die Eingangsdaten im Quellenregister 67 gespeichert und an das durch den Block 69 angedeutete logische Verknüpfungsnetzwerk 69 abgegeben. Nach dem Verarbeitungsschritt durch das logische Verknüpfungsnetzwerk werden die Daten in einem Resultatregister 70 gespeichert, das durch das Glied 71 gesteuert ist Wenn der Taktgeber ein DO-Signal an der Eingangsklemme 62 empfängt, beginnt er entsprechend der Beschreibung von F i g. 2 sukzessive die Ausgangssignale zu erzeugen. Davon werden jedoch nur ausgewählte Taktimpulse verwendet; einmal das Signal der Verriegelungsschaltung A_an der Ausgangsklemme 33 zusammen mit dem Signal Can der Ausgangsklemme 38. Diese beiden Signale werden im UND-Glied 68 zur Erzeugung eines Öffnungsimpulses im Quellenregister 67 zusammengeführt, um damit die Daten von der Eingangsdatensammelleitung am Anschluß 66 über das Quellenregister 67 und die Sammelleitung 72 in das logische Verknüpf ungsnetzwerk 69 zu übertragen. Am Ende der notwendigen Verarbeitungsschritte innerhalb des logischen Verknüpfungsnetzwerks erscheinen die Daten auf der Sammelleitung 73 und werden in das Resultatregister 70 gebracht, wenn die Signale A und C an den

ίο Ausgangsklemmen 33 und 37 gleichzeitig vorhanden sind, um einen Öffnungsimpuls vom UND-Glied 71 in das Resultatregister abzugeben. Dieser letztgenannte Impuls erlaubt die Speicherung der Verarbeitungsdaten in dem Resultatregister. Die Daten erscheinen schließlieh an der Datenausgangsanschlußstelle 74 und können in weiteren Schaltplättchen oder Funktionseinheiten verwendet werden.

Die Aktivierung der UND-Glieder 68 und 71 ist in Fig.3H und 31 dargestellt. Die Fig.3] gibt das Zeitintervall an, das dem logischen Verknüpfungsnetzwerk zur Durchführung seiner Operation zur Verfügung steht. Wie aus F i g. 3G hervorgeht, kann es wünschenswert sein, die Verzögerung zwischen dem Beginn und dem Ende der in Fig.3] zur Verfügung gestellten Zeit zu verlängern, indem an die Eingangsklemmen 56 und 57 des Taktgebers eine bestimmte Kombination von L- und M-Signalen angelegt wird. Diese zusätzliche Verzögerung ist dabei so gewählt, daß sie der zu erwartenden Verzögerung in dem logischen Verknüpfungsnetzwerk 69 entspricht. Da das logische Verknüpfungsnetzwerk 69 und der Taktgeber 13 in derselben Funktionseinheit 11 enthalten sind, können Variationen der Herstellparameter nicht dazu führen, daß das Betriebsverhalten des Taktgebers wesentlich verschieden ist von dem der Logikschaltungen.

Anhand der F i g. 5 und 6 wird im folgenden die zentrale Steuereinheit beschrieben, in der die Initiierungssignale für jeden der Taktgeber in den Funktionseinheiten bestimmt werden. Die zentrale Steuereinheit 12 enthält mehrere Verknüpfungsschaltungen, Widerstände, Vergleichsschaltungen und eine freilaufende Sequenzsteuerschaltung zur Aufrechterhaltung der notwendigen Steuerung. Die Sequenzsteuerschaltung 80 ähnelt dem in Fig.2 beschriebenen Taktgeber

abgesehen von gewissen kleinen Änderungen: Nach dem Zurücksetzen wird die Verriegelungsschaltung A immer angesetzt im Gegensatz zu F i g. 3, wo bei Beginn der Operation im Zustand Null des Taktgebers alle Verriegelungsschaltungen zurückgesetzt bleiben; als weiterer Unterschied bedarf der Übergang vom Zustand 1 nach 2 und von 5 nach 6 eines positiven Signals NEXT, das den Vergleich der Signale DO und DONE während der normalen Betriebsweise anzeigt; und schließlich werden die Signale Ä und ~B zum Zurücksetzen der Verriegelungsschaltung C benutzt Die Rücksetzbedingung ist im Impulsdiagramm von F i g. 6 anhand der Wellenzüge a, b, cund j dargestellt In Fig.6 wurden zur Erleichterung der Darstellung die Zustände der Sequenzsteuerschaltung immer von gleicher Dauer gewählt

Die zentrale Steuereinheit 12 ist mit einer konventionellen Speichermatrix 81 verbunden, zu der ein Speicheradreßregister SAR gehört Aus der Speichermatrix kann eine Mehrzahl von Bits parallel über das Verbindungskabel 83 als Eingangsdaten entweder zum 0-Register 84 oder zum 1-Register 85 ausgelesen werden. Die Information gelangt in diese Register über die UND-Glieder 86 bzw. 87, die beide durch eine

Kombination von Ausgangssignalen der Sequenzsteuerschaltung 80 gesteuert werden. In der Zeichnung sind keine Steuerleitungen von den Ausgangsklemmen der Sequenzsteuerschaltung zu den UND-Gliedern eingezeichnet, dafür sind bei den UND-Gliedern die entsprechenden Zustände der Ausgangssignale angegeben. Beispielsweise erfordert das UND-Glied 86, daß die Yerriegelungsschaltung B an ist und die Verriegelungsschaltung A aus. Jedes der Register 84 und 85 ist mit Sammelleitungen für einen parallelen Übertrag von gespeicherten Daten an die entsprechenden Assembler 88 und 89 verbunden. Der Assembler 88 kann entweder durch ein Signal B oder das Signal NEXT in einem ODER-Glied 90 geöffnet werden, während der Assembler 89 die Daten in einem ODER-Glied 91 empfängt, wenn entweder die Signale Soder MfATanstehen.

Jedes der Register 84 oder 85 (die nach dem Zurücksetzen nur Nullen enthalten) enthält ebenso wie die zugeordneten Assembler 88 oder 89 in Binärnotation ZX>Signale, Daten für Masken und die nächste Adresse für das Adreßregister SAR 82. Ist eines der beiden ODER-Glieder 90 oder 91 aktiviert, so liefert der zugehörige Assembler auf den Sammelleitungen 92 oder 93 in Parallelform eine Vielzahl von Ausgangssignalen an das ODER-Glied 94. Ein Teil der Signale des ODER-Glieds 94 wird als DO-Signale auf die Sammelleitung 99 gegeben. Ein anderer Teil der Ausgangsleitungen des ODER-Glieds 94 wird zum Adreßregister SAR 82 auf der Sammelleitung 100 zurückgeführt, wo sie das Auslesen der Daten bei der nächsten Adresse bewirken. Jedes ausgelesene Speicherwort enthält u. a. die Adresse des nächsten gespeicherten Steuerwortes.

Ein weiterer Teil der parallelen Ausgangsleitungen vom ODER-Glied 94 überträgt Masken oder Vergleichsirformation, die an die Vergleichsschaltkreise COMP95 über die Sammelleitungen übertragen wird, um innerhalb des Vergleichsschaltkreises 95 eine Vielzahl von nichtgezeichneten Verknüpfungsgliedern zu steuern. Für jeden individuellen Taktgeber 13 ist ein Verknüpfungsglied vorgesehen. Die Leitungen, auf denen die Signale DONE von der Vielzahl der individuellen Taktgeber 13 zurücklaufen, werden ebenfalls parallel über die Sammelleitung 97 an den Vergleichsschaltkreis 95 geführt. Ein weiteres Steuerglied innerhalb des Vergleichsschaltkreises 95 wird durch das Signal A von der Sequenzsteuerschaltung 80 aktiviert. Wenn das Signal A vorliegt und außerdem der Vergleich zwischen den Maskenleitungen in der Sammelleitung % und den zurückgeführten DONE-LeI-tungen der Sammelleitung 97 das Ergebnis »gleich« liefert, wird ein Signal NEXT erzeugt und an die Assembler 88 und 89 geführt, sowie an die Sequenzsteuerschaltung 80, um diesen vier Intervalle weiterzuschalten.

Der Betrieb der zentralen Steuereinheit wird von der Sequenzsteuerschaltung 80 durch ein negatives Signal auf der Rücksetzleitung (DO-Leitung) eingeleitet. Dadurch wird wie oben erwähnt die Verriegelungsschaltung A angesetzt, während die Verriegelungsschaltungen B und C aus sind. Wenn die Verriegelungsschaltung A anfänglich angesetzt wird, erzeugt sie ein Ausgangssignal an den Vergleichsschaltkreis 95, in den beim Zurücksetzen auf den Maskenleitungen der Sammelleitung 96 lauter Nullen eingeschrieben wurden; es wird also ein Signal NEXT erzeugt, während die Verriegelungsschaltung A an ist. (Siehe die Wellenzüge A und E von F i g. 6.) Die Erzeugung des MEXT-Signals öffnet beide ODER-Glieder 90 und 91 der Assembler 88 und 89 und bewirkt das Auslesen auf den Sammelleitungen 92 und 93 zum ODER-Glied 94. Die übertragenen Signale bestehen nur aus Nullen. Der Adreßteil der ausgelesenen Daten mit lauter Nullen wird an das Speicher-Adreßregister SAR 82 der Steuermatrix 81 gebracht In der Zwischenzeit wurde die Verriegelungsschaltung B angesetzt, so da3 nun beide Signale A und δ" abwesend sind. Das UND-Glied 87 ist damit blockiert Kurz darauf wird die Verriegelungsschaltung B angesetzt und die Verriegelungsschaltung A setzt sich zurück, um den Zustand 2 des Taktgebers zu beenden. Während die Verriegelungsschaltung A aus ist, wird das Signal NEXT zurückgesetzt Das Signal B wurde schon früher zurückgesetzt und somit ist der Assembler 88 nicht auf Durchgang geschaltet (siehe die Wellenzüge a, e und f). Jedoch ist das O-Register 84 infolge des UND-Gliedes 86 zur Aufnahme des ersten Steuerwortes aus der Speichermatrix 81 bereit. Dieses Wort wird parallel in das O-Register 84 ausgelesen, in dem es bleibt, bis der Assembler 88 später zur Aufnahme bereit ist. In der Zwischenzeit bleibi 1-Register 85 blockiert so daß es kein Steuerwort aus der Speichermatrix empfangen kann.

Beim Fortscha ien des Taktgebers 80 wird die Verriegelungsschaltung C angesetzt und daraufhin ebenfalls die Verriegelungsschaltung A entsprechend der Darstellung des Taktgeberzustandes 5 in Fig.6. Wenn die Verriegelungsschaltung A angedeutet ist, erzeugt der Vergleichsschaltkreis 95 ein Signal NEXT.

da dort immer noch alle Signale auf Null stehen und das Signal NEXT damit automatisch erscheint. Das Signal yVEXTerlaubt der Sequenzsteuerschaltung weitere vier Zustände zu überspringen; außerdem wird der Assembler 88 durch das ODER-Glied 90 geöffnet. Damit kann das erste Speicherwort aus dem O-Register 84 in den Assembler 88 ausgelesen werden und von dort über die Sammelleitung 92 durch das ODER-Glied 94 auf die Sammelleitung 98. Der für die DO-Signale verwendete Teil der Sammelleitung 98 stößt dann den Betrieb von ausgewählten individuellen Taktgebern 13 an. Ein Teil der Bits dieses Worts auf der Sammelleitung 98 werden an das Speicher-Adreßregister SAR 82 über die Sammelleitung 100 zurückgeführt und stellen die Adresse des zweiten oder folgenden Steuerworts dar.

Bei angesetzter Verriegelungsschaltung A ist das UND-Glied 86 für das O-Register 84 blockiert und das zweite Steuerwort wartet, bis es in das 1-Register 85 eingelesen werden kann. Dieses Register ist jedoch nicht aufnahmebereit bis beide Verriegelungsschaltun-

so gen A und B ausgeschaltet sind. (Siehe die Wellenzüge a. b und /für die Zustände 6 und 7 des Taktgebers.) Wenn beide Verriegelungsschaltungen A und B ausgesetzt sind, öffnet das UND-Glied 87 das 1-Register 85 für die Aufnahme des zweiten Steuerwortes. Das Wort bleibt in diesem Register, bis der Assembler 89 aufnahmebereit ist, d. h. bis entweder die Verriegelungsschaltung B angesetzt wird oder bis zum Empfang eines Signals NEXT. Da jedoch einige Taktgeber durch die DO-Leitungen in Gang gesetzt wurden, befinden sich auf einigen der Maskenleitungen am Vergleichsschaltkreis 95 positive Eingangssignale und es kann kein Λ/EYT-Signal erzeugt werden, bis die entsprechenden Signale von den zugeordneten DO/VE-Leitungen auf der Sammelleitung 97 erscheinen. Die Abwesenheit eines Λ/EXT-Signals verhindert, daß die Sequenzsteuerschaltung 80 weiterschaltet und die zentrale Steuereinheit bleibt so lange statisch, bis ein Signal erzeugt ist, das die volle Übereinstimmung beim Vergleich anzeigt. Wie

in F i g. 6 dargestellt, kann die Sequenzsteuerschaltung 80 zwischen Zuständen Null und Eins hin- und herpendeln, wo sie so lange verharrt, bis er das nächste NEXT-Signal empfängt

Wenn beim Vergleich im Vergleichsschaltkreis 95 eine vollkommene Übereinstimmung festgestellt wird, kann ein NEXT-Signal erzeugt werden, welches der Sequenzsteuerschaltung erlaubt, ihre Taktsequenz fortzusetzen und dem Assembler 89 ermöglicht, die Daten aus dem 1-Register 85 entsprechend der Öffnung des ODER-Gliedes 91 zu empfangen. Dadurch wird ein neuer Satz von Signalpegeln an die DO-Leitungen der Sammelleitungen 9; abgegeben, sowie an das Speicher-Adreßregister SAR 82 über die Sammelleitungen 100 und an die Maskenleitungen auf der Sammelleitung 96 für den Vergleichsschaltkreis 95. Wird die Schaltung A ausgesetzt und die Schaltung B angesetzt, so erlaubt das UND-Glied 86 für das O-Register 84 das Auslesen des

dritten Wortes aus dem Speicher in das O-Register 84. Während dieser Zeit ist das 1-Register 85 durch das UND-Glied 87 blockiert.
Die Sequenzsteuerschaltung 80 besitzt zwei zusätzliehe Eingangsleitungen für die Signale L und M. Entsprechend der früher für Fig.2 gegebenen Beschreibung kann jede dieser Signaleingangsleitungen mit einem positiven Signal beaufschlagt werden, um damit die Taktsequenz der Sequenzsteuerschaltung zu

ίο verlängern. Ob die eine oder die andere oder beide Leitungen aktiviert werden, hängt davon ab, ob ausreichend Zeit zur Verfügung steht, die Daten von der Speichermatrix 81 in die Register 84 und 85 oder in die Assembler 88 und 89 zu übertragen. Die Leitungen L und M stellen ein bequemes Mittel dar, die Taktsequenz der Sequenzsteuerschaltung an die Erfordernisse des von der Sequenzsteuerschaltung gesteuerten Schaltkreises anzupassen.

Hierzu 4 Blatt Zeichnungen

Claims (5)

Patentansprüche:

1. Asynchrone Taktgebereinrichtung für eine Datenverarbeitungsanlage mit einer Steuereinheit und mehreren Untereinheiten, dadurch gekennzeichnet, daß die Steuereinheit (12) und die Untereinheiten (11) jeweils ein Halbleiterschaltplättchen (Chip) darstellen und jeweils einen steuerbaren Taktgeber (80, 13) enthalten, dessen Ausgangssignale die Funktionen der Halbleiterschaltplättchen steuern, daß die Steuereinheit (12) abhängig vom gerade auszuführenden Befehl die Taktgeber der zur Durchführung des Befehls erforderlichen Untereinheiten startet (Startsignal DO 62), daß die Taktgeber der gestarteten Untereinheiten nach Durchführung der Funktion ein Beendet-Signal (DONEM) abgeben, daß der Taktgeber (Sequenzsteuerschaltung) der Steuereinheit (12) nach Empfang aller Beendet-Signale die Ausführung eines weiteren Befehls einleitet

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuereinheit die Startsignale (DO) für die Taktgeber der erforderlichen Untereinheiten durch Decodierung von aus einem Speicher (81) ausgelesenen Steuerbefehlen aktiviert

3. Einrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Steuereinheit beim Empfang der Beendet-Signale (DONE) ein Fortschreitesignal (NEXT) an ihren Taktgeber (80) abgibt und daraufhin weitere Startsignale (DO) an die Taktgeber der erforderlichen Untereinheiten erzeugt.

4. Einrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Ausgangssignale (A, C; F i g. 4) der Taktgeber über Verknüpfungsglieder (68, 71) den Schalteinrichtungen (67,69, 70) der Untereinheit zu deren Steuerung zugeführt werden.

5. Einrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Taktgeber folgenden Aufbau aufweisen: