DE2841221C2 - Schaltungsanordnung zur Unterdrückung des Verstärkens von sehr kleinen Geräusch- und Nebensprechsignalen in PCM-Systemen - Google Patents

Description

Die Erfindung betriff; eine Schaltungsanordnung zur Unterdrückung des Verstärkens von sehr kleinen Geräusch- und Nebensprechsignalen in PCM-Systemen, wobei die PCM-Codeworte jeweils aus einem Vorzeichenbit (b 8) und mehreren Informationsbits (b 1 bis b 7) zur Darstellung der Spannungswerte gebildet sind und eine oder mehrere Bit-Stellen (b 1 bis bn) jedes PCM-Codewortes, welche die Information über den kleineren Spannungswert beinhalten, auf den niedrig-

60

b5 sten Spannungswert (Null) gesetzt werden, wenn durch eine Überwachungseinrichtung (UG), welche die übrigen Bit-Stellen (bn + 1 bis b 7) außer dem Vorzeichenbit des PCM-Codewortes überprüft, festgestellt wiru, daß diese Bit-Stellen (bn + 1 bis b 7) den niedrigsten Spannungswert (Null) darstellen, und wobei durch die Überwachungseinrichtung (UG) das Setzen der Bit-Stellen (b 1 bis bn) auf den niedrigsten Spannungswert (Null) veranlaßt wird.

Die Pulscodemodulation wird in der Übertragungstechnik und in der Vermittlungstechnik angewendet, wobei die Sprachsignale in Form digitalisierter Abtastproben gesendet und empfangen werden. Es wird also von jeder Abtastprobe ein binär codiertes Wort gebildet, das den Amplitudenwert dieser Abtastprobe beinhaltet.

Die Vorteile der Digitalisierung liegen vor allem in einer verzerrungsfreien, dämpfungsarmen und unempfindlich gegen Störungen durchführbaren Übertragung von Signalen. Auch innerhalb von Vermittlungsanlagen macht man sich diese Vorteile zunutze, weil PCM-Signa-Ie zudem auch leicht mit integrierten Schaltkreisen verarbeitet werden können.

Ein Nachteil der PCM besteht jedoch darin, daß im Gegensatz zu einem PAM-Signal aus einem PCM-Signal, das ursprüngliche Informationssignal nicht fehlerfrei wieder gewonnen werden kann. Diese Fehler beruhen darauf, daß ein digitalisiertes Signal naturgemäß Sprünge aufweisen muß und keine Zwischenwerte darstellen kann, die kleiner sind als die durch die gewählte Codierung darstellbaren Zahlen. Man könnte nun den Fehler dadurch gering halten, indem die Abstufung bei der Digitalisierung sehr fein gewählt wird. Diese Maßnahme bedeutet jedoch einen sehr hohen Aufwand, weil dann viele Bits erforderlich sind und dadurch die Wandler und Speicher wesentlich verteuert werden.

Um sowohl eine wirtschaftlich vertretbare Lösung als auch einen bei der Digitalisierung gleichbleibend relativ kleinen Fehler zu erreichen, wurde die Anzahl der Bits auf 8 festgelegt, und die Digitalisierung wird nach einer nicht linearen Kennlinie vorgenommen. Diese international festgelegte, sogenannte Λ-Kennlinie besteht aus 13 linearen Segmenten. Innerhalb eines Segmentes ist die Stufenhöhe konstant, sie ändert sich jedoch von Segment zu Segment um den Faktor 2.

Damit wird erreicht, daß kleine Signale wesentlich feiner abgestuft werden als größere Signale und somit der durch die Stufung hervorgerufere Fehler in allen Bereichen bezogen auf das Gesamtsignal gleich bleibt.

Die größeren Signale werden dabei an der Sendestelle gepreßt — also komprimiert — und müssen an der Empfangsstelle nach der gleichen /4-Kennlinie wieder gedehnt — also expandiert — werden. Für diese Vorgänge wurde — zusammengezogen aus den Begriffen Komprimierung und Expandierung — die Bezeichnung Kompandierung eingeführt.

Ein nach diesen Festlegungen zusammengestelltes PCM-Wort besteht also aus 8 Bits, die folgende Bedeutung haben.

Die Bits 1 bis 4 geben den Spannungswert innerhalb eines Segmentes der /4-Kennlinie an.

Die Bits 5, 6 und 7 bezeichnen mit ihrer Kodierung dasjenige Segment der Kompandierungskennlinie, indem sich der digitalisierte Spannungswert befindet.

Das Bit 8 ist das Vorzeichenbit und gibt die Polarität des Signals an.

Die Bit-Numerierung entspricht hierbei der Angabe

in Fig. 2 des Hauptpatentes. Eine ausführliche Darstellung der v4-Kennlinie ist in den Fig.4 und 5 des Hauptpatentes wiedergegeben.

Obwohl eine Kompandierung nach der /!-Kennlinie vorgenommen wird, kann es vorkommen, daß systembedingte Verstärkungsfehler auftreten, wenn kleine Spannungspegel auf einem in Ruhe befindlichen Kanal (z. B. Geräusch- oder Nebensprechsigriale) einen Bitwechsel verursachen. Damit ist eine der Wertigkeit eines Codierschrittes entsprechende Verstärkung dieses Signals eingetreten, weil am Empfangsort eine daruus resultierende· analoge Spannung erzeugt wird.

Das Hauptpatent 27 42 783 schlägt deshalb vor, mit einer Überwachungseinrichtung festzustellen, ob in einem PCM-Wort ein bestimmter Spannungspegel vorhanden ist. Wenn bei der Prüfung einiger Bits festgestellt wird, daß diese den Wert Null enthalten, so werden auch die übrigen, geringere Spannungswerte darstellende Bits auf Null gesetzt. Dadurch wird erreicht, daß Spannungswerte erst ab einem gewissen Pegel gesendet werden und somit zu kleine Signale nicht zu einer Aussteuerung führen.

Aus der DE-OS 27 02 497 ist bereits ein Verfahren und eine Anordnung zur Verbesserung der Übersprechdämpfung zwischen nebeneinanderliegenden Kanälen in einem Zeitteilungs-Multiplexsystem bekannt, bei welchem in jedem zweiten Kanal der Wert des Polaritätsbits in dem PCM-Wort invertiert wird, so daß die Phasenlage des dekodierten Signals geändert wird, wodurch Übersprechsignalen von Signalen in danebenliegenden Kanälen entgegengewirkt wird. Auch hier findet eine Bit-Manipulation statt, die sich jedoch ausschließlich auf das Vorzeichen Bit oder Polaritätsbit in dem PCM-Wort bezieht, jedoch geschieht dies nicht in Abhängigkeit von der Wertigkeit der übrigen Bits, sondern in Abhängigkeit von der Kanallage oder -numerierung.

Im Hauptpatent (Anmeldung 27 42 783.4) ist jedoch das Vorzeichenbit von der Beeinflussung durch die Überwachungseinrichtung ausgenommen. Somit können durch sehr kleine Spannungen (nahe Null) Vorzeichenbitwechsel entstehen. Dadurch entstehen, auch wenn die übrigen Bits auf Null gesetzt sind, fälschlicherweise Wechselspannungen von 1/4096 des Aussteuerbereiches.

Es ist Aufgabe der vorliegenden Erfindung, auch für diesen Fall eine Maßnahme zur Unterdrückung des Verstärkens von kleinen Signalen vorzuschlagen. Die Lösung der Aufgabe geschieht dadurch, daß mit dem Ausgangssignal der Überwachungseinrichtung nur das Vorzeichenbit auf einen festen Wert (z. B. 1) gesetzt wird.

Es wird damit erreicht, daß beim Vorliegen von sehr kleinen Spannungen, kein Codewortwechsel stattfinden kann. Durch die Aussendung des dann konstanten Codewortes (im Beispiel 10 000 000 mit der Bedeutung + 0) wird nur noch ein geringer Gleichstromwert übertragen und somit eine Verstärkung auf 1/4096 des Aussteuergrenzwertes verhindert.

Durch Weiterbildung der Erfindung wird mit der Einbeziehung einer Zeitbewertung zusätzlich erreicht, daß die Schaltungsanordnung nicht bei jedem Nulldurchgang wirksam wird, sondern erst dann ihre eigentliche Aufgabe erfüllt, wenn für eine vorgegebene Zeit der Signalpegel unterhalb des vorgegebenen Wertes ist. Gegenüber dem Hauptpatent wird damit die durch einen konstanten Energieverlust entstehende Marke Restdümpfung verhindert, die bei kleinen Pegeln relativ so stark ansteigen würde, daß die CCITT Empfehlungen bezüglich der Dämpfung nicht einhaltbar wären. Wenn aber Spannungswerte angeboten werden, die oberhalb der vorgegebenen Schwelle liegen, schaltet die Überwachungseinrichtung sofort wieder das Vorzeichen frei.

Durch das Einbeziehen auch des 1. Bits in die von der Überwachungseinrichtung bewirkte Festeinstellung, läßt sich die Schwelle, ab der keine Spannungswerte ίο mehr übertragen werden sollen, verschieben, wobei die Einhaltung der CCITT-Empfehlunger. noch gewährleistet ist.

Nachfolgend wird die Erfindung anhand von Zeichnungen näher erläutert. Es zeigt

Fig. la die Anordnung zur Unterdrückung des Codewortwechsels +0/—Obei niedrigen Pegeln, Fig. 1 b die Anordnung der Bits im Codewort, F i g. 2a die Einbeziehung eines weiteren Bits in die Schaltungsanordnung nach Fig. 1, Fig. 2b die Anordnung der Bits im Codewort gernäß der Anordnung nach F i g. 2.

in der Fig. la ist ein Register REG dargestellt, das jeweils ein vom Analog-Digitalwandler gebildetes Wort aufnimmt und bis zur Übergabe in den Parallel-Seriell-Wandler PS speichert. Die ersten 7 Bits sind an eine Überwachungseinrichtung (Gatter U) angeschlossen, die ein logisches 1-Signal erzeugt, wenn alle 7 Bits den logischen Wert 0 darstellen.

Wenn dieses Signal direkt (gestrichelte Linie) dem j(i Gatter C 3 zugeführt wird, so kann damit das Vorzeichenbit sofort auf den festen Wert 1 eingestellt werden. Diese Funktion tritt dann aber auch immer ein. wenn ein Signal in der Nähe des Nullpunktes abgetastet wird, also auch bei einem normalen Nulldurchgang. Es 3> kommt dabei zu Energieverlusten bei der Rückgewinnung des Analogsignals, die sich in einer erhöhten Dämpfung bemerkbar machen.

Deshalb ist in der erfindungsgemäßen Schaltungsanordnung zusätzlich eine Zähleinrichtung Z vorgesehen, die bewirkt, daß die feste Einstellung von Bits erst nach Ablauf einer vorgegebenen Zeit wirksam wird.

Das Ausgangssignal vom Gatter U wird mit dem Rahmentakt RT {\25\is) im Gatter GS verknüpft, so daß ein Impuls entsteht, der dem Zähler Z zugeführt wird. Am Ausgang des Zähler Z erscheint eine Impulsflanke, wenn eine Anzahl von n-Zählschritttn erreicht wurde. Diese Anzahl der Zählschritte wird entsprechend der Periodendauer der niedrigsten zu übertragenden Frequenz festgelegt und beträgt bei einer Abtastrate von 8 kHz für eine niedrigste Frequenz von beispielsweise 300 Hz 8000 : 300 = 26,6 = 27 Zählschritte.

Mit der am Ausgang des Zählers erscheinenden

Impulsflanke wird die bistabile Kippstufe FF in die Arbeitslage gekippt, und am Ausgang Q erscheint ein logisches 1-Signal. Damit wird über das Oder-Gatter G 3 das Bit 8 (Vorzeichenbit) auf 1 gesetzt. Solange die bistabile Kippstufe in der Arbeitslage ist, kann sich das Bit 8 nicht verändern, und es wird entsprechend Fig. Ib immer das Wort 10 000 000 ausgesendet unabhängig davon, ob aus dem Register das Wort 00 000 000 oder 10 000 000 angeboten wurde.

Wenn eines oder mehrere der Bits 1 bis 7 wieder den Wert 1 annehmen, wird das Galter G 1 erfüllt, das mit ηί seinem Ausgangssignal sowohl den Zähler ZaIs auch die bistabile Kippstufe sofort in die Ruhelage stellt. Damit wird das PCM-Wort wieder unverändert vom Register in den Parallel-Serienwandler übertragen.

Bei einer Schaltungsanordnung nach Fig. 2a ist das Bit 1 von der Überwachung ausgenommen und wird ebenfalls von der bistabilen Kippstufe beeinflußt. Dadurch wird die Empfindlichkeit der erfindungsgemäßen Schaltungsanordnung entsprechend der /4-Kennlinie zu größeren Werten hin verändert.

Aus der F i g. 2b ist zu ersehen, daß entsprechend dem aus dem Register REG angebotenen PCM-Wort immer dann ein fest eingestelltes Wort z. B. 10 000 000 gebildet wird, wenn die Bits 2 bis 7 den Wert 0 aufweisen.

Hierzu 2 Blatt Zeichnungen

Claims (6)

Patentansprüche:

1. Schaltungsanordnung zur Unterdrückung des Verstärkens von sehr kleinen Geräusch- und Nebensprechsignalen in PCM-Systemen, wobei die PCM-Codeworte jeweils aus einem Vorzeichenbit und mehreren Informationsbits zur Darstellung der Spannungswerte gebildet sind und eine oder mehrere Bit-Stellen jedes PCM-Codewortes mit der niedrigeren Wertigkeit auf den niedrigsten Spannungswert (Null) gesetzt werden, wenn durch eine Überwachungseinrichtung, welche dis übrigen Bit-Stellen außer dem Vorzeichenbit des PCM-Codewortes überprüft, festgestellt wird, daß diese Bit-Stellen den niedrigsten Spannungswert darstellen, und wobei durch die Überwachungseinrichtung das Setzen der Bit-Stellen auf den niedrigsten Spannungswert veranlaßt wird, nach Patent 27 42 783, dadurch gekennzeichnet, daß mit dem Ausgangssignal der Überwachungseinrichtung (U) nur das Vorzeichenbit (b 8) auf einen festen Wert (z.B. 1) gesetzt und eine Umschaltung verhindert wird.

2. Schaltungsanordnung nach Anspruch !,dadurch gekennzeichnet, daß das Ausgangssignal der Überwachungseinrichtung mit dem Rahmentakt (RT) verknüpft und einem Zähler zugeführt wird, der eine der Zahl der Abtastzyklen einer Periode der niedrigsten zu übertragenden Frequenz entsprechende Stellenzahl aufweist und dadurch die Zeitdauer der Überwachung bestimmt, bevor mit dem Ausgangssignal des Zählers eine bistabile Kippstufe in die Arbeitslage gekippt wird und dadurch das Vorzeichenbit auf den festen Wert eingestellt wird.

3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die bistabile Kippstufe mit dem Rahmentakt zurückgesetzt wird, wenn die Überwachungseinrichtung das Erscheinen von größeren Spannungswerten erkennt, und daß damit das «o Vorzeichenbit wieder für eine Umschaltung freigegeben wird.

4. Schaltungsanordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß der Zähler mit dem gleichen Signal auf Null gestellt wird, mit dem die bistabile Kippstufe zurückgesetzt wird.

5. Schaltungsanordnung nach Anspruch I, dadurch gekennzeichnet, daß außer dem Vorzeichenbit auch weitere, die kleineren Spannungswerte darstellenden Bits auf einen festen Wert (Null) eingestellt werden können.

6. Schaltungsanordnung nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß die Schaltmittel für die Realisierung der Erfindung innerhalb der PCM-Sendeanordnung integriert sind.