-
Schaltungsanordnung zur Unterdrückung des Verstärkens von sehr kleinen
Geräusch-und Nebensprechsignalen in PCM-Systemen Zusatz zu P 2 742 783.4-31 Die
Erfindung betrifft eine Schaltungsanordnung zur Unterdrückung des Verstärkens von
sehr kleinen Geräusch-und Nebensprechsignalen in PCM-Systemen, wobei die PCM-Codeworte
jeweils aus einem Vorzeichenbit (b8) und mehreren Informationsbits (b1 bis b7) zur
Darstellung der Spannungswerte gebildet sind und eine oder mehrere Bit-Stellen (b1
bis bn) jedes PCM-Codewortes, welche die Information über den kleineren Spannungswert
beinhalten, auf den niedrigsten Spannungswert (Null) gesetzt werden, wenn durch
eine Überwachungseinrichtung (UG), welche die übrigen Bit-Stellen (bn+1 bis b7)
außer dem Vorzeichenbit des PCM-Codewortes überprüft, festgestellt wird, daß diese
Bit-Stellen (bn+1 bis b7) den niedrigsten Spannungswert (Null) darstellenßund wobei
durch die Überwachungseinrichtung (UG) das Setzen der Bit-Stellen (b1 bis bn) auf
den niedrigsten Spannungswert (Null) veranlaßt wird.
-
Die Pulscodemodulation wird in der Übertragungstechnik und in der
Vermittlungstechnik angewendet, wobei die Sprachsignale in Form digitalisierter
Abtastproben gesendet und empfangen werden. Es wird also von å jeder Abtastprobe
ein binär codiertes Wort gebildet, das den Amplitudenwert dieser Abtastprobe beinhaltet.
-
Die Vorteile der Digitalisierung liegen vor allem in einer verzerrungsfreien,
dämpfungsarmen und unempfindlich gegen Störungen durchführbaren Ubertragung von
Signalen. Auch innerhalb von Vermittlungsanlagen macnt man sich diese Vorteile zunutze,
weil IVM-Slgnale zudem auch leicht mit integrierten Schaltkreisen verarbeitet werden
können.
-
Ein Nachteil der PCM besteht jedoch darin, daß im Gegensatz zu einem
PAM-Signal aus einem PCM-Signal, das ursprüngliche Informationssignal nicht fehlerfrei
wieder gewonnen werden kann. Diese Fehler berunen darauf, daß ein digitalisiertes
Signal naturgemäß Sprünge aufweisen muß und keine Zwischenwerte darstellen kann,
die kleiner sind als die durch die gewählte Coaierung darstellbaren Zahlen. Man
könnte nun den Fehler dadurch gering halten, indem die Abstufung bei der Digitalisierung
sehr fein gewählt wird. Diese Maßnahme bedeutet jedoch einen sehr hohen Aufwand,
weil dann viele Bits erforderlich sind und dadurch die wandler und Speicher wesentlich
verteuert werden.
-
m sowchl eine wirtschaftlich vertretbare Lösung als auch einen bei
der Digitalisierung gleichbleibend relativ kleinen Fehler zu erreichen, wurde die
Anzahl der Bits auf 8 festgelegt, und die Digitalisierung wird nach einer nicht
linearen Kennlinie vorgenommen.
-
Diese international festgelegte, sogenannte A-Kennlinie besteht aus
13 linearen Segmenten. Innerhalb eines Segmentes ist die Stufenhöhe konstant, sie
ändert sich jedoch von Segment zu Segment um den Faktor 2.
-
Damit wird erreicht, daß kleine Signale wesentlich feier abgestuft
werden als größere Signale und somit der durch die Stufung hervorgerufene Fehler
in allen Bereichen bezogen auf das Gesamtsignal gleich bleibt.
-
Die größeren Signale werden dabei an der Sendestelle gepreßt-also
komprimiert-und müssen an der Empfangsstelle nach der gleichen A-Kennlinie wieder
gedehnt-also expandiert-werden. Für diese Vorgänge wurde-zusammengezogen aus den
Begriff er Xomprimierung und Expandierung-die Bezeichnung Kompandierung eingeführt.
-
in nach diesen Festlegungen zusammengestelltes PCM-Wort bestent also
aus 8 Bit, die folgende Bedeutung haben.
-
Die Bits 1 bis 4 geben den Spannungswert innerhalb eines Segmentes
der A-Kerrlinie an.
-
Die Bits 5,6 und 7 bezeichnen mit ihrer Kodierung daswenige Segment
der Kompandierungskennlinie1 indem sich der digitalisierte Spannungswert befindet.
-
Das Bit 8 ist das Vorzeichenbit und gibt die Polarität des Signals
an.
-
Die Bit-Numerierung entspricht hierbei der Angabe in Fig.2 des hauptpatentes.
Eine ausführliche Darstellung der A-kennlinie ist in den Fig.4 und 5 des Hauptpatentes
wiedergegeben.
-
Obwohl eie Kompandierung nach der A-Kennlinie vorgenommen wird, kann
es vorkommen, daß systembedingte Verstärkungsfehler auftreten, wenn kleine Spannungspegel
auf einem in Rune befindlicher Kanal (z.B. Geräusch er Nebensprechsignale ) eie
Bitwecnsel verursachen. Damit ist
eine der Wertigkeit eines Codierschrittes
entsprechende Verstärkung dieses Signals eingetreten, weil am vmpfangsort eine daraus
resultierende analoge Spannung erzeugt wird.
-
Das EauStpatent (Anmeldung 27 42 78304) schlägt deshalb vor7 mit einer
Überwachungseinrichtung festzustellen1 ob in einem PCM-Wort ein bestimmter Spannungspegel
vorhanden ist. Wenn bei der Prüfung einiger Bits festgestellt wird, daß diese den
Wert Null enthalten, so werden auch die übrigen, geringere Spannungswerte darstellende
Bits auf Null gesetzt. Dadurch wird erreicht, daß Spannungswerte erst ab einem gewissen
Pegel gesendet werden und somit zu kleine Signale nicht zu einer Aussteuerung führen
Im Hauptpatent (Anmeldung 27 42 78304) ist jedoch das Vorzeichenbit von der Beeinflussung
durch die Überwachungseinrichtung ausgenommen Somit können durch sehr kleine Spannungen
(nahe Null) Vorzeichenbitwechsel entstehen Dadurch entstehen, auch wenn die übrigen
Bits auf Null gesetzt sind, Wechselspannungen von 1/4096 des Aussteuerbereiches
Es ist Aufgabe der vorliegenden Erfindung, auch für diesen Fall eine Maßnahme zur
Unterdrückung des 7erstärkens von kleinen Signalen vorzuschlagen Die Lösung der
Aufgabe geschieht dadurch, daß mit dem Ausgangssignal der Überwachungseinrichtung
nur das Vorzeichen bit auf einen festen Wert (z.B. 1) gesetzt wird.
-
Es wird damit erreicht, daß beim Vorliegen von sehr kleinen Spamal1ngen,
kein Codewortwechsel stattfinden kann. Durch die Aussendung des dann konstanten
Codewortes
(im Beispiel 1000 0000 mit der Bedeutung +O) wird nur
noch ein geringer Gleichstromwert ünertragen und somit eine Verstärkung auf 1/4096
des Aussteuergrenzwertes verhindert.
-
Mit der Erfindung wird durch die Einbeziehung einer Zeitbewertung
zusätzlich erreicht daß die Schaltungsanordnung nicht bei jedem Nulldurchgang wirksam
wird, sondern erst dann ihre eigentliche Aufgabe erfüllt, wenn für eine vorgegebene
Zeit der Signalpege unterhalb des vorgegebenen Wertes ist. Gegenüber dem Hauptpatent
wird damit die durch einen konstanten Energieverlust entstehende starke Restdämpfung
vernindert, die bei kleinen Pegeln relativ so stark ansteigen würde, daß die CCITT
Empfehlungen bezüglich der Dämpfung nicht einhaltbar wären. Wenn aber Sparr ^~E-werte
angeboten werden, die oberhalb der vorgegehenen Schwelle liegen, schaltet die Überwachungseinrichtung
sofort wieder das Vorzeichen frei.
-
Durch das Einbeziehen auch des 1.Bits in die von der Überwachungseinrichtung
bewirkte Festeinstellung, läßt sich die Schwelle, ab der keine Spannungswerte mehr
übertragen werden sollen, verschieben, wobei die Einhaltung der CCIT mpfehlungen
noch gewährleistet ist.
-
Nachfolgend wird die Erfindung anhand von Zeichnungen näher erläutert.
-
Es zeigt: Fig.1a Die Anordnung zur Unterdrückung des Codewortwechsels
+0/-0 bei niedrigen Pegeln Fig.1b Die Anordnung der Bits im Codewort Fig.2a Die
Einbeziehung eines weiteren Bits in die Schaltungsanoranurig nach Fig.1 Fig.2b Die
Anordnungen der Bits im Codewort gemäß der Anordnung nach Fig.2
In
der Fig.1a ist ein Register REG dargestellt, das äeweils ein vom Analog-Digitalwandler
gebildetes Wort aufnimmt und bis zur Übergabe in den Parallel-Seriell-Wandler PS
speichert, Die ersten 7 Bits sind an eine Überwachungseinrichtung (Gatter U) angeschlossen1
die ein logisches 1-Signal erzeugt, wenn alle 7 Bits den logischen Wert 0 darstellen.
-
Wenn dieses Signal direkt (gestrichelte Linie) dem Gatter G3 zugeführt
wird, so kann damit das Vorzeichenbit sofort auf den festen Wert 1 eingestellt werden.
Diese Funktion tritt dann aber auch immer ein, wenn ein Signal in der Nähe des Nullpunktes
abgetastet wird, also auch bei einem normalen Nulldurchgang. Es kommt dabei zu Energieverlusten
bei der Rückgewinnung des Analogsignals, die sich in einer erhöhten Dämpfung bemerkbar
machen.
-
Deshalb ist in der erfindungsgemäßen Schaltungsanordnung zusätzlich
eine Zähleinrichtung Z vorgesehen, die bewirkt, daß die feste Einstellung von Bits
erst nach Ablauf einer vorgegebenen Zeit wirksam wird.
-
Das Ausgangssignal vom Gatter U wird mit dem Rahmentakt RT (125 µs)
im Gatter G2 verknüpft, so daß ein Impuls entsteht, der dem Zähler Z zugeführt wird.
Am Ausgang des Zähler Z erscheint eine Impulsflanke, wenn eine Anzahl von n-Zählschritten
erreicht wurde. Diese Anzahl der Zählschritte wird entsprechend der Periodendauer
der niedrigsten zu übertragenden Frequenz festgelegt und beträgt bei einer Abtastrate
von 8kHz für eine niedrigste Frequenz von beispielsweise 300 Hz 8000: 300 = 26,6
27 Zählschritte.
-
Mit der am Ausgang des Zählers erscheinenden Impulsflanke wird die
bistabile Kippstufe FF in die Arbeitslage gekippt, und am Ausgang Q erscheint ein
logisches 1-Signal. Damit wird über das Oder-Gatter G3 das Bit 8 (Vorzeichenbit)
auf 1 gesetzt. Solange die bistabile Kippstufe in der Arbeitslage ist, kann sich
das Bit 8 nicht verändern, und es wird entsprechend Fig.1b immer das Wort 1000 0000
ausgesendet unabhängig davon ob aus dem Register das Wort 0000 0000 oder 1000 0000
angeboten wurde.
-
Wenn eines oder mehrere der Bits 1 bis 7 wieder den Wert 1 annehmen,
wird das Gatter G1 erfüllt, das mit seinem Ausgangssignal sowohl den Zähler Z als
auch die bistabile Kippstufe sofort in die Ruhelage stellt.
-
Damit wird das PCM-Wort wieder unverändert vom Register in den Parallel-Serienwandler
übertragen.
-
Bei einer Schaltungsanordnung nach Fig.2a ist das Bit 1 von der Überwachung
ausgenommen und wird ebenfalls von der bistabilen kippstufe beeinflußt. Dadurch
wird die Empfindlichkeit der erfindungsgemäßen Schaltungsanordnung entsprechend
der A-Kennlinie zu größeren Werten hin verändert.
-
Aus der Fig.2b ist zu ersehen, daß entsprechend dem aus dem Register
REG angebotenen PCM-Wort immer dann ein fest eingestelltes Wort z.B. 1000 0000 gebildet
wird, wenn die Bits 2 bis 7 den Wert 0 aufweisen.