JPH0786367A - データサンプリングモジュールおよび回路試験装置 - Google Patents

Abstract

(57)【要約】 【目的】 制御系の任意のディジタルタイミングに同期
したアナログ信号の取込みを容易かつ的確に遂行するこ
とが可能なデータサンプリング技術および回路試験技術
を提供する。 【構成】 アナログ回路からアナログ信号を取り込んで
保持する動作を行うサンプル・アンド・ホールド回路１
と、サンプル・アンド・ホールド回路１に保持されたア
ナログ信号をディジタル信号に変換する動作を行うアナ
ログ・ディジタル変換回路２と、アナログ・ディジタル
変換回路２からのディジタルデータを格納する動作を行
い、データ読み出しポート６ａを介して外部からアクセ
スされるメモリ３と、外部のタイミング制御信号６ｂに
基づいて、サンプル・アンド・ホールド信号５ａ，コン
バート信号５ｂ，メモリ・ストア信号５ｃを生成する動
作を行うタイミング制御回路４とからなるデータサンプ
リングモジュールである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データサンプリング技
術および回路試験技術に関し、特に、アナログ・ディジ
タル混在回路の試験や故障解析等に適用して有効な技術
に関するものである。

【０００２】

【従来の技術】たとえば、通信用やハードウェアのコン
トローラ用のＬＳＩ等においては、通常、アナログ・デ
ィジタル混在回路となり、このような回路の機能試験や
故障解析では、上位の制御コンピュータにおける任意の
ディジタルタイミングに同期したアナログ信号の測定が
要求される場合がある。

【０００３】なお、アナログ・ディジタル混在回路の試
験技術については、たとえば、株式会社工業調査会、昭
和５６年１１月１０日発行、「電子材料」１９８１年１
１月号別刷Ｐ２０６〜Ｐ２１３、等の文献に記載されて
いる。

【０００４】

【発明が解決しようとする課題】従来では、制御コンピ
ュータがアナログ回路の各部におけるデータの取込みや
ディジタル変換等のタイミング制御に個別に介入するこ
とが一般的であったため、試験や故障解析のための制御
ソフトウェアが複雑になり、測定操作の速度向上も困難
であるという問題がある。

【０００５】また汎用性も低いため、対象となる被試験
回路の種別毎にその都度、試験用のハードウェアやソフ
トウェアを作成する必要がある、という問題があった。

【０００６】本発明の目的は、制御系の任意のディジタ
ルタイミングに同期したアナログ信号の取込みを容易か
つ的確に遂行することが可能なデータサンプリング技術
を提供することにある。

【０００７】本発明の他の目的は、アナログ回路におけ
る複数箇所の測定データの収集を高速に遂行することが
可能なデータサンプリング技術を提供することにある。

【０００８】本発明のさらに他の目的は、ディジタル制
御系の任意のディジタルタイミングに同期したアナログ
信号の取込みを容易かつ的確に遂行することが可能な回
路試験技術を提供することにある。

【０００９】本発明のさらに他の目的は、アナログ回路
における複数箇所の測定データの収集を高速に遂行する
ことが可能な回路試験技術を提供することにある。

【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１１】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【００１２】請求項１記載の発明は、第１のタイミング
信号に基づいてアナログデータのサンプリングおよび保
持動作を行うサンプル・アンド・ホールド手段と、第２
のタイミング信号に基づいてサンプル・アンド・ホール
ド手段に保持されたアナログデータを所望のビット幅の
ディジタルデータに変換するアナログ・ディジタル変換
手段と、第３のタイミング信号に基づいてアナログ・デ
ィジタル変換手段からの出力を外部からアクセス可能に
格納する記憶手段と、外部から入力されるタイミング制
御信号に基づいて第１，第２および第３のタイミング信
号を生成するタイミング制御手段とを備えたデータサン
プリングモジュールである。

【００１３】また、請求項２記載の発明は、請求項１記
載のデータサンプリングモジュールにおいて、サンプル
・アンド・ホールド手段、アナログ・ディジタル変換手
段、記憶手段およびタイミング制御手段が単一の集積回
路からなる構造としたものである。

【００１４】また、請求項３記載の発明は、複数の請求
項１記載のデータサンプリングモジュールと、上位装置
からの指令に基づいて記憶手段に格納されたディジタル
データを読み出して所望の演算処理を施すディジタル信
号処理手段と、個々のデータサンプリングモジュールに
おけるタイミング制御手段にタイミング制御信号を与え
る制御回路とを備えた回路試験装置である。

【００１５】また、請求項４記載の発明は、請求項３記
載の回路試験装置において、動作が正常であることが既
知の良品のアナログ回路と、機能の良否が未知の被試験
アナログ回路の各々における同一の測定箇所にデータサ
ンプリングモジュールを接続してディジタルデータを収
集し、両者から収集されたディジタルデータを照合する
ことにより、被試験アナログ回路の良否判定を行うよう
にしたものである。

【００１６】

【作用】上記した本発明のデータサンプリングモジュー
ルによれば、たとえば、上位のディジタル制御系では、
随時、外部からタイミング制御信号を与える、という簡
単かつ標準的な操作で、データサンプリングモジュール
内の記憶手段から目的のアナログデータのディジタル変
換結果を読み出すことが可能となり、制御系の任意のデ
ィジタルタイミングに同期したアナログ信号の取込みを
容易かつ的確に遂行することができる。また、サンプル
・アンド・ホールド回路やアナログ・ディジタル変換手
段等の制御に上位のディジタル制御系が介入する必要が
なく、アナログ回路における複数箇所の測定データの収
集を高速に遂行することができるとともに、データサン
プリングモジュールと外部のディジタル制御系とのイン
ターフェイスを標準化でき、データサンプリングモジュ
ールが組み込まれる試験システム等の汎用性が向上す
る。

【００１７】また、本発明の回路試験装置によれば、デ
ィジタル信号処理手段は、測定対象のアナログ回路の任
意の部位に接続された個々のデータサンプリングモジュ
ールに対してタイミング制御信号を発行するだけで、当
該データサンプリングモジュール内の記憶手段に測定結
果をデータとして得ることができ、制御系の任意のディ
ジタルタイミングに同期したアナログ信号の取込みを容
易かつ的確に遂行することができる。また、サンプル・
アンド・ホールド回路やアナログ・ディジタル変換手段
等の制御にディジタル信号処理手段が介入する必要がな
く、アナログ回路における複数箇所の測定データの収集
を高速に遂行することができるとともに、データサンプ
リングモジュールとディジタル信号処理手段とのインタ
ーフェイスが標準化され、回路試験装置の汎用性が向上
する。

【００１８】

【実施例】以下、本発明の実施例を図面を参照しながら
詳細に説明する。

【００１９】（実施例１）図１は、本発明の一実施例で
あるデータサンプリングモジュールの構成の一例を示す
概念図である。

【００２０】本実施例のデータサンプリングモジュール
は、サンプル・アンド・ホールド回路１，アナログ・デ
ィジタル変換回路２，メモリ３，タイミング制御回路４
で構成されている。

【００２１】サンプル・アンド・ホールド回路１は、サ
ンプル・アンド・ホールド信号５ａが入力されたタイミ
ングで、図示しないプローブ等を介して測定対象のアナ
ログ回路からアナログ信号を取り込んで保持する動作を
行う。

【００２２】アナログ・ディジタル変換回路２は、コン
バート信号５ｂの入力を契機として、サンプル・アンド
・ホールド回路１に保持されているアナログ信号を所望
のビット幅のディジタル信号に変換する動作を行う。

【００２３】メモリ３は、メモリ・ストア信号５ｃの入
力を契機としてアナログ・ディジタル変換回路２から出
力されるディジタルデータを格納する動作を行う。この
メモリ３にはデータ読み出しポート６ａが設けられてお
り、外部の、たとえばマイクロプロセッサやディジタル
信号処理装置等の図示しないディジタル制御系は、当該
データ読み出しポート６ａを介してメモリ３の内容を読
み出すことが可能になっている。

【００２４】タイミング制御回路４は、上位の図示しな
いディジタル制御系から入力されるタイミング制御信号
６ｂ等の命令に基づいて、サンプル・アンド・ホールド
信号５ａ，コンバート信号５ｂ，メモリ・ストア信号５
ｃを所定のタイミングで生成する動作を行う。このタイ
ミング制御回路４によるデータサンプリングモジュール
の制御動作の一例を図５のフローチャートに例示する。

【００２５】すなわち、タイミング制御回路４は、上位
のディジタル制御系からタイミング制御信号６ｂ等の命
令を受領すると、命令デコードを行った後、サンプル・
アンド・ホールド回路１を起動する。そして、必要に応
じて所定のウェイト動作等によってタイミング調整を行
った後、アナログ・ディジタル変換回路２を起動し、さ
らに、メモリ３に対してメモリストア信号を与えること
により、アナログ・ディジタル変換回路２で得られた変
換結果をメモリ３へ格納させる。その後、上位のディジ
タル制御系に対してサンプリング完了フラグを送出する
ことにより、命令されたアナログデータのサンプリング
およびアナログ・ディジタル変換処理が完了したことを
報告する。

【００２６】このサンプリング完了フラグの受領を契機
に、上位のディジタル制御系は、データ読み出しポート
６ａを介してメモリ３から変換結果を読み出して所望の
処理を実行する。

【００２７】このように、本実施例のデータサンプリン
グモジュールによれば、外部のディジタル制御系は、随
時、タイミング制御信号６ｂをタイミング制御回路４に
与えるだけで、メモリ３から、目的のアナログ回路にお
けるアナログ信号のディジタル変換結果をメモリ３から
読み出すことが可能となり、ディジタル制御系の任意の
ディジタルタイミングに同期したアナログ信号の取込み
を容易かつ的確に遂行することができる。

【００２８】また、ディジタル制御系が、たとえばデー
タサンプリングモジュールを構成するサンプル・アンド
・ホールド回路１やアナログ・ディジタル変換回路２等
の動作に介入する必要がなく、ディジタル制御系のソフ
トウェアやハードウェア構成が簡略化されるとともに、
データサンプリングモジュールを含めた動作の高速化が
達成される。

【００２９】なお、図３に例示されるように、サンプル
・アンド・ホールド回路１，アナログ・ディジタル変換
回路２およびメモリ３を単一の集積回路１００の内部に
形成し、サンプル・アンド・ホールド指令端子４ａ，コ
ンバート指令端子４ｂ，ストア指令端子４ｃを介して、
外部から、各部の動作を制御するとともに、データ読み
出しポート６ａを介して外部からアナログ・ディジタル
変換結果を読み出す構成としてもよい。

【００３０】（実施例２）図２は、本発明の他の実施例
であるデータ収集システムの構成の一例を示す概念図で
ある。

【００３１】図２において、７はアナログ・ディジタル
回路混在の被試験回路であり、８ａ〜８ｅはアンプ，フ
ィルタ，抵抗等の回路素子である。

【００３２】９は本実施例のデータ収集システムであ
り、１０ａ〜１０ｃは、プローブ１４ａ〜１４ｃを経由
して被試験回路７のアナログデータの収集を行うデータ
サンプリングモジュール、１１は、データサンプリング
モジュール１０ａ〜１０ｃの各々におけるメモリ３のデ
ータ読み出しポート６ａに接続されるディジタル信号処
理装置であり、データサンプリングモジュール１０ａ〜
１０ｃが収集したデータを高速で処理する。ディジタル
信号処理装置１１は、たとえば、ディジタル・シグナル
・プロセッサや高速のマイクロプロセッサ等からなる。

【００３３】１２は個々のデータサンプリングモジュー
ル１０ａ〜１０ｃの各々のタイミング制御回路４に対し
て個別にタイミング制御信号６ｂを与える制御回路であ
り、１３は、ディジタル信号処理装置１１および制御回
路１２に所望のコマンドを発行して制御するコントロー
ラである。

【００３４】以下、本実施例のデータ収集システムの作
用の一例を説明する。

【００３５】まず、被試験回路７における所望の測定点
Ａ〜Ｃの各々に、データサンプリングモジュール１０ａ
〜１０ｃの各々のプローブ１４ａ〜１４ｃを接続する。

【００３６】その後、コントローラ１３は、制御回路１
２を介して、任意のデータサンプリングモジュール１０
ａ〜１０ｃを起動することにより、任意の測定点Ａ〜Ｃ
でのデータ収集を行わせ、同時に、ディジタル信号処理
装置１１に対して、対応するデータサンプリングモジュ
ール１０ａ〜１０ｃ内のメモリ３からのディジタルデー
タの読み出しおよび所望の演算処理の実行を指令し、処
理結果を取得する。

【００３７】具体的な処理としては、たとえば、特定の
測定点Ａにおける測定結果に依存したタイミングで、他
の測定点Ｂ，Ｃにおけるデータ収集を実行する、等の処
理を行うことができる。

【００３８】また、たとえば、図４に例示されるよう
に、複数のプローブ１４ａ〜１４ｃを、動作が正常であ
ることが既知の良品回路７Ａと、被試験回路７の双方の
同じ測定点に接続し、両者の動作を、同期的あるいは非
同期的に測定して照合することにより、被試験回路７の
機能動作の良否判定試験を行うこともできる。

【００３９】本実施例においては、被試験回路７におけ
る複数の測定点でのアナログデータの収集を同時に行う
ことができ、収集データの演算処理（ＦＦＴ，ＤＦＴ，
フィルタリング，Ｓ／Ｎ比算出等）はディジタル信号処
理装置１１が実行するので、コントローラ１３の制御ソ
フトウェアは、たとえばディジタル信号処理装置１１に
よる演算処理後のデータの判定、測定試験操作の全体の
シーケンス制御等を行うだけでよく、大幅に簡略化でき
る。また、コントローラ１３とディジタル信号処理装置
１１や制御回路１２との間におけるインターフェイス
を、被試験回路７の種別に影響されることなく標準化で
き、データ収集システム９の汎用性が向上する。

【００４０】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。

【００４１】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。

【００４２】すなわち、本発明のデータサンプリングモ
ジュールによれば、制御系の任意のディジタルタイミン
グに同期したアナログ信号の取込みを容易かつ的確に遂
行することができる、という効果が得られる。また、ア
ナログ回路における複数箇所の測定データの収集を高速
に遂行することができる、という効果が得られる。

【００４３】また、本発明の回路試験装置によれば、制
御系の任意のディジタルタイミングに同期したアナログ
信号の取込みを容易かつ的確に遂行することができる、
という効果が得られる。また、アナログ回路における複
数箇所の測定データの収集を高速に遂行することができ
る、という効果が得られる。

【図面の簡単な説明】

【図１】本発明の一実施例であるデータサンプリングモ
ジュールの構成の一例を示す概念図である。

【図２】本発明の一実施例であるデータ収集システムの
構成の一例を示す概念図である。

【図３】本発明の一実施例であるデータサンプリングモ
ジュールの構成の一例を示す概念図である。

【図４】本発明の一実施例であるデータ収集システムの
応用例を示す概念図である。

【図５】本発明の一実施例であるデータサンプリングモ
ジュールの作用の一例を示すフローチャートである。

【符号の説明】

１ サンプル・アンド・ホールド回路 ２ アナログ・ディジタル変換回路 ３ メモリ ４ タイミング制御回路 ５ａ サンプル・アンド・ホールド信号 ５ｂ コンバート信号 ５ｃ メモリ・ストア信号 ６ａ データ読み出しポート ６ｂ タイミング制御信号 ７ 被試験回路 ７Ａ 良品回路 ８ａ〜８ｅ 回路素子 ９ データ収集システム １０ａ〜１０ｃ データサンプリングモジュール １１ ディジタル信号処理装置 １２ 制御回路 １３ コントローラ １４ａ〜１４ｃ プローブ Ａ〜Ｃ 測定点 １００ 集積回路 ４ａ サンプル・アンド・ホールド指令端子 ４ｂ コンバート指令端子 ４ｃ ストア指令端子

Claims (4)

【特許請求の範囲】
1. 【請求項１】 第１のタイミング信号に基づいてアナロ
   グデータのサンプリングおよび保持動作を行うサンプル
   ・アンド・ホールド手段と、第２のタイミング信号に基
   づいて前記サンプル・アンド・ホールド手段に保持され
   たアナログデータを所望のビット幅のディジタルデータ
   に変換するアナログ・ディジタル変換手段と、第３のタ
   イミング信号に基づいて前記アナログ・ディジタル変換
   手段からの出力を外部からアクセス可能に格納する記憶
   手段と、外部から入力されるタイミング制御信号に基づ
   いて前記第１，第２および第３のタイミング信号を生成
   するタイミング制御手段とを備えたことを特徴とするデ
   ータサンプリングモジュール。
2. 【請求項２】 前記サンプル・アンド・ホールド手段、
   前記アナログ・ディジタル変換手段、前記記憶手段およ
   び前記タイミング制御手段が単一の集積回路からなるこ
   とを特徴とする請求項１記載のデータサンプリングモジ
   ュール。
3. 【請求項３】 複数の請求項１記載のデータサンプリン
   グモジュールと、上位装置からの指令に基づいて前記記
   憶手段に格納された前記ディジタルデータを読み出して
   所望の演算処理を施すディジタル信号処理手段と、個々
   の前記データサンプリングモジュールにおける前記タイ
   ミング制御手段に前記タイミング制御信号を与える制御
   回路とを備えたことを特徴とする回路試験装置。
4. 【請求項４】 動作が正常であることが既知の良品のア
   ナログ回路と、機能の良否が未知の被試験アナログ回路
   の各々における同一の測定箇所に前記データサンプリン
   グモジュールを接続して前記ディジタルデータを収集
   し、前記両者から収集されたディジタルデータを照合す
   ることにより、前記被試験アナログ回路の良否判定を行
   うことを特徴とする請求項３記載の回路試験装置。