JPH10253795A - 核計装装置の出力調整回路 - Google Patents
核計装装置の出力調整回路Info
- Publication number
- JPH10253795A JPH10253795A JP9056497A JP5649797A JPH10253795A JP H10253795 A JPH10253795 A JP H10253795A JP 9056497 A JP9056497 A JP 9056497A JP 5649797 A JP5649797 A JP 5649797A JP H10253795 A JPH10253795 A JP H10253795A
- Authority
- JP
- Japan
- Prior art keywords
- output
- value
- setting
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E30/00—Energy generation of nuclear origin
- Y02E30/30—Nuclear fission reactors
Landscapes
- Monitoring And Testing Of Nuclear Reactors (AREA)
Abstract
(57)【要約】
【課題】 原子炉出力信号を調整して所定の出力信号を
得る場合に、ＣＰＵやＳ／Ｗを必要とせず簡単な回路で
実現する。 【解決手段】 核計装検出器からの検出信号が入力アン
プ１を経た信号（Ｖｒｅｆ）と、設定器４で調整すべき
所定の増幅度（Ｄ）をデジタル値で設定した信号とを上
記乗算型Ｄ／Ａ変換回路に入力して乗算し、その乗算結
果を出力信号（Ｖｏｕｔ）として出力する。
得る場合に、ＣＰＵやＳ／Ｗを必要とせず簡単な回路で
実現する。 【解決手段】 核計装検出器からの検出信号が入力アン
プ１を経た信号（Ｖｒｅｆ）と、設定器４で調整すべき
所定の増幅度（Ｄ）をデジタル値で設定した信号とを上
記乗算型Ｄ／Ａ変換回路に入力して乗算し、その乗算結
果を出力信号（Ｖｏｕｔ）として出力する。
Description
【０００１】
【発明の属する技術分野】この発明は、加圧水型原子力
プラント等の原子炉の出力を監視する炉外計装装置にお
いて、核計装検出器からの出力信号を原子炉熱出力の大
きさに校正する出力調整回路に関するものである。
プラント等の原子炉の出力を監視する炉外計装装置にお
いて、核計装検出器からの出力信号を原子炉熱出力の大
きさに校正する出力調整回路に関するものである。
【０００２】
【従来の技術】従来の出力調整回路を図７に示す。図に
おいて、１は核計装検出器からの入力信号（アナログ信
号）を受ける入力アンプ、３は出力信号を出力する出力
アンプ、５は入力信号を目標とする出力値に変換する増
幅回路、６は増幅回路の増幅度を決める設定器である。
おいて、１は核計装検出器からの入力信号（アナログ信
号）を受ける入力アンプ、３は出力信号を出力する出力
アンプ、５は入力信号を目標とする出力値に変換する増
幅回路、６は増幅回路の増幅度を決める設定器である。
【０００３】次に動作について説明する。図７の設定器
は例えば可変抵抗器のような調整器であり、抵抗値によ
って増幅回路５の増幅度が決定される。入力アンプ１か
らの信号は増幅回路５によって、設定器６で設定された
増幅度により増幅され、出力アンプ３から外部へ出力さ
れる。
は例えば可変抵抗器のような調整器であり、抵抗値によ
って増幅回路５の増幅度が決定される。入力アンプ１か
らの信号は増幅回路５によって、設定器６で設定された
増幅度により増幅され、出力アンプ３から外部へ出力さ
れる。
【０００４】
【発明が解決しようとする課題】従来の方法は、構成は
簡素であるが、操作員が出力アンプ３の出力値を見なが
ら設定器６の操作を行うため、時間がかかり、また、本
調整は原子炉運転中に行われることがあることから、操
作員の負担が大きくなる問題があった。また、設定器６
として、可変抵抗器が使用されているため、抵抗値の変
化により増幅回路５の増幅度が、操作員の意に反して大
きく変化する可能性があるという潜在的な問題を含むも
のであった。
簡素であるが、操作員が出力アンプ３の出力値を見なが
ら設定器６の操作を行うため、時間がかかり、また、本
調整は原子炉運転中に行われることがあることから、操
作員の負担が大きくなる問題があった。また、設定器６
として、可変抵抗器が使用されているため、抵抗値の変
化により増幅回路５の増幅度が、操作員の意に反して大
きく変化する可能性があるという潜在的な問題を含むも
のであった。
【０００５】また、この方法を改善する方法として、例
えば特公昭５１−３６４３８号公報あるいは特開昭６３
−２３８５９７号公報に示されるものがあるが、これら
では、いずれも、ＣＰＵとＳ／Ｗを使用したものであ
り、改善のためには大幅な設備の変更を要するという問
題がある。
えば特公昭５１−３６４３８号公報あるいは特開昭６３
−２３８５９７号公報に示されるものがあるが、これら
では、いずれも、ＣＰＵとＳ／Ｗを使用したものであ
り、改善のためには大幅な設備の変更を要するという問
題がある。
【０００６】この発明は上記のような課題を解決するた
めになされたものであり、簡略な構成で容易に出力信号
レベルを目標値に調整する手段を得ることを目的とす
る。
めになされたものであり、簡略な構成で容易に出力信号
レベルを目標値に調整する手段を得ることを目的とす
る。
【０００７】
（１）この発明に係る核計装装置の出力調整回路は、原
子炉からの出力を検出した検出信号を調整する核計装装
置の出力調整回路において、出力調整用の増幅度を設定
する設定手段と、上記設定された増幅度と入力される上
記検出信号とを乗算し、出力調整値として出力する乗算
型Ｄ／Ａ変換回路を備えたものである。 （２）また、原子炉からの出力を検出した検出信号を調
整する核計装装置の出力調整回路において、設定手段と
乗算型Ｄ／Ａ変換回路とを備え、設定手段は、設定時の
上記検出信号に対応する出力調整値を目標設定値として
設定すると共に、この設定された目標出力値と設定時の
上記検出信号との比に応じた出力比率を増幅度として設
定する手段とし、設定後は上記設定した増幅度と上記検
出信号を入力として上記乗算型Ｄ／Ａ変換回路で乗算
し、出力調整値として出力するようにしたものである。
子炉からの出力を検出した検出信号を調整する核計装装
置の出力調整回路において、出力調整用の増幅度を設定
する設定手段と、上記設定された増幅度と入力される上
記検出信号とを乗算し、出力調整値として出力する乗算
型Ｄ／Ａ変換回路を備えたものである。 （２）また、原子炉からの出力を検出した検出信号を調
整する核計装装置の出力調整回路において、設定手段と
乗算型Ｄ／Ａ変換回路とを備え、設定手段は、設定時の
上記検出信号に対応する出力調整値を目標設定値として
設定すると共に、この設定された目標出力値と設定時の
上記検出信号との比に応じた出力比率を増幅度として設
定する手段とし、設定後は上記設定した増幅度と上記検
出信号を入力として上記乗算型Ｄ／Ａ変換回路で乗算
し、出力調整値として出力するようにしたものである。
【０００８】（３）また、上記（２）において、設定手
段は、目標出力値をアナログ値で設定すると共に、この
アナログ設定値と設定時の原子炉からの出力を検出した
アナログ検出信号との比に応じた出力比率をＡ／Ｄ変換
し増幅度として設定する手段としたものである。
段は、目標出力値をアナログ値で設定すると共に、この
アナログ設定値と設定時の原子炉からの出力を検出した
アナログ検出信号との比に応じた出力比率をＡ／Ｄ変換
し増幅度として設定する手段としたものである。
【０００９】（４）また、上記（２）において、設定手
段は、目標出力値をデジタル値で設定してＤ／Ａ変換
し、このＤ／Ａ変換されたアナログ設定値と設定時の原
子炉からの出力を検出したアナログ検出信号との比に応
じた出力比率をＡ／Ｄ変換し増幅度として設定する手段
としたものである。
段は、目標出力値をデジタル値で設定してＤ／Ａ変換
し、このＤ／Ａ変換されたアナログ設定値と設定時の原
子炉からの出力を検出したアナログ検出信号との比に応
じた出力比率をＡ／Ｄ変換し増幅度として設定する手段
としたものである。
【００１０】（５）また、上記（２）において、設定手
段は、第２の乗算型Ｄ／Ａ変換回路を具備し、目標出力
値をデジタル値で設定すると共に、このデジタル設定値
と設定時の原子炉からの出力を検出したアナログ検出信
号の逆数とを上記第２の乗算型Ｄ／Ａ変換回路に入力し
て乗算し、その乗算結果をＡ／Ｄ変換し増幅度として設
定する手段としたものである。
段は、第２の乗算型Ｄ／Ａ変換回路を具備し、目標出力
値をデジタル値で設定すると共に、このデジタル設定値
と設定時の原子炉からの出力を検出したアナログ検出信
号の逆数とを上記第２の乗算型Ｄ／Ａ変換回路に入力し
て乗算し、その乗算結果をＡ／Ｄ変換し増幅度として設
定する手段としたものである。
【００１１】（６）また、上記（１）において、原子炉
からの出力を検出した検出信号がデジタル信号である場
合、設定手段は増幅度をアナログ値で設定する手段と
し、上記デジタルの検出信号と上記アナログ設定値とを
乗算型Ｄ／Ａ変換回路へ入力して乗算するようにしたも
のである。
からの出力を検出した検出信号がデジタル信号である場
合、設定手段は増幅度をアナログ値で設定する手段と
し、上記デジタルの検出信号と上記アナログ設定値とを
乗算型Ｄ／Ａ変換回路へ入力して乗算するようにしたも
のである。
【００１２】（７）また、上記（１）において、原子炉
からの出力を検出した検出信号がデジタル信号である場
合、設定手段は増幅度をデジタル値で設定してＤ／Ａ変
換する手段とし、上記デジタルの検出信号と上記アナロ
グ変換された増幅度とを乗算型Ｄ／Ａ変換回路へ入力し
乗算するようにしたものである。
からの出力を検出した検出信号がデジタル信号である場
合、設定手段は増幅度をデジタル値で設定してＤ／Ａ変
換する手段とし、上記デジタルの検出信号と上記アナロ
グ変換された増幅度とを乗算型Ｄ／Ａ変換回路へ入力し
乗算するようにしたものである。
【００１３】
実施の形態１．以下、この発明の実施の形態１を図に基
づいて説明する。図１において、１は核計装検出器から
の検出信号を入力信号（アナログ信号）とする入力アン
プ、２は入力アンプからの入力信号に増幅度の重みづけ
を行う乗算型Ｄ／Ａ変換回路で、ラダー型Ｄ／Ａ変換器
とも呼ばれアナログ電圧とデジタル入力値の積が得られ
る（電気工学ハンドブックＳ６３年２月２８日発行、Ｐ
４４０、５．５．１（ａ）項）。
づいて説明する。図１において、１は核計装検出器から
の検出信号を入力信号（アナログ信号）とする入力アン
プ、２は入力アンプからの入力信号に増幅度の重みづけ
を行う乗算型Ｄ／Ａ変換回路で、ラダー型Ｄ／Ａ変換器
とも呼ばれアナログ電圧とデジタル入力値の積が得られ
る（電気工学ハンドブックＳ６３年２月２８日発行、Ｐ
４４０、５．５．１（ａ）項）。
【００１４】３は乗算型Ｄ／Ａ変換回路２で増幅された
信号（アナログ信号）を出力する出力アンプ、４は入力
アンプ１からの信号に対し、乗算型Ｄ／Ａ変換回路２で
重みづけを行う増幅度を設定する設定器で、デジタル値
で設定される。
信号（アナログ信号）を出力する出力アンプ、４は入力
アンプ１からの信号に対し、乗算型Ｄ／Ａ変換回路２で
重みづけを行う増幅度を設定する設定器で、デジタル値
で設定される。
【００１５】次に動作について説明する。図１の様に構
成された出力調整回路において、入力信号は入力アンプ
１を経て、乗算型Ｄ／Ａ変換回路２の一方の入力端子に
加えられる。一方、乗算型Ｄ／Ａ変換回路の他方の入力
には、設定器４で設定されたデジタル信号が入力され
る。
成された出力調整回路において、入力信号は入力アンプ
１を経て、乗算型Ｄ／Ａ変換回路２の一方の入力端子に
加えられる。一方、乗算型Ｄ／Ａ変換回路の他方の入力
には、設定器４で設定されたデジタル信号が入力され
る。
【００１６】乗算型Ｄ／Ａ変換回路の応答は一般に、次
の式（１）で与えられている。 Ｖｏｕｔ＝−Ｄ×Ｖｒｅｆ −−−−−−−−−−（１） ここで、Ｖｏｕｔは、乗算型Ｄ／Ａ変換回路の出力、Ｄ
はアナログ変換を行うデジタル信号で、この場合の値は
増幅度である。ＶｒｅｆはＤ／Ａ変換における増幅度を
与えるアナログ信号である。
の式（１）で与えられている。 Ｖｏｕｔ＝−Ｄ×Ｖｒｅｆ −−−−−−−−−−（１） ここで、Ｖｏｕｔは、乗算型Ｄ／Ａ変換回路の出力、Ｄ
はアナログ変換を行うデジタル信号で、この場合の値は
増幅度である。ＶｒｅｆはＤ／Ａ変換における増幅度を
与えるアナログ信号である。
【００１７】図１の構成において、Ｄとして設定器４で
設定された増幅度を、Ｖｒｅｆとして入力アンプ１から
の信号を与えることにより、出力アンプ３へは、入力信
号に対して設定器４で設定された増幅度Ｄだけ増幅した
出力信号が送られこととなる。
設定された増幅度を、Ｖｒｅｆとして入力アンプ１から
の信号を与えることにより、出力アンプ３へは、入力信
号に対して設定器４で設定された増幅度Ｄだけ増幅した
出力信号が送られこととなる。
【００１８】このように、従来の増幅回路の代わりに乗
算型Ｄ／Ａ変換回路を使用し、増幅度をデジタル信号と
して与える構成とすることで、簡単な構成により出力信
号の調整が可能となる。
算型Ｄ／Ａ変換回路を使用し、増幅度をデジタル信号と
して与える構成とすることで、簡単な構成により出力信
号の調整が可能となる。
【００１９】更に、デジタル設定器を使用することによ
り、自動調整の手段を提供することもできる。これは外
部設備としてパソコン等の調整用または試験用ツールを
用意してデジタル設定器と接続し、このツールを用いて
デジタル設定器に設定値を設定させることができる。ま
た、このツール自身をデジタル設定器とすることもでき
る。
り、自動調整の手段を提供することもできる。これは外
部設備としてパソコン等の調整用または試験用ツールを
用意してデジタル設定器と接続し、このツールを用いて
デジタル設定器に設定値を設定させることができる。ま
た、このツール自身をデジタル設定器とすることもでき
る。
【００２０】実施の形態２．上記実施の形態１では、設
定器４で増幅度を設定する場合について述べたが、この
方法では、予め設定する増幅度を計算等により求めてお
く必要がある。図２は、設定器４で増幅度を設定する代
わりに、目標出力を設定する方法の実施の形態であり、
４１は目標出力を設定するアナログ設定器で、目標出力
とは設定時に核計装検出器からの入力信号に対応した目
標とする原子炉出力の出力信号であり、校正して正しい
原子炉出力とする目標値である。このアナログ設定器４
１は可変アナログ電圧を供給するもので、Ｈ／Ｗ的に
は、例えば固定電圧（電源）を可変抵抗で分圧して得
る。４２は割算回路、４３はＡ／Ｄ変換回路、４４は増
幅度Ｄを記憶する記憶回路、４５は記憶回路に増幅度Ｄ
を記憶するタイミングを制御する制御器である。
定器４で増幅度を設定する場合について述べたが、この
方法では、予め設定する増幅度を計算等により求めてお
く必要がある。図２は、設定器４で増幅度を設定する代
わりに、目標出力を設定する方法の実施の形態であり、
４１は目標出力を設定するアナログ設定器で、目標出力
とは設定時に核計装検出器からの入力信号に対応した目
標とする原子炉出力の出力信号であり、校正して正しい
原子炉出力とする目標値である。このアナログ設定器４
１は可変アナログ電圧を供給するもので、Ｈ／Ｗ的に
は、例えば固定電圧（電源）を可変抵抗で分圧して得
る。４２は割算回路、４３はＡ／Ｄ変換回路、４４は増
幅度Ｄを記憶する記憶回路、４５は記憶回路に増幅度Ｄ
を記憶するタイミングを制御する制御器である。
【００２１】次に実施の形態２の動作について説明す
る。図２の様に構成された出力調整回路において、入力
信号は入力アンプ１を経て、原子炉出力Ｐ1 （アナログ
信号）として乗算型Ｄ／Ａ変換回路の一方の入力端子に
加えられる。
る。図２の様に構成された出力調整回路において、入力
信号は入力アンプ１を経て、原子炉出力Ｐ1 （アナログ
信号）として乗算型Ｄ／Ａ変換回路の一方の入力端子に
加えられる。
【００２２】アナログ設定器４１で設定された目標出力
（Ｐ0 ）は、割算回路４２で入力アップ１からの現在の
入力レベルと比較され、その比率即ち必要な増幅度Ｄが
式（２）で求められる。 Ｐ0 ／Ｐ1 ＝Ｄ −−−−−−−−−−−−（２）
（Ｐ0 ）は、割算回路４２で入力アップ１からの現在の
入力レベルと比較され、その比率即ち必要な増幅度Ｄが
式（２）で求められる。 Ｐ0 ／Ｐ1 ＝Ｄ −−−−−−−−−−−−（２）
【００２３】前記増幅度はＡ／Ｄ変換回路４３でデジタ
ル値に変換され、制御器４５からの指令により記憶器４
４に記憶される。記憶器４４に記憶されている前記増幅
度は、前記乗算型Ｄ／Ａ変換回路の他方の入力に加えら
れる。そして、式（３）のような目標とする出力調整値
Ｐ0 が得られる。 Ｐ0 ＝Ｄ×Ｐ1 −−−−−−−−−−−−（３）
ル値に変換され、制御器４５からの指令により記憶器４
４に記憶される。記憶器４４に記憶されている前記増幅
度は、前記乗算型Ｄ／Ａ変換回路の他方の入力に加えら
れる。そして、式（３）のような目標とする出力調整値
Ｐ0 が得られる。 Ｐ0 ＝Ｄ×Ｐ1 −−−−−−−−−−−−（３）
【００２４】上記の設定（調整）動作が終了すると、原
子炉出力の測定時には、原子炉出力Ｐ1 は種々の値を採
るが、記憶器４４に記憶された一定の増幅度Ｄで増幅さ
れることにより正確な出力調整値が得られる。
子炉出力の測定時には、原子炉出力Ｐ1 は種々の値を採
るが、記憶器４４に記憶された一定の増幅度Ｄで増幅さ
れることにより正確な出力調整値が得られる。
【００２５】このように、設定器４１には目標出力を設
定する手段とし、前記目標出力と入力信号との比率から
必要な増幅度を算出する構成とすることで、簡単な構成
により、容易な操作で目標の出力に調整することが可能
となる。
定する手段とし、前記目標出力と入力信号との比率から
必要な増幅度を算出する構成とすることで、簡単な構成
により、容易な操作で目標の出力に調整することが可能
となる。
【００２６】また、従来または実施の形態１では増幅度
を調整すると、その操作に即応して出力が変化する。従
って、出力調整回路の予期しない動作により、操作員の
意に反して大きく変動する可能性が潜在的にあった。こ
の実施の形態では、目標増幅度は自動的に計算（設定）
されること、その後に記憶器に記憶されて初めて出力が
変化することから、上記の問題を解消し、操作員の操作
ミス等による影響を無くすることが可能となる。
を調整すると、その操作に即応して出力が変化する。従
って、出力調整回路の予期しない動作により、操作員の
意に反して大きく変動する可能性が潜在的にあった。こ
の実施の形態では、目標増幅度は自動的に計算（設定）
されること、その後に記憶器に記憶されて初めて出力が
変化することから、上記の問題を解消し、操作員の操作
ミス等による影響を無くすることが可能となる。
【００２７】実施の形態３．実施の形態２のアナログ設
定器４１では目標出力レベルとして、アナログの値が設
定されたが、ここで設定器として、デジタルスイッチ等
の設定器とＤ／Ａ変換回路を組み合わせることにより、
同様の効果を得ることができる。図３は、図２のアナロ
グ設定器４１の替わりにデジタル設定器４６とＤ／Ａ変
換回路４７を用いた本発明の実施の形態である。
定器４１では目標出力レベルとして、アナログの値が設
定されたが、ここで設定器として、デジタルスイッチ等
の設定器とＤ／Ａ変換回路を組み合わせることにより、
同様の効果を得ることができる。図３は、図２のアナロ
グ設定器４１の替わりにデジタル設定器４６とＤ／Ａ変
換回路４７を用いた本発明の実施の形態である。
【００２８】次に実施の形態３の動作について説明す
る。図３の様に構成された信号調整回路において、入力
信号は入力アンプ１を経て、乗算型Ｄ／Ａ変換回路の一
方の入力端子に加えられる。設定器４６で設定された目
標出力レベルは、Ｄ／Ａ変換回路４７によりアナログ信
号に変換され、割算回路４２へ出力される。 この後の
動作は前記実施の形態１と同様である。
る。図３の様に構成された信号調整回路において、入力
信号は入力アンプ１を経て、乗算型Ｄ／Ａ変換回路の一
方の入力端子に加えられる。設定器４６で設定された目
標出力レベルは、Ｄ／Ａ変換回路４７によりアナログ信
号に変換され、割算回路４２へ出力される。 この後の
動作は前記実施の形態１と同様である。
【００２９】このように、設定器４６にはデジタルで目
標出力を設定する方法をとり、アナログ変換後、入力レ
ベルと比較する構成とすることで、簡単な構成で、か
つ、容易な目標出力操作で目標出力レベルを設定するこ
とが可能となる。
標出力を設定する方法をとり、アナログ変換後、入力レ
ベルと比較する構成とすることで、簡単な構成で、か
つ、容易な目標出力操作で目標出力レベルを設定するこ
とが可能となる。
【００３０】実施の形態４．実施の形態３では、デジタ
ル設定器４６と入力アンプ１の出力の比率を求めるため
に、設定器４６の出力をＤ／Ａ変換回路４７でアナログ
値に変換する方法について述べたが、入力アンプ１の信
号の逆数を求める割算回路と、乗算型Ｄ／Ａ変換回路を
組み合わせる方法でも同様の効果が得られる。
ル設定器４６と入力アンプ１の出力の比率を求めるため
に、設定器４６の出力をＤ／Ａ変換回路４７でアナログ
値に変換する方法について述べたが、入力アンプ１の信
号の逆数を求める割算回路と、乗算型Ｄ／Ａ変換回路を
組み合わせる方法でも同様の効果が得られる。
【００３１】図４はこの発明の実施の形態４の構成を示
すもので、図において、４２は入力アンプ１の信号の逆
数を求めるための割算回路、４８は乗算型Ｄ／Ａ変換回
路である。このような構成とすることで、使用する素子
の種類を減らすことが可能となり、コストを低減できる
効果がある。
すもので、図において、４２は入力アンプ１の信号の逆
数を求めるための割算回路、４８は乗算型Ｄ／Ａ変換回
路である。このような構成とすることで、使用する素子
の種類を減らすことが可能となり、コストを低減できる
効果がある。
【００３２】特にデジタル変換器（Ｄ／Ａ及びＡ／Ｄ）
素子の数を減らすと、素子自体の価格が低減されると共
に、プリント基板の費用が低減される。Ａ／Ｄ及びＤ／
Ａ変換器では、数ビットのデジタル信号を入力あるいは
出力するため、それに応じて入力あるいは出力段に、抵
抗、バッファ等が必要になるので、これらの部品を減ら
すことが可能となる。
素子の数を減らすと、素子自体の価格が低減されると共
に、プリント基板の費用が低減される。Ａ／Ｄ及びＤ／
Ａ変換器では、数ビットのデジタル信号を入力あるいは
出力するため、それに応じて入力あるいは出力段に、抵
抗、バッファ等が必要になるので、これらの部品を減ら
すことが可能となる。
【００３３】実施の形態５．上記実施の形態では、核計
装検出器からの入力信号はアナログ信号であるが、この
入力信号がＡ／Ｄ変換されている場合がある。この場合
には、設定器側の増幅度をアナログ値として設定してお
けば、乗算型Ｄ／Ａ変換回路を利用することができる。
装検出器からの入力信号はアナログ信号であるが、この
入力信号がＡ／Ｄ変換されている場合がある。この場合
には、設定器側の増幅度をアナログ値として設定してお
けば、乗算型Ｄ／Ａ変換回路を利用することができる。
【００３４】図５はこの実施の形態５の出力調整回路を
示し、実施の形態１の図１と対照すると、乗算型Ｄ／Ａ
変換回路２への入力のデジタル信号とアナログ信号とが
逆になっている。図５において、入力アンプ１からの信
号はＡ／Ｄ変換回路５１でデジタル値に変換された信号
と、一方、設定器４では、アナログ設定器４１で設定さ
れ記憶器４４に記憶された信号とが乗算型Ｄ／Ａ変換回
路２に入力される。なお、アナログ設定器４１の出力が
記憶を必要としない出力の場合は、記憶器４４は省略で
きる。
示し、実施の形態１の図１と対照すると、乗算型Ｄ／Ａ
変換回路２への入力のデジタル信号とアナログ信号とが
逆になっている。図５において、入力アンプ１からの信
号はＡ／Ｄ変換回路５１でデジタル値に変換された信号
と、一方、設定器４では、アナログ設定器４１で設定さ
れ記憶器４４に記憶された信号とが乗算型Ｄ／Ａ変換回
路２に入力される。なお、アナログ設定器４１の出力が
記憶を必要としない出力の場合は、記憶器４４は省略で
きる。
【００３５】このような簡易な回路構成で出力調整回路
を形成することができる。
を形成することができる。
【００３６】実施の形態６．図６は図５の変形例であ
る。設定器４でデジタル設定器４６とＤ／Ａ変換回路４
７とを用い、記憶器４４はデジタル値を記憶するように
している。記憶器４４はＤ／Ａ変換回路４７の出力側に
もってきて、アナログ設定値を記憶してもよいが、デジ
タル値を記憶する方が記憶し易く、また、正確に記憶で
きる。このようにすると、実施の形態５よりもデジタル
信号で設定するので、設定がし易く正確にできる。
る。設定器４でデジタル設定器４６とＤ／Ａ変換回路４
７とを用い、記憶器４４はデジタル値を記憶するように
している。記憶器４４はＤ／Ａ変換回路４７の出力側に
もってきて、アナログ設定値を記憶してもよいが、デジ
タル値を記憶する方が記憶し易く、また、正確に記憶で
きる。このようにすると、実施の形態５よりもデジタル
信号で設定するので、設定がし易く正確にできる。
【００３７】
（１）この発明に係わる出力調整回路は、入力信号レベ
ルを調整する場合、乗算型Ｄ／Ａ変換回路を用いること
により、ＣＰＵやＳ／Ｗ等の手段を使用しない簡略な構
成で調整することができる。
ルを調整する場合、乗算型Ｄ／Ａ変換回路を用いること
により、ＣＰＵやＳ／Ｗ等の手段を使用しない簡略な構
成で調整することができる。
【００３８】（２）また、出力目標値と入力信号との比
率に応じて増幅度を設定するようにしたので、増幅度の
決定が容易に行える。
率に応じて増幅度を設定するようにしたので、増幅度の
決定が容易に行える。
【図１】 この発明の実施の形態１による核計装装置の
出力調整回路の構成を示すブロック図である。
出力調整回路の構成を示すブロック図である。
【図２】 この発明の実施の形態２による核計装装置の
出力調整回路の構成を示すブロック図である。
出力調整回路の構成を示すブロック図である。
【図３】 この発明の実施の形態３による核計装装置の
出力調整回路の構成を示すブロック図である。
出力調整回路の構成を示すブロック図である。
【図４】 この発明の実施の形態４による核計装装置の
出力調整回路の構成を示すブロック図である。
出力調整回路の構成を示すブロック図である。
【図５】 この発明の実施の形態５による核計装装置の
出力調整回路の構成を示すブロック図である。
出力調整回路の構成を示すブロック図である。
【図６】 この発明の実施の形態６による核計装装置の
出力調整回路の構成を示すブロック図である。
出力調整回路の構成を示すブロック図である。
【図７】 従来の核計装装置の出力調整回路の構成を示
すブロック図である。
すブロック図である。
１ 入力アンプ、 ２ 乗算型Ｄ／Ａ
変換回路、３ 出力アンプ、 ４ 設
定器、４１ アナログ設定器、 ４２ 割算
回路、４３，５１ Ａ／Ｄ変換回路、 ４４ 記憶
器、４５ 制御器、 ４６ デジタ
ル設定器４７ Ｄ／Ａ変換回路、 ４８ 第
２の乗算型Ｄ／Ａ変換回路、
変換回路、３ 出力アンプ、 ４ 設
定器、４１ アナログ設定器、 ４２ 割算
回路、４３，５１ Ａ／Ｄ変換回路、 ４４ 記憶
器、４５ 制御器、 ４６ デジタ
ル設定器４７ Ｄ／Ａ変換回路、 ４８ 第
２の乗算型Ｄ／Ａ変換回路、
Claims (7)
- 【請求項１】 原子炉からの出力を検出した検出信号を
調整する核計装装置の出力調整回路において、出力調整
用の増幅度を設定する設定手段と、上記設定された増幅
度と入力される上記検出信号とを乗算し、出力調整値と
して出力する乗算型Ｄ／Ａ変換回路を備えたことを特徴
とする核計装装置の出力調整回路。 - 【請求項２】 原子炉からの出力を検出した検出信号を
調整する核計装装置の出力調整回路において、設定手段
と乗算型Ｄ／Ａ変換回路とを備え、設定手段は、設定時
の上記検出信号に対応する出力調整値を目標設定値とし
て設定すると共に、この設定された目標出力値と設定時
の上記検出信号との比に応じた出力比率を増幅度として
設定する手段とし、設定後は上記設定した増幅度と上記
検出信号を入力として上記乗算型Ｄ／Ａ変換回路で乗算
し、出力調整値として出力するようにしたことを特徴と
する核計装装置の出力調整回路。 - 【請求項３】 請求項２記載の核計装装置の出力調整回
路において、設定手段は、目標出力値をアナログ値で設
定すると共に、このアナログ設定値と設定時の原子炉か
らの出力を検出したアナログ検出信号との比に応じた出
力比率をＡ／Ｄ変換し増幅度として設定する手段とした
ことを特徴とする核計装装置の出力調整回路。 - 【請求項４】 請求項２記載の核計装装置の出力調整回
路において、設定手段は、目標出力値をデジタル値で設
定してＤ／Ａ変換し、このＤ／Ａ変換されたアナログ設
定値と設定時の原子炉からの出力を検出したアナログ検
出信号との比に応じた出力比率をＡ／Ｄ変換し増幅度と
して設定する手段としたことを特徴とする核計装装置の
出力調整回路。 - 【請求項５】 請求項２記載の核計装装置の出力調整回
路において、設定手段は、第２の乗算型Ｄ／Ａ変換回路
を具備し、目標出力値をデジタル値で設定すると共に、
このデジタル設定値と設定時の原子炉からの出力を検出
したアナログ検出信号の逆数とを上記第２の乗算型Ｄ／
Ａ変換回路に入力して乗算し、その乗算結果をＡ／Ｄ変
換し増幅度として設定する手段としたことを特徴とする
核計装装置の出力調整回路。 - 【請求項６】 請求項１記載の核計装装置の出力調整回
路において、原子炉からの出力を検出した検出信号がデ
ジタル信号である場合、設定手段は増幅度をアナログ値
で設定する手段とし、上記デジタルの検出信号と上記ア
ナログ設定値とを乗算型Ｄ／Ａ変換回路へ入力して乗算
するようにしたことを特徴とする核計装装置の出力調整
回路。 - 【請求項７】 請求項１記載の核計装装置の出力調整回
路において、原子炉からの出力を検出した検出信号がデ
ジタル信号である場合、設定手段は増幅度をデジタル値
で設定してＤ／Ａ変換する手段とし、上記デジタルの検
出信号と上記アナログ変換された増幅度とを乗算型Ｄ／
Ａ変換回路へ入力し乗算するようにしたことを特徴とす
る核計装装置の出力調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9056497A JPH10253795A (ja) | 1997-03-11 | 1997-03-11 | 核計装装置の出力調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9056497A JPH10253795A (ja) | 1997-03-11 | 1997-03-11 | 核計装装置の出力調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10253795A true JPH10253795A (ja) | 1998-09-25 |
Family
ID=13028747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9056497A Pending JPH10253795A (ja) | 1997-03-11 | 1997-03-11 | 核計装装置の出力調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10253795A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120201339A1 (en) * | 2011-02-03 | 2012-08-09 | Mitsubishi Electric Corporation | Ex-core nuclear instrumentation system |
| WO2016031045A1 (ja) * | 2014-08-29 | 2016-03-03 | 三菱電機株式会社 | 炉外核計装装置 |
| CN110276219A (zh) * | 2019-06-24 | 2019-09-24 | 中国原子能科学研究院 | 核反应堆的输出功率的校准方法 |
-
1997
- 1997-03-11 JP JP9056497A patent/JPH10253795A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120201339A1 (en) * | 2011-02-03 | 2012-08-09 | Mitsubishi Electric Corporation | Ex-core nuclear instrumentation system |
| JP2012163362A (ja) * | 2011-02-03 | 2012-08-30 | Mitsubishi Electric Corp | 炉外核計装装置 |
| US8964926B2 (en) | 2011-02-03 | 2015-02-24 | Mitsubishi Electric Corporation | Ex-core nuclear instrumentation system |
| WO2016031045A1 (ja) * | 2014-08-29 | 2016-03-03 | 三菱電機株式会社 | 炉外核計装装置 |
| JPWO2016031045A1 (ja) * | 2014-08-29 | 2017-04-27 | 三菱電機株式会社 | 炉外核計装装置 |
| CN110276219A (zh) * | 2019-06-24 | 2019-09-24 | 中国原子能科学研究院 | 核反应堆的输出功率的校准方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4596977A (en) | Dual slope analog to digital converter with out-of-range reset | |
| US4903024A (en) | A/D converter system with error correction and calibration apparatus and method | |
| US6351228B1 (en) | Digital calibration method and apparatus for A/D or D/A converters | |
| US4907165A (en) | Electric energy measuring method | |
| JPH0856160A (ja) | Ａｄコンバータの異常検出装置 | |
| JPH10253795A (ja) | 核計装装置の出力調整回路 | |
| JP2001174489A (ja) | デジタル電圧計 | |
| JPS5931249B2 (ja) | アナログ・デイジタル変換装置 | |
| JP2002084191A (ja) | 電気信号測定器 | |
| JPH04323568A (ja) | アナログ計測回路 | |
| KR100446283B1 (ko) | 아날로그/디지털 변환기를 포함한 다단구조의 프로그래머블이득 제어 증폭장치 및 그에 따른 이득 오차 보정방법 | |
| JP4096717B2 (ja) | 電源装置及びそれに用いるｄｃ／ｄｃコンバータ制御方法 | |
| JP2001144614A (ja) | Ｄ／ａ変換器の診断方法およびアナログ出力装置 | |
| EP4340226A1 (en) | Device of analog-to-digital conversion | |
| JP2624920B2 (ja) | 多現象オシロスコープの垂直増幅器校正装置 | |
| KR20000056025A (ko) | 피엘씨 시스템의 아날로그 입력 회로 및 그의 제어 방법 | |
| JPH08292215A (ja) | バッテリ電圧測定装置 | |
| JPH0712852A (ja) | 波形生成機能付き波形測定装置 | |
| JPS63121320A (ja) | 誤差補正回路付ｄａ変換器 | |
| JP2794050B2 (ja) | Ａｄ変換器試験装置 | |
| JPH0650960B2 (ja) | 同期発電機のディジタル制御自動電圧調整器 | |
| JPH1144747A (ja) | 測定器における信号変換装置 | |
| JP2000283903A (ja) | 材料試験装置における計測負荷の外部出力方法および材料試験装置 | |
| JP2812132B2 (ja) | 校正機能付き掛算回路 | |
| JPS58151523A (ja) | ロ−ドセル式秤 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051007 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051206 |