JP4078644B2 - 情報処理装置および方法、並びにプログラム - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、情報処理装置および方法、並びに、プログラムに関し、特に、品質事故を防ぎつつ、実際に必要な制限量で、情報処理装置の消費電力を制限する制御であって、継承と標準化が容易な制御を実行することができるようにした情報処理装置および方法、並びに、プログラムに関する。
【０００２】
【従来の技術】
近年、CPU（Central Processing Unit）の能力の増大は著しいものがあるが、その能力の増大に比例して、その最大消費電力の増大も著しいものになっている。
【０００３】
一方、最大消費電力を消費する動作状態で、CPUが使用されるケースは少なく、ほとんどのケースにおいては（通常の動作状態においては）、近年登場したCPUでも、それ以前のCPUとさほど変わりない消費電力で動作している。
【０００４】
従って、近年、このようなCPUが搭載される情報処理装置に対して、電力を供給する電力供給装置（以下、電源装置とも称する）の設計は、より困難なものとなっている。
【０００５】
即ち、例えば、一般的な電源装置の設計においては、最大消費電力が着目される。具体的には、情報処理装置に搭載されるCPU、その他チップ、内蔵ドライブ、および、外部機器接続用端子に接続され得る機器などの全てが、それぞれ同時、かつ最大限に動作した状態での最大消費電力量を想定して、想定した最大消費電力量を供給可能なように、電源装置が設計される。
【０００６】
しかしながら、このようにして設計される電源装置は、大型で価格の高いものとなってしまう。
【０００７】
従って、そのような大型で価格の高い電源装置は、例えば、持ち運び可能が前提とされるモバイルコンピュータやノート型パーソナルコンピュータ（以下、適宜、ノート型パソコンと略記する）などの携帯型情報処理装置の電源装置としては不適である。
【０００８】
また、上述したように、実際のところ、最大消費電力を消費する動作状態で、CPUが使用されるケースは少ないため、単に最大消費電力に着目して設計された電源装置は、過剰な能力を有するものとなってしまう。
【０００９】
一方、通常の動作状態でのCPUの消費電力に着目し、CPUの最大消費電力を考慮しないで電源装置が設計された場合、CPUが最大消費電力付近で動作すると、その電源装置の電力供給超過が発生することになる。
【００１０】
この電力供給超過が発生すると、品質事故防止のため、電源装置はその電力の供給を止めてしまう。従って、その電源装置を使用する情報処理装置にとっては、突然、電力の供給が遮断された状態となり、情報処理装置内の整合性を維持することができない。即ち、データ損失等が発生してしまう。
【００１１】
従って、電源装置にのみ着目するだけではなく、情報処理装置自身の消費電力を減らす工夫も必用である。このような工夫は、従来においても行われている。例えば、特許文献１には、情報処理装置の予測最大消費電力が、所定の閾値を超えた場合、ＣＰＵの動作モードを変更して情報処理装置の消費電力を制限する手法が開示されている。
【００１２】
【特許文献１】
特開２０００−１７２３８７号公報
【００１３】
【発明が解決しようとする課題】
しかしながら、特許文献１の手法において、情報処理装置の最大消費電力として利用される値は、情報処理装置に搭載されたベース負荷とＣＰＵの動作状態に基づいて予測演算された予測値である。このベース負荷やＣＰＵは、情報処理装置の機種毎に異なるものであり、各機種のそれぞれに対して、専用の予測演算が必要となる。その結果、機種の異なる情報処理装置への制御（特許文献１の手法が適用される制御）の継承には多くの手間がかかり、制御の標準化が困難であるという第１の課題がある。
【００１４】
また、特許文献１の手法においては、最悪条件下でも品質事故が発生しないように、非常に大きな制限量で電力制限を行う必要がある。その結果、実際に必要な制限量よりも遥かに大きな制限量で電力制限がかかることになり、電力制限時の情報処理装置のパフォーマンスが非常に悪化するという第２の課題がある。
【００１５】
一方、特許文献１の手法においては、ＣＰＵの動作モードが変更されるまでに時間がかかる（例えば、インテル（Intel）社のスロットリングモードに変更される場合、制御が設定されてから、実際に制御が開始されるまでの時間（ディレイ時間）として、２秒が仕様として規定されている）ため、消費電力を制限量まで制限できない恐れがあるという課題もある。即ち、上述した品質事故が発生してしまう恐れがあるという第３の課題がある。
【００１６】
本発明は、このような状況を鑑みてなされたものであり、品質事故を防ぎつつ、実際に必要な制限量で、情報処理装置の消費電力を制限する制御であって、継承と標準化が容易な制御を実行することができるようにするものである。
【００１７】
【課題を解決するための手段】
本発明の情報処理装置は、プロセッサを有する情報処理装置であって、情報処理装置が消費する電力を監視し、監視した電力が所定の閾値を超えた場合、電力の制限を要求する電力制限要求を出力する電力監視手段と、電力監視手段より電力制限要求が出力された場合、プロセッサの稼働率を制限することで電力を制限する制御として、第１の制御を設定する第１の設定手段と、電力監視手段より電力制限要求が出力された場合、プロセッサの稼働率を制限することで電力を制限する制御として、第２の制御を設定する第２の設定手段と、第１の設定手段により設定された第１の制御を実行する第１の制御手段と、第２の設定手段により設定された第２の制御を実行する第２の制御手段とを備え、第１の制御手段は、第１の設定手段により第１の制御が設定された時点から第１の時間が経過した第１の時刻に、第１の制御を開始し、第２の制御手段は、第１の時刻よりも前の第２の時刻に、第２の制御を開始し、 第２の設定手段は、第２の時刻よりも後であって、第１の時刻よりも前の第３の時刻に、第２の制御手段による第２の制御の解除を設定し、第２の制御手段は、第２の設定手段により第２の制御の解除が設定された時点で、第２の制御を解除し、第１の設定手段は、第２の制御手段により第２の制御が実行されている間に、電力監視手段から電力制限要求が出力されなかった場合、第１の時刻の前に、第１の制御手段による第１の制御の解除を設定し、電力監視手段から電力制限要求が出力された場合、第１の時刻から第２の時間が経過した第４の時刻に、第１の制御手段による第１の制御の解除を設定し、第１の制御手段は、第１の設定手段により第１の制御の解除が設定された時点で、第１の制御を解除し、第２の時間は、第１の時間、および、情報処理装置に電力を供給する電力供給装置の仕様として規定されている Duty Rate に基づいて設定されていることを特徴とする。
【００２０】
第２の設定手段は、第２の時刻よりも後であって、第１の時刻よりも前の第３の時刻に、第２の制御手段による第２の制御の解除を設定し、第２の制御手段は、第２の設定手段により第２の制御の解除が設定された時点で、第２の制御を解除するようにすることができる。
【００２１】
第１の設定手段は、第２の制御手段により第２の制御が実行されている間に、電力監視手段から電力制限要求が出力されなかった場合、第１の時刻の前に、第１の制御手段による第１の制御の解除を設定し、電力監視手段から電力制限要求が出力された場合、第１の時刻から第２の時間が経過した第４の時刻に、第１の制御手段による第１の制御の解除を設定し、第１の制御手段は、第１の設定手段により第１の制御の解除が設定された時点で、第１の制御を解除するようにすることができる。
【００２３】
第１の設定手段は、電力監視手段より電力制限要求が出力された場合、第１の制御手段に対して第１の制御を設定するとともに、さらに、第２の設定手段に対して、第２の制御の実行を要求する実行要求を出力し、第２の設定手段は、第１の設定手段から出力された実行要求を検出した時刻を第２の時刻として、第２の制御手段に対して第２の制御を設定するようにすることができる。
【００２４】
第１の設定手段は、さらに、第１の時刻より前の所定のタイミングで、第２の設定手段に対して、第２の制御の解除を要求する解除要求を出力し、第２の設定手段は、第１の設定手段から出力された解除要求を検出した時点を第３の時刻として、第２の制御手段に対して第２の制御の解除を設定するようにすることができる。
【００２５】
第２の設定手段は、第２の制御手段に対して第２の制御を設定した後、さらに、第１の設定手段に対して、第２の制御を設定したことを応答する応答情報を出力するようにすることができる。
【００２６】
第１の設定手段は、第２の設定手段から出力されるはずの応答情報を検出しなかった場合、第２の設定手段に対して、第２の制御の解除を要求する解除要求を出力するとともに、電力監視手段からの電力制限要求の出力の有無に関わらず、第４の時刻に、第１の制御手段に対して第１の制御の解除を設定するようにすることができる。
【００２７】
第１の制御は、スロットリング制御であるようにすることができる。
【００２８】
第２の制御は、スロットリング制御であるようにすることができる。
【００２９】
第２の制御は、ＴＣＣ（Thermal Control Circuit）による制御であるようにすることができる。
【００３０】
第２の制御は、多段階電圧スケーリング制御であるようにすることができる。
【００３１】
本発明の情報処理方法は、プロセッサを有する情報処理装置の情報処理方法であって、情報処理装置が消費する電力を監視し、監視した電力が所定の閾値を超えた場合、電力の制限を要求する電力制限要求を生成する電力監視ステップと、電力監視ステップの処理により電力制限要求が生成された場合、プロセッサの稼働率を制限することで電力を制限する制御として、第１の制御を設定する第１の設定ステップと、電力監視ステップの処理により電力制限要求が生成された場合、プロセッサの稼働率を制限することで電力を制限する制御として、第２の制御を設定する第２の設定ステップと、第１の設定ステップの処理により設定された第１の制御を実行する第１の制御ステップと、第２の設定ステップの処理により設定された第２の制御を実行する第２の制御ステップとを含み、第１の制御ステップは、第１の設定ステップの処理により第１の制御が設定された時点から第１の時間が経過した第１の時刻に、第１の制御を開始するステップを含み、第２の制御ステップは、第１の時刻よりも前の第２の時刻に、第２の制御を開始するステップを含み、第２の設定ステップは、第２の時刻よりも後であって、第１の時刻よりも前の第３の時刻に、第２の制御ステップの処理による第２の制御の解除を設定するステップを含み、第２の制御ステップは、第２の設定ステップの処理により第２の制御の解除が設定された時点で、第２の制御を解除するステップを含み、第１の設定ステップは、第２の制御ステップの処理により第２の制御が実行されている間に、電力監視ステップの処理によって電力制限要求が出力されなかった場合、第１の時刻の前に、第１の制御ステップの処理による第１の制御の解除を設定し、電力監視ステップの処理によって電力制限要求が出力された場合、第１の時刻から第２の時間が経過した第４の時刻に、第１の制御ステップの処理による第１の制御の解除を設定するステップを含み、第１の制御ステップは、第１の設定ステップの処理により第１の制御の解除が設定された時点で、第１の制御を解除するステップを含み、第２の時間は、第１の時間、および、情報処理装置に電力を供給する電力供給装置の仕様として規定されている Duty Rate に基づいて設定されていることを特徴とする情報処理方法。
【００３２】
本発明のプログラムは、プロセッサと、情報処理装置が消費する電力を監視し、監視した電力が所定の閾値を超えた場合、電力の制限を要求する電力制限要求を出力する電力監視装置と、プロセッサの稼働率を制限することで電力を制限する制御として、第１の制御を実行する第１の制御機構と、プロセッサの稼働率を制限することで電力を制限する制御として、第２の制御を実行する第２の制御機構と、ハードウエアとしての第１のインタフェースを介して第１の制御機構とデータの受け渡しを実行するとともに、ソフトウエアとしての第２のインタフェースを介して第２の制御機構とデータの受け渡しを実行するマイクロコンピュータとを備える情報処理装置において、マイクロコンピュータに実行させるプログラムであって、電力監視装置より電力制限要求が出力された場合、第１のインタフェースを介して、第１の制御機構に対して第１の制御を設定する第１の設定ステップと、電力監視装置より電力制限要求が出力された場合、第２のインタフェースを介して、第２の制御機構に対して第２の制御を設定する第２の設定ステップとを含み、第１の制御ステップは、第１の設定ステップの処理により第１の制御が設定された時点から第１の時間が経過した第１の時刻に、第１の制御を開始するステップを含み、第２の制御ステップは、第１の時刻よりも前の第２の時刻に、第２の制御を開始するステップを含み、第２の設定ステップは、第２の時刻よりも後であって、第１の時刻よりも前の第３の時刻に、第２の制御ステップの処理による第２の制御の解除を設定するステップを含み、第２の制御ステップは、第２の設定ステップの処理により第２の制御の解除が設定された時点で、第２の制御を解除するステップを含み、第１の設定ステップは、第２の制御ステップの処理により第２の制御が実行されている間に、電力監視ステップの処理によって電力制限要求が出力されなかった場合、第１の時刻の前に、第１の制御ステップの処理による第１の制御の解除を設定し、電力監視ステップの処理によって電力制限要求が出力された場合、第１の時刻から第２の時間が経過した第４の時刻に、第１の制御ステップの処理による第１の制御の解除を設定するステップを含み、第１の制御ステップは、第１の設定ステップの処理により第１の制御の解除が設定された時点で、第１の制御を解除するステップを含み、第２の時間は、第１の時間、および、情報処理装置に電力を供給する電力供給装置の仕様として規定されている Duty Rate に基づいて設定されていることを特徴とする。
【００３３】
第２のインタフェースは、ＡＭＬ（ACPI Machine Language）またはＢＩＯＳ（Basic Input Output System）であり、第２の設定ステップの処理は、第２の制御機構に対して第２の制御の実行を要求する実行要求を、ＳＣＩ（System Control Interrupt）またはＳＭＩ(System Management Interrupt)によりＡＭＬまたはＢＩＯＳに通知する処理であり、ＡＭＬまたはＢＩＯＳは、マイクロコンピュータからの実行要求を受けて、第２の制御手段に対して第２の制御を設定するようにすることができる。
【００３４】
本発明の情報処理装置および方法、並びにプログラムにおいては、情報処理装置が消費する電力が監視され、監視された電力が所定の閾値を超えた場合、電力の制限を要求する電力制限要求が出力される。すると、プロセッサの稼働率を制限することで電力を制限する制御として、第１の制御と第２の制御が設定され、設定された第１の制御と第２の制御が次のようにして実行される。即ち、第１の制御が設定された時点から第１の時間が経過した第１の時刻に、第１の制御が開始される。一方、第１の時刻よりも前の第２の時刻に、第２の制御が開始される。また、第２の時刻よりも後であって、第１の時刻よりも前の第３の時刻に、第２の制御の解除を設定され、その解除が設定された時点で、第２の制御が解除される。一方、第２の制御が実行されている間に、電力制限要求が出力されなかった場合、第１の時刻の前に、第１の制御の解除が設定され、電力制限要求が出力された場合、第１の時刻から第２の時間が経過した第４の時刻に、第１の制御の解除が設定される。そして、第１の制御の解除が設定された時点で、第１の制御が解除される。第２の時間は、第１の時間、および、情報処理装置に電力を供給する電力供給装置の仕様として規定されている Duty Rate に基づいて設定されている。
【００３５】
本発明の情報処理装置は、情報処理装置の内部を流れる電流に基づいて、上述した制御を実行してもよいし、情報処理装置に供給されてくる、情報処理装置の外部を流れる電流に基づいて、上述した制御を実行してもよい。また、情報処理装置の内部および外部を流れる電流を総合的に判断して、上述した制御を実行してもよい。
【００３６】
【発明の実施の形態】
図１は、本実施の形態が適用される情報処理装置の構成例を表している。
【００３７】
図１の情報処理装置１において、CPU１１は、例えば、インテル（Intel）社製のペンティアム（登録商標）プロセッサ等で構成され、フロントサイドバス（ＦＳＢ）５４に接続されている。ＦＳＢ５４には、更に、ノースブリッジ１４が接続されており、ノースブリッジ１４は、AGP（Accelerated Graphics Port）５５を有しているとともに、バス５３（インテル社製の場合、ハブインタフェース５３）に接続されている。
【００３８】
ノースブリッジ１４は、例えば、インテル社製のAGP Host Bridge Controllerである４４０ＢＸなどで構成されており、RAM（Random Access Memory）１３（いわゆる、メインメモリ）等を制御する。更に、ノースブリッジ１４は、ＡＧＰ５５を介して、ビデオコントローラ１５を制御する。ビデオコントローラ１５は、ＬＣＤ（Liquid Crystal Display）１６またはＶＧＡ（Video Graphics Array）方式のディスプレイ（以下、ＶＧＡ１７と記述する）をコントロールする。
【００３９】
ビデオコントローラ１５は、ＣＰＵ１１から供給されるデータ（イメージデータまたはテキストデータなど）を受信して、受信したデータに対応するイメージデータを生成するか、または、受信したデータをそのまま内蔵するビデオメモリ（図示せず）に記憶する。ビデオコントローラ１５は、ＬＣＤ１６またはＶＧＡ１７に、ビデオメモリに記憶されているイメージデータに対応する画像を表示させる。ＬＣＤ１６またはＶＧＡ１７は、ビデオコントローラ１５から供給されたデータを基に、画像または文字などを表示する。
【００４０】
ノースブリッジ１４は、更に、キャッシュメモリ１２とも接続されている。キャッシュメモリ１２は、SRAM（Static RAM）などRAM１３と比較して、より高速な書き込みまたは読み出しの動作を実行できるメモリで構成され、ＣＰＵ１１が使用するプログラムまたはデータをキャッシュする（一時的に記憶する）。
【００４１】
なお、ＣＰＵ１１は、その内部に１次的な、キャッシュメモリ１２に比較して、より高速に動作でき、ＣＰＵ１１自身が制御するキャッシュを有する。
【００４２】
RAM１３は、例えば、DRAM（Dynamic RAM）で構成され、ＣＰＵ１１が実行するプログラム、またはＣＰＵ１１の動作に必要なデータを記憶する。具体的には、例えば、ＲＡＭ１３は、起動が完了した時点において、ＨＤＤ２７からロードされたOS（Operating System）やインターネットプログラムなどを記憶する。
【００４３】
OSは、例えば、マイクロソフト社のいわゆるウィンドウズ（登録商標）ＸＰ、またはアップルコンピュータ社のいわゆるMac OS（登録商標）等に代表される、コンピュータの基本的な動作を制御するプログラムである。
【００４４】
ノースブリッジ１４は、ハブインタフェース５３を介して、サウスブリッジ１８とも接続されている。サウスブリッジ１８は、例えば、インテル社製のＰＩＩＸ４Ｅなどで構成されており、ＡＣ９７リンクバス５６、ＵＳＢバス５７、または、ＩＤＥバス５８に接続されるデバイスの制御等、各種のI/Ｏ（Input / Output）を制御する。
【００４５】
具体的には、ＡＣ９７リンクバス５６には、モデム２０、および、サラウンドコントローラ１９が接続されている。モデム２０は、公衆回線網に接続されており、公衆回線網またはインターネット（いずれも図示せず）を介する通信処理を実行する。サラウンドコントローラ１９にはまた、マイクロフォン２１とスピーカ２２が接続されている。サラウンドコントローラ１９は、マイクロフォン２１から音声を取り込み、その音声に対応するデータを生成する。サラウンドコントローラ１９はまた、スピーカ２２を駆動して、スピーカに音声を出力させる。
【００４６】
サウスブリッジ１８のＵＳＢバス５７には、ＵＳＢコネクタ２３が接続され、各種ＵＳＢデバイスが接続可能になされている。またＵＳＢバス５７を介して、メモリースティックスロット２４とブルートゥース通信部２６が接続されている。メモリースティックスロット２４には、メモリースティック（商標）２５が装着される。
【００４７】
メモリースティック２５は、本願出願人であるソニー株式会社によって開発されたフラッシュメモリカードの一種である。このメモリースティック２５は、縦21.5×横50×厚さ2.8[mm]の小型薄型形状のプラスチックケース内に電気的に書換えや消去が可能な不揮発性メモリであるEEPROM（Electrically Erasable and Programmable Read Only Memory ）の一種であるフラッシュメモリ素子を格納したものであり、１０ピン端子を介して画像や音声、音楽等の各種データの書き込み及び読み出しが可能となっている。ブルートゥース通信部２６は、ブルートゥース規格による通信を行う。
【００４８】
サウスブリッジ１８のＩＤＥバス５８には、ＨＤＤ（Ｈard Ｄisk Ｄrive）２７が接続されている。また、ＩＤＥバス５８には、いわゆるＩＤＥデバイスと称される、CD-ROM（Compact Disc-Read Only Memory）ドライブ２８等が電気的に接続される。
【００４９】
サウスブリッジ１８はまた、信号線７２を介して、いわゆるスロットリング制御をCPU１１に実行させることができる。スロットリング制御とは、CPU１１の発熱を抑えることを主目的として使用される制御であって、CPU１１を駆動させたり、させなかったりすることにより、等価的にクロックの周波数を下げる制御（CPU１１を間欠的に駆動させ平均値としてクロックの周波数を下げる制御）のことである。換言すると、スロットリング制御は、ＣＰＵ１１の稼働率を制限する制御の１つであり、結果として、ＣＰＵ１１の消費電力を制限することができる。
【００５０】
サウスブリッジ１８にはまた、PCI（Peripheral Component Interconnect）バス５１、および、LPC（Low Pin Count）バス５２が接続されている。
【００５１】
ＬＰＣバス５２には、ＢＩＯＳ（Basic Input Output System）３０、Ｉ／Ｏ（Input/Output）インタフェース３１、およびコントローラ４０が接続されている。
【００５２】
ＢＩＯＳ３０は、情報処理装置１の基本動作命令を集めたプログラム群であり、例えば、図示しないＲＯＭ（Read Only Memory）などに記憶されている。また、ＢＩＯＳ３０は、OSまたはアプリケーションプログラムと周辺機器との間でのデータの受け渡し（入出力）を制御する。
【００５３】
Ｉ／Ｏインタフェース３１には、パラレル端子３２とシリアル端子３３が接続されており、それぞれの端子に接続された機器とのデータの授受を行う。
【００５４】
コントローラ４０には、ジョグダイヤル４３、キーボード４４、および、マウス４５といった入力機器、並びに電力監視部４２などが接続されている。
【００５５】
コントローラ４０は、例えば、マイクロコンピュータとして構成されており、ジョグダイヤル４３、キーボード４４、および、マウス４５といった入力機器を制御する。
【００５６】
本実施の形態においては、コントローラ４０はまた、ハードウエアとしての信号線７１を介してサウスブリッジ１８と接続している。後述するように、コントローラ４０は、電力監視部４２の監視結果に基づいて、上述したスロットリング制御の実行の設定をサウスブリッジ１８に対して行う。このとき、信号線７１は、コントローラ４０から出力された、スロットリング制御の設定に必要な信号をサウスブリッジ１８に伝送する。
【００５７】
さらに、本実施の形態においては、後述するように、スロットリング制御以外の、ＣＰＵ１１の稼働率を制限することで情報処理装置１の消費電力を制限する制御が行われる。この制御の設定は、例えば、ソフトウエアプログラムにより行われることもある。コントローラ４０は、ソフトウエアプログラムによる制御の設定を、ソフトウエアプログラムに対して要求する処理も実行する。なお、具体的な処理の例については後述する。
【００５８】
電源装置４１は、情報処理装置１全体に電力を供給する電力供給装置であり、この例においては、例えば、AC(Alternating Current)電源アダプタ、または、バッテリーとして構成される。
【００５９】
電力監視部４２は、電源装置４１から供給され、情報処理装置１が実際に消費している電力を監視し、その監視結果をコントローラ４０に供給する。なお、電力監視部４２の詳細については、図３を参照して後述する。
【００６０】
ＰＣＩバス５１には、IEEE（Institute of Electrical and Electronics Engineers）1394インタフェース３４、ＰＣカードインタフェース３６、および、Ｅｔｈｅｒコントローラ４６が接続されている。
【００６１】
IEEE1394インタフェース３４は、IEEE1394ポート３５を介して、IEEE1394の規格に準拠するデータ（パケットに格納されているデータ）を送受信する。
【００６２】
ＰＣカードインタフェース３６は、スロット３７に接続された機器（カード（図示せず））から供給されたデータを、ＣＰＵ１１またはRAM１３に供給するとともに、ＣＰＵ１１から供給されたデータをスロット３７に接続されているカードに出力する。
【００６３】
なお、図１に示されるように、スロット３７にはまた、必要に応じてドライブ３８が接続される。この場合、ドライブ３８は、スロット３７およびＰＣカードインタフェース３６を介して、ＰＣＩバス５１に接続される。ドライブ３８は、装着されている磁気ディスク６１、光ディスク６２、光磁気ディスク６３、または半導体メモリ６４に記録されているデータを読み出し、読み出したデータをRAM１３に供給する。また、ＣＰＵ１１の処理により生成されたデータを、ドライブ３８に装着される磁気ディスク６１、光ディスク６２、光磁気ディスク６３、または半導体メモリ６４に記憶させることができる。
【００６４】
Ｅｔｈｅｒコントローラ４６は、Ｅｔｈｅｒコネクタ４７に接続されたＬＡＮ（Local Area Network）などのネットワークを介して、他の情報処理装置（図示せず）との通信を行う。なお、Etherコントローラは、Ethernet（登録商標）コントローラとも称される。同様に、Etherコネクタは、Ethernet（登録商標）コネクタとも称される。
【００６５】
ところで、上述したように、近年、周波数が高く、消費電力の比較的大きいＣＰＵ１１が普及している。一方、図１に示されるように構成される、モバイルコンピュータやノート型パソコンなどの情報処理装置１も普及している。ノート型パソコンなどは、持ち運び可能が前提とされているため、電源装置４１として、ＡＣ電源アダプタだけでなく、バッテリーも使えるようになっている。
【００６６】
従って、例えば、このような周波数が高く、消費電力の大きいＣＰＵ１１が、ノート型パソコン（情報処理装置１）に搭載される場合、バッテリーの駆動時間を伸ばしたり、バッテリーの小型化を図るために、情報処理装置１全体の消費電力を減らす工夫が必要である。
【００６７】
このため、本発明の情報処理装置１は、後述するように、自分自身が消費する全電流（実際に流れている電流）を検出し、検出した電流のレベルが、予め設定されている制限レベルを超える場合、CPU１１の稼働率を制限する（クロックの周波数を下げる）ことで、自分自身の消費電力を制限する制御を行っている。以下、このような制御を、電力制限制御と称する。
【００６８】
なお、電力制限制御の制御方法は、特に限定されないが、この例においては、例えば、上述したスロットリング制御が使用される。
【００６９】
この場合、後述するように、スロットリング制御の開始のトリガは、電力監視部４２から信号（後述する図２の電力制限要求）として出力される。従って、電力監視部４２をハードウエアで構成し、それを情報処理装置１に搭載することで、トリガを出力するためのOS、アプリケーションソフトウエアプログラム、または、制御テーブルといったものが不必要となる。その結果、電力制限制御の継承、および標準化が容易に実現可能となる。即ち、上述した従来の課題のうちの、第１の課題を解決することが可能となる。
【００７０】
しかしながら、電力監視部４２からスロットリング制御開始のトリガ（後述する図２の電力制限要求）が出力されても、直ちにスロットリング制御は実行されず、サウスブリッジ１８の仕様として予め設定されている所定の時間（例えば、インテル社製のサウスブリッジ１８の場合、２秒）が経過した後、スロットリング制御が実行されることになる。
【００７１】
従って、電力制限制御として、スロットリング制御が単に行われるだけでは、上述した従来の課題のうちの第２の課題と第３の課題を解決することはできない。
【００７２】
そこで、本発明の情報処理装置１はさらに、第２の課題と第３の課題を解決するために、即ち、品質事故を防ぎつつ、実際に必要な制限量で、情報処理装置１自身の消費電力量を制限するために、多段階の電力制限制御を行っている。
【００７３】
電力制限制御の段階は、特に限定されないが、本実施の形態においては、説明の簡略上、例えば、２段階とされる。従って、以下、１段階目の電力制限制御（最初に実行される電力制限制御）を、プレ電力制限制御と称し、２段階目の電力制限制御（プレ電力制限制御が開始された後に実行される電力制限制御）を、単に電力制限制御と称する。
【００７４】
また、プレ電力制限制御と電力制限制御のそれぞれの制御方法は、特に限定されないが、この例においては、次の通りとされる。
【００７５】
即ち、プレ電力制限制御として、上述したスロットリング制御の他、TCC（Thermal Control Circuit：温度制御回路）による制御、および、多段階電圧スケーリング制御が使用可能であり、これら３つの制御のうちのいずれかが選択的に使用される。なお、TCCによる制御と多段階電圧スケーリング制御については後述する。一方、電力制限制御として、上述したスロットリング制御の１つが使用される。
【００７６】
図２は、図１の情報処理装置１のうちの、このようなプレ電力制限制御、および電力制限制御を実行する主要部分の詳細な構成例を表した機能ブロック図である。
【００７７】
なお、以下、説明の簡略上、図２の構成のものを、１つの装置とみなし、電力制限制御装置と称する。
【００７８】
即ち、電力制限制御装置は、CPU１１、サウスブリッジ１８、コントローラ４０、電源装置４１、および電力監視部４２により構成される。
【００７９】
電源装置４１は、例えば、ＡＣ電源アダプタ、または、バッテリーから構成され、情報処理装置１（図１）に対して電力を供給する。なお、以下、電源装置４１が電力を供給する対象を、システムと称する。即ち、いまの場合、システムとは、情報処理装置１全体のことである。
【００８０】
電源装置４１には、設計仕様として、定格電力値、ピーク電力値、ピーク電力継続時間、および、Duty Rate（システムの消費電力が定格電力内である期間と、定格電力を越える期間との比率）などが定められている。
【００８１】
電力監視部４２は、例えば、ハードウエアとして構成され、電源装置４１からシステムに供給される電力を監視し、監視した電力が所定の閾値を超えた場合、プレ電力制限制御と電力制限制御の実行（ただし、後述するように、電力制限制御は必要に応じて実行される）を要求する信号（以下、そのような信号を、電力制限要求と称する）をコントローラ４０に出力する。
【００８２】
電力監視部４２の詳細な構成例が図３に示されている。そこで、図３を参照して、電力監視部４２の詳細について説明する。
【００８３】
図３において、電源装置４１は、システム（情報処理装置１）が消費する全ての電流を、電送路１３１と電流検出部１２１を介してシステムに供給する。換言すると、電送路１３１は、システムが消費する全ての電流が流れるように、システムの内部に配置されている。
【００８４】
電流検出部１２１は、例えば、検出抵抗として構成され、電源装置４１から供給され、電送路１３１を流れる電流Inを、その両端の電圧として検出する。即ち、電流検出部１２１は、電流Inを、次の式（１）で示される電圧Vｓとして検出する。ただし、式（１）において、Rsは、電流検出部１２１の検出抵抗の抵抗値を表している。
Vs ＝ In × Rs ・・・（１）
【００８５】
増幅部１２２は、例えば、オペアンプ等で構成され、電流検出部１２１により検出された検出電圧Vsを、所定のゲインGだけ増幅し（電圧値をG倍し）、電圧Voutとして電流リミット検出部１２３に出力する。即ち、増幅部１２２の出力電圧Voutは、次の式（２）で示される値となる。式（２）において、Gは、任意の整数値とされるが、この例においては、例えば、G＝２０とされる。
Vout ＝ G × Vs ・・・（２）
【００８６】
電力リミット検出部１２３は、増幅部１２２の出力電圧Voutを入力し、入力した出力電圧Voutに基づいて、電送路１３１を流れる電流（システムが消費する全電流）Inのレベルを演算し、演算した電流Inのレベルが、予め設定されている制限レベル（電流Inの制限値に対応するレベル）を超えた場合、電力制限要求をコントローラ４０に出力する。
【００８７】
即ち、電源装置４１は、一般的に定電圧源であるので、電送路１３１を流れる電流Inにより、システム（図１の情報処理装置１全体）が消費する電力を算出することが可能である。
【００８８】
従って、電力リミット検出部１２３は、その時点で電送路１３１を実際に流れている電流Inが、電源装置４１の定格電力（なお、ここでは、定格電力を、制限値として使用するため、制限電力Piplimitと称する）に対応する電流（以下、そのような電流を、制限電流Iinplimitと称する）を超えた場合、その時点でシステムが消費している電力が、制限電力Piplimitを超えたと判断し、電力制限要求をコントローラ４０に出力する。
【００８９】
なお、制限電力Piplimitと制限電流Iinplimitには、次の式（３）に示されるような関係が成立する。式（３）において、Vinは、電源装置４１の出力電圧を表している。
Piplimit ＝ Vin × Iinplimit ・・・（３）
【００９０】
図２に戻り、コントローラ４０は、電力監視部４２から出力された電力制限要求を検出すると、サウスブリッジ１８のレジスタ１０３に対して、電力制限制御（２段階目の電力制限制御）の設定を、ハードウエアとしての信号線７１を介して行う。換言すると、信号線７１は、コントローラ４０とサウスブリッジ１８のハードウエアとしてのインタフェースである。
【００９１】
なお、以下、電力制限制御の設定に必要な信号であって、信号線７１により伝送される信号を、電力制限設定と称する。また、インテル社製のサウスブリッジ１８である場合、電力制限設定は、特にTHRM#と称される。
【００９２】
ただし、後述するように、コントローラ４０から電力制限設定（THRM#）が出力されても、スロットリング制御は直ちに実行されず（後述するスロットリング制御の実行を指令する信号STPCLK#は直ちに出力されず）、予め設定されている所定の時間（例えば、インテル社製のサウスブリッジ１８の場合、仕様として設定されている２秒）が経過した後、スロットリング制御が実行される（STPCLK#が出力される）。
【００９３】
このため、上述したように、電力制限設定（THRM#）による電力制限制御（スロットリング制御）だけでは、従来の課題のうちの第２の課題と第３の課題を解決することができない。
【００９４】
そこで、本発明のコントローラ４０はさらに、電力制限設定（THRM#）をサウスブリッジ１８に対して出力するとほぼ同時に、プレ電力制限制御の実行を要求する情報（以下、単に、プレ電力制限要求と称する）を、SCI（System Control Interrupt）によりAML（ACPI Machine Language）９１に通知する。
【００９５】
ここで、SCIとAMLについて説明する。
【００９６】
例えば、マイクロソフト社のOSのうちの、Windows（登録商標）９８以降のOSにおいては、ACPI（Advanced Configuration and Power Interface）と称される周辺機器とのインタフェースがサポートされている。このようなACPIがサポートされているOSは、ACPI OSと称されている。例えば、図２の例では、ACPI OS は、ACPI OS９３として示されている。
【００９７】
そして、このACPI OS、若しくはACPI OS上で実行可能なアプリケーションソフトウエアプログラムと、周辺機器との間でのデータの受け渡し（入出力）を制御するソフトウエアプログラムが、ACPIレイヤと称されている。例えば、図２の例では、ACPIレイヤは、ACPIレイヤ９２として示されており、ACPIレイヤ９２が制御の対象とする周辺機器は、サウスブリッジ１８とコントローラ４０とされている。
【００９８】
しかしながら、ACPIレイヤ９２は、情報処理装置の機種毎に異なるものである。そこで、機種に関わらず（ACPIレイヤ９２の種類に依存せず）、周辺機器との間でのデータの受け渡し（入出力）の制御を可能とするように、BIOS３０（図１）の中にAMLと称されるプログラム（記述言語をコンパイルしたもの）が格納されており、必要に応じてロードされ、実行される。このAMLが、図２の例では、上述したAML９１とされている。換言すると、AML９１は、周辺機器とのソフトウエアとしてのインタフェースである。
【００９９】
また、このようなAML９１による制御は、SCIと称される割り込みにより行われる。即ち、AML９１は、SCIを検出すると、そのSCIをかけた周辺機器（いまの場合、コントローラ４０）を特定し、検出したSCIに対応する制御を実行する。
【０１００】
具体的には、例えば、AML９１が、コントローラ４０からSCIがあったと検出し、そのSCIが、上述したプレ電力制限要求に対応するものであると判断した場合、AML９１は、プレ電力制限制御（１段階目の制限制御）の設定を行う（詳細は後述する）。なお、以下、プレ電力制限制御の設定に必要な情報を、単に、プレ電力制限設定と称する。
【０１０１】
このように、図２の例では、CPU１１は、ACPI環境下におけるソフトウエアプログラム８６を実行する。即ち、ソフトウエアプログラム８６は、OSであるACPI OS９３、周辺機器（サウスブリッジ１８とコントローラ４０）とのデータのやり取りの制御を実行するAML９１およびACPIレイヤ９２、並びに、ACPI OS９３上で動作するアプリケーションソフトウエアプログラム（図示せず）等により構成される。
【０１０２】
なお、非ACPI環境下（OSがACPI OS以外である環境下）においては、周辺機器との間でのデータの受け渡し（入出力）の制御は、BIOS３０（図１）自身が行う。この場合、ACPIのSCIに相当する割り込みが、SMI(System Management Interrupt)と称されている。従って、図示はしないが、非ACPI環境下においては、OSとしてACPI OS以外のOSが使用され、AML９１とACPIレイヤ９２の代わりにBIOS３０が使用され、プレ電力制限要求と後述するプレ電力制限解除要求はSCIの代わりにSMIで行われる。
【０１０３】
AML９１は、プレ電力制限制御の設定を行うと、コントローラ４０に対して、プレ電力制限制御の設定を行ったことを通知する。即ち、AML９１は、コントローラ４０からのプレ電力制限要求に対する肯定応答を行う。なお、以下、この肯定応答を、プレ電力制限中アークナレッジと称する。また、アークナレッジを、適宜ACKと記述する。
【０１０４】
コントローラ４０に再び着目して、コントローラ４０は、２つのタイマ１１１とタイマ１１２を有している。タイマ１１１は、電力制限制御用（２段階目の電力制限制御用）のタイマであり、電力制限制御の解除のタイミングを計測する。一方、タイマ１１２は、プレ電力制限制御用（１段階目の電力制限制御用）のタイマであり、プレ電力制限制御の解除のタイミングを計測する。なお、タイマ１１１とタイマ１１２の詳細な使用方法については後述する。
【０１０５】
次に、CPU１１に着目すると、CPU１１は、自分自身の稼働率を制限する（クロックの周波数を下げる）制御を行うために、多段階電圧スケーリング制御部８１、ＴＣＣ８２、およびスロットリング制御部８４を有している。
【０１０６】
多段階電圧スケーリング制御部８１は、多段階電圧スケーリング制御を行う。
【０１０７】
なお、本明細書においては、クロックに応じたＣＰＵ１１の電圧の多段階制御を、多段階電圧スケーリング制御と称している。
【０１０８】
より詳細には、ＣＰＵ１１の消費電力と、ＣＰＵ１１のクロックの周波数（ＣＰＵ１１の稼働率）は比例する。一方、ＣＰＵ１１の消費電力は、ＣＰＵ１１に印加される電圧の２乗に比例する。従って、ＣＰＵ１１に印加される電圧を下げることで、ＣＰＵ１１のクロックの周波数を下げる（ＣＰＵ１１の稼働率を下げる）ことができる。多段階電圧スケーリング制御は、このような原理に基づいて実行される制御であり、ＣＰＵ１１に印加される電圧として多段階の電圧が予め設定されており、設定された多段階の電圧の中から、所望のＣＰＵ１１のクロックの周波数（ＣＰＵ１１の稼働率）に対応する電圧を選択し、選択した電圧をＣＰＵ１１に印加するという制御である。
【０１０９】
多段階電圧スケーリング制御で注目すべき点は、ＣＰＵ１１に印加される電圧を1/n倍にすると、ＣＰＵ１１のクロックの周波数（ＣＰＵ１１の稼働率）は、1/n倍ではなく、その２乗の（1/n）^2になるという点である。即ち、多段階電圧スケーリング制御は、スロットリング制御や後述するＴＣＣによる制御と比較すると、制限の効果（設定（多段階電圧スケーリング制御の場合、電圧の低下の度合い）に対する、ＣＰＵ１１の稼働率の低下の度合）が大きいといえる。
【０１１０】
なお、多段階電圧スケーリング制御は、インテル社の場合、SpeedStep^TM（商標）と、AMD（Advanced Micro Devices）社の場合、PowerNow^TM（商標）と、Transmate社の場合、LongRun^TMと、それぞれ称されている。
【０１１１】
TCC８２は、ダイの温度を計測するためにダイ上に作り込められた温度センサ８３とともに温度管理機構を構成する。即ち、温度センサ８３の計測値が所定の温度を超えると、発熱量を減らして温度を下げることを目的として、TCC８２が一定の周期でCPU１１の動作を定期的に繰り返し休止させる。その結果、CPU１１の消費電力も削減されることになる。
【０１１２】
このようなTCC８２が実行する制御を、本明細書においては、TCCによる制御と称している。なお、TCCによる制御は、例えば、インテル社の場合、On demand TCCと称されている。
【０１１３】
スロットリング制御部８４は、後述するSTPCLK＃と称される信号を検出すると、スロットリング制御を実行する。
【０１１４】
CPU１１はまた、MSR（Model Specific Register）８５を有している。MSR８５には、多段階電圧スケーリング制御、またはTCCによる制御を実行するための設定が書き込まれる。
【０１１５】
例えば、プレ電力制限制御として、多段階電圧スケーリング制御が設定されている場合、AML９１は、プレ電力制限設定として、多段階電圧スケーリング制御を実行するための設定をMSR８５に書き込む。すると、MSR８５は、多段階電圧スケーリング制御部８１に対して、多段階電圧スケーリング制御の実行を指令する。
【０１１６】
これに対して、例えば、プレ電力制限制御として、TCCによる制御が設定されている場合、AML９１は、プレ電力制限設定として、TCCによる制御を実行するための情報をMSR８５に書き込むことになる。すると、MSR８５は、TCC８２に対して、TCCによる制御の実行を指令する。
【０１１７】
なお、プレ電力制限制御として、スロットリング制御が設定されている場合についての説明は後述する。
【０１１８】
次に、サウスブリッジ１８に着目すると、サウスブリッジ１８は、CPU１１（スロットリング制御部８４）にスロットリング制御を実行させるために、STPCLK＃生成部１０１、レジスタ１０２、レジスタ１０３、およびタイマ１０４を有している。
【０１１９】
STPCLK＃生成部１０１は、CPU１１のスロットリング制御部８４に対してスロットリング制御の実行を指令する信号（上述したように、ここでは、この信号を、STPCLK#と称している）を生成し、ハードウエアとしての信号線７２を介してスロットリング制御部８４に出力する。
【０１２０】
STPCLK＃生成部１０１は、レジスタ１０２またはレジスタ１０３から、STPCLK#の生成を開始する指令（このような指令を、以下、生成指令と称する）が入力されると、STPCLK#の生成を開始する。
【０１２１】
また、STPCLK＃生成部１０１は、生成指令が入力されている限り、STPCLK＃を出力し続け（即ち、スロットリング制御部８４はスロットリング制御を実行し続け）、生成指令の入力が停止した時点で、STPCLK＃の出力を停止する（即ち、スロットリング制御部８４はスロットリング制御を停止する）。
【０１２２】
例えば、プレ電力制限制御として、スロットリング制御が設定されている場合、レジスタ１０２には、AML９１により、プレ電力制限設定として「ON」または「OFF」が書き込まれる。レジスタ１０２は、「ON」が書き込まれると即時に、生成指令をSTPCLK#生成部１０１に出力する。その後、レジスタ１０２は、「OFF」が書き込まれると即時に、生成指令の出力を停止する。
【０１２３】
これに対して、上述したように、電力監視部４２から電力制限要求が出力されると、レジスタ１０３には、コントローラ４０により、電力制限設定（THRM#）として「ON」または「OFF」が書き込まれる。レジスタ１０３は、「ON」が書き込まれても即座に生成指令を出力せず、タイマ１０４にカウント動作を開始させる。そして、タイマ１０４が所定の時間（インテル社製のサウスブリッジ１８である場合、２秒）をカウントし、かつ、その時点においてもレジスタ１０３に「ON」が書き込まれている場合、レジスタ１０３は、生成指令をSTPCLK#生成部１０１に出力する。その後、レジスタ１０３は、「OFF」が書き込まれると即時に、生成指令の出力を停止する。
【０１２４】
なお、レジスタ１０２とレジスタ１０３に書き込まれる情報は、ここでは、説明を容易なものとするために、「ON」、または「OFF」とされているが、実際には、例えば、「ON」に対応するものとして「０（ローレベル）」が、「OFF」に対応するものとして「１（ハイレベル）」が、それぞれ書き込まれる。勿論、レジスタ１０２とレジスタ１０３に書き込まれる情報は、「ON」若しくは「OFF」、または、「０」若しくは「１」に限定されず、任意の情報が使用可能である。
【０１２５】
また、以下、レジスタ１０２またはレジスタ１０３に「ON」が書き込まれることを、「ON」に設定されると適宜称する。同様に、以下、レジスタ１０２またはレジスタ１０３に「OFF」が書き込まれることを、「OFF」に設定されると適宜称する。
【０１２６】
なお、生成指令は、レジスタ１０２のものよりレジスタ１０３のものが優先される。
【０１２７】
以上の内容をまとめたものが、図４に示されている。即ち、図４は、プレ電力制限制御と電力制限制御のそれぞれに対する、電力制限制御を設定するブロック（以下、電力制限設定部と称する）と、電力制限の内容を表した図である。
【０１２８】
このように、図２の構成の電力制限制御装置においては、ハードウエアとしての電力監視部４２が電力制限要求を出力すると、ほぼ即座にプレ電力制限制御（多段階電圧スケーリング制御、ＴＣＣによる制御、またはスロットリング制御）が実行され、その後、必要に応じて、所定の時間（インテル社製のサウスブリッジ１８の場合、２秒）が経過した後、電力制限制御（スロットリング制御）が実行される。従って、品質事故を防ぎつつ、実際に必要な制限量で、情報処理装置の消費電力量を制限することが可能になる。即ち、従来の課題で挙げた第１乃至第３の課題を解決することが可能になる。
【０１２９】
ところで、ＡＭＬ９１がプレ電力制限制御の設定を解除しないと、プレ電力制限制御と、電力制限制御が同時に実行されることになる。この場合、その効果（ＣＰＵ１１の稼働率の減少度合）は、プレ電力制限制御の効果と電力制限制御の効果の積となる（掛け算の効果となる）。従って、効果をあげたい場合、プレ電力制限制御と電力制限制御の同時実行を積極的に行えばよい。
【０１３０】
しかしながら、効果がありすぎると、電力制限時の情報処理装置１のパフォーマンスが悪化してしまう恐れがある。即ち、従来の課題のうちの第２の課題を解決することができなくなってしまう恐れがある。
【０１３１】
そこで、このような恐れがある場合、コントローラ４０は、電力制限制御が開始される前に、プレ電力制限制御を解除する要求（このような要求を、以下、プレ電力制限解除要求と称する）を、ＳＣＩによりＡＭＬ９１に通知することができる。ＡＭＬ９１は、このプレ電力制限解除要求を受けると即座に、プレ電力制限制御の設定を解除する。これにより、電力制限制御の開始前に、プレ電力制限制御を停止することが可能になる。即ち、プレ電力制限制御と電力制限制御の同時実行を避けることが可能になる。
【０１３２】
なお、プレ電力制限制御と電力制限制御のいずれもがスロットリング制御である場合、電力制限制御の開始前の、プレ電力制限解除要求の通知は必須ではない。ただし、本実施の形態においては、プレ電力制限制御がいずれの制御であっても、電力制限制御の開始前に、プレ電力制限解除要求がＡＭＬ９１に通知されるとする。
【０１３３】
次に、図５を参照して、図２の電力制限制御装置の状態の例を説明する。即ち、図５は、図２の電力制限制御装置の状態遷移の１例を表している。
【０１３４】
図５に示されるように、電力制限制御装置の状態は、通常状態１５１、プレ電力制限状態１５２、および、電力制限状態１５３のうちのいずれかの状態とされる。
【０１３５】
通常状態１５１は、電力制限制御装置が、プレ電力制限制御と電力制限制御のいずれも実行していない状態を表している。
【０１３６】
プレ電力制限状態１５２は、電力制限制御装置が、プレ電力制限制御を実行している状態を表している。
【０１３７】
電力制限状態１５３は、電力制限制御装置が、電力制限制御を実行している状態を表している。
【０１３８】
即ち、図５は、電力制限制御とプレ電力制限制御が同時に実行されることがない場合の例を表している。
【０１３９】
通常状態１５１、プレ電力制限状態１５２、および電力制限状態１５３のうちのいずれかから、通常状態１５１、プレ電力制限状態１５２、および電力制限状態１５３のうちのいずれかへの状態遷移（同一の状態に留まる場合も含む）は、所定の条件（以下、状態遷移条件と称する）が満たされると実行される。
【０１４０】
このような状態遷移条件は、図５おいては、１つの状態（通常状態１５１、プレ電力制限状態１５２、および電力制限状態１５３のうちのいずれか）から１つの状態（通常状態１５１、プレ電力制限状態１５２、および電力制限状態１５３のうちのいずれか）への遷移を表す矢印に、番号１６１乃至１６７を付して表されている。
【０１４１】
例えば、初期状態（例えば、電源装置４１がシステム（図１の情報処理装置１）に電力の供給を開始した時点の状態）が、通常状態１５１であるとし、いま、電力制限制御装置の状態が、その初期状態であるとする。
【０１４２】
電力監視部４２は、監視した電力が所定の閾値を超えない限り、電力制限要求を出力しない。このような場合、コントローラ４０は、状態遷移条件１６１が満たされと判定し、電力制限制御装置の状態を、通常状態１５１から通常状態１５１に遷移させる（状態を遷移させない）。
【０１４３】
これに対して、電力監視部４２は、監視した電力が所定の閾値を超えると、電力制限要求をコントローラ４０に出力してくる。このような場合、コントローラ４０は、状態遷移条件１６２が満たされと判定し、電力制限制御装置の状態を、通常状態１５１からプレ電力制限状態１５２に遷移させる。
【０１４４】
電力制限制御装置の状態がプレ電力制限状態１５２に遷移すると、コントローラ４０は、ＣＰＵ１１の稼働率を制限することで電力を制限する制御として、第１の制御（即ち、電力制限制御）の実行を設定する。即ち、電力制限設定（THRM#）が、「ON」に設定される。
【０１４５】
すると、レジスタ１０３は、タイマ１０４のカウント動作を開始させる。即ち、この時点では、レジスタ１０３は、生成指令をSTPCLK#生成部１０１に出力しないので、電力制限制御（スロットリング制御）は実行されない。
【０１４６】
一方、AML９１は、電力監視部４２から電力制限要求が出力されたことを、コントローラ４０からのプレ電力制限要求（SCI）により認識し、ＣＰＵ１１の稼働率を制限することで電力を制限する制御として、第２の制御（即ち、プレ電力制限制御）の実行を設定する情報、即ち、プレ電力制限設定を生成する。
【０１４７】
なお、コントローラ４０は、プレ電力制限要求（SCI）をAML９１に通知すると、プレ電力制限用のタイマ１１２のカウント動作を開始させる。
【０１４８】
ところで、図２の例では、プレ電力制限制御として、多段階電圧スケーリング制御部８１が実行する多段階電圧スケーリング制御、ＴＣＣ８２が実行するＴＣＣによる制御、および、スロットリング制御部８４が実行するスロットリング制御といった３つの制御のうちの、任意のものが使用可能である（選択的に使用可能である）。
【０１４９】
従って、例えば、プレ電力制限制御として、多段階電圧スケーリング制御が使用される場合、AML９１は、プレ電力制限設定として、多段階電圧スケーリング制御の実行の設定をＭＳＲ８５に書き込む。すると、ＭＳＲ８５が、多段階電圧スケーリング制御部８１に対して制御の開始を指令し、多段階電圧スケーリング制御部８１が、その指令を受けて、ＡＭＬ９１により設定された多段階電圧スケーリング制御を実行する。
【０１５０】
また、例えば、プレ電力制限制御として、ＴＣＣによる制御が使用される場合、AML９１は、プレ電力制限設定として、ＴＣＣによる制御の実行の設定をＭＳＲ８５に書き込む。すると、ＭＳＲ８５が、ＴＣＣ８２に対して制御の開始を指令し、ＴＣＣ８２が、その指令を受けて、ＡＭＬ９１により設定されたＴＣＣによる制御を実行する。
【０１５１】
また、例えば、プレ電力制限制御として、スロットリング制御が使用される場合、AML９１は、プレ電力制限設定として、スロットリング制御の実行を設定する。即ち、AML９１は、サウスブリッジ１８のレジスタ１０２に「ON」を書き込む。すると、レジスタ１０２は、STPCLK＃生成部１０１に対して生成指令を出力する。STPCLK＃生成部１０１は、その生成指令を受けて、STPCLK#を生成し、信号線７２を介してスロットリング制御部８４に出力する。スロットリング制御部８４は、STPCLK#を検出すると、ＡＭＬ９１により設定されたスロットリング制御を実行する。
【０１５２】
このように、電力監視部４２が電力制限要求を出力すると、即ち、電力制限制御装置の状態がプレ電力制限状態１５２に遷移すると、ほぼ即座にプレ電力制限制御が実行されることになる。
【０１５３】
これに対して、電力監視部４２が電力制限要求を出力すると、電力制限設定（THRM#）は「ON」に設定されることになるが、タイマ１０４が所定の時間（例えば、インテル社製のサウスブリッジ１８である場合、２秒）を計時しないと（カウント動作を終了しないと）、レジスタ１０３は、生成指令をSTPCLK#生成部１０１に出力しない。即ち、電力監視部４２から電力制限要求が出力されても、電力制限制御は、即座に実行されず、タイマ１０４のカウント動作が終了した時点で実行されることになる。
【０１５４】
コントローラ４０は、プレ電力制限制御を解除するとき、ＡＭＬ９１に対して、プレ電力制限解除要求をＳＣＩにより通知する。換言すると、コントローラ４０が、ＡＭＬ９１に対して、プレ電力制限解除要求をＳＣＩにより通知しない限り、プレ電力制限制御は実行され続ける。従って、このプレ電力制限解除要求が通知されないことが状態遷移条件１６３であり、状態遷移条件１６３が満たされている場合、電力制限制御装置の状態は、プレ電力制限状態１５２からプレ電力制限状態１５２に遷移する（状態は遷移しない）。
【０１５５】
これに対して、コントローラ４０が、ＡＭＬ９１に対してプレ電力制限解除要求をＳＣＩにより通知すると、プレ電力制限制御は終了することになるので、電力制限制御装置の状態は、プレ電力制限状態１５２から、通常状態１５１、または電力制限状態１５３に遷移することになる。
【０１５６】
即ち、コントローラ４０は、いままで実行されていたプレ電力制限制御が成功したと判断した場合、ＡＭＬ９１に対してプレ電力制限解除要求をＳＣＩにより通知するとともに、電力制限制御の設定も解除する（電力制限設定(THRM#)を「OFF」に設定する）。すると、状態遷移条件１６４が満たされたと判定され、電力制限制御装置の状態が、プレ電力制限状態１５２から通常状態１５１に遷移する。
【０１５７】
このとき、レジスタ１０３は、タイマ１０４のカウント動作を終了させ、カウンタを初期化する。従って、いままで実行されていたプレ電力制限制御が成功したと判断された場合、電力制限制御は実行されないことになる。
【０１５８】
これに対して、コントローラ４０は、いままで実行されていたプレ電力制限制御が失敗した（成功していない）と判断した場合、ＡＭＬ９１に対してプレ電力制限解除要求をＳＣＩにより通知する。ただし、このとき、電力制限制御の設定は解除されない（電力制限設定(THRM#)は、「OFF」に設定されず「ON」の設定のままとなる）。すると、状態遷移条件１６５が満たされたと判定され、電力制限制御装置の状態が、プレ電力制限状態１５２から電力制限状態１５３に遷移する。
【０１５９】
その後、サウスブリッジ１８において、タイマ１０４のカウント動作が終了すると（インテル社製のサウスブリッジ１８の場合、２秒経過すると）、レジスタ１０３は、STPCLK＃生成部１０１に対して生成指令を出力する。STPCLK＃生成部１０１は、その生成指令を受けて、STPCLK#を生成し、信号線７２を介してスロットリング制御部８４に出力する。スロットリング制御部８４は、STPCLK#を検出すると、電力制限設定（THRM#）によるスロットリング制御（電力制限制御）を実行する。
【０１６０】
なお、プレ電力制限制御が成功したか否かを判定する条件は、特に限定されないが、本実施の形態においては次の通りとされる。
【０１６１】
即ち、コントローラ４０は、プレ電力制限制御が実行されてからも、電力監視部４２からの電力制限要求の出力の有無を監視し続ける。そして、コントローラ４０は、プレ電力制限制御が実行されている間（プレ電力制限中アークナレッジを検出した時点から、プレ電力制限用のタイマ１１２のカウント動作が終了された時点までの間）、電力制限要求を検出しなかった場合、いままで実行されていたプレ電力制限制御は成功であると判定する。
【０１６２】
これに対して、コントローラ４０は、プレ電力制限制御が実行されている間に、電力制限要求を１度でも検出した場合、いままで実行されていたプレ電力制限制御は失敗であると判定する。
【０１６３】
或いは、コントローラ４０は、所定の時間が経過しても（プレ電力制限用のタイマ１１２が所定のカウント値をカウントしても）、ＡＭＬ９１からプレ電力制限中アークナレッジが出力されない場合（検出しなかった場合）、プレ電力制限制御は失敗であると判定する。
【０１６４】
なお、プレ電力制限用のタイマ１１２のカウント時間については後述する。
【０１６５】
ところで、電力制限制御装置の状態が電力制限状態１５３に遷移すると、上述したように、電力制限制御（電力制限設定(THRM#)によるスロットリング制御）が実行される。
【０１６６】
このとき、コントローラ４０において、電力制限用のタイマ１１１は、カウント動作を行っており（カウント動作の開始のタイミングについては後述する）、電力制限用のタイマ１１１のカウント動作が終了すると、コントローラ４０は、電力制限制御の設定の解除を行う。即ち、電力制限設定（THRM#）は、「OFF」に設定される。すると、レジスタ１０３は、生成指令の出力を停止する。STPCLK＃生成部１０１は、生成指令の出力の停止を検出して、STPCLK#の出力を停止する。スロットリング制御部８４は、STPCLK#の出力の停止を検出すると、電力制限制御（電力制限設定(THRM#)によるスロットリング制御）の実行を停止する。
【０１６７】
従って、電力制限制御装置の状態が電力制限状態１５３に遷移してからは、電力制限用のタイマ１１１がカウント動作をしていることが状態遷移条件１６６であり、状態遷移条件１６６が満たされている場合、電力制限制御装置の状態は、電力制限状態１５３から電力制限状態１５３に遷移する（状態は遷移しない）。
【０１６８】
これに対して、電力制限用のタイマ１１１のカウント動作が終了したことが状態遷移条件１６７であり、状態遷移条件１６７が満たされた場合、電力制限制御装置の状態は、電力制限状態１５３から通常状態１５１に遷移する。
【０１６９】
なお、電力制限用のタイマ１１１のカウント時間については後述する。
【０１７０】
次に、図６と図７を参照して、電力制限制御装置（図２）における、電力制限用のタイマ１１１、およびプレ電力制限用のタイマ１１２のカウント時間、並びに、電力制限制御、およびプレ電力制限制御の継続時間について説明する。
【０１７１】
図６は、電力制限制御の継続時間、および電力制限用のタイマ１１１のカウント時間を説明するタイムチャートである。即ち、図６は、プレ電力制限制御が行われない場合（電力制限設定（THRM#）によるスロットリング制御のみが行われる場合）のタイムチャートである。
【０１７２】
図６において、図中１番上に時間軸が示されている。そして、時間軸の下方に、図中上から順に、システム（図１の情報処理装置１全体）の消費電力、電力監視部４２からの電力制限要求の出力の有無、電力制限設定（THRM#）（コントローラ４０が信号線７１を介してレジスタ１０３に「ON」を書き込むタイミング）、スロットリング制御の実行の有無（STPCLK#生成部１０１からのSTPCLK#の出力の有無）、および、電力制限設定（THRM#）解除（コントローラ４０が信号線７１を介してレジスタ１０３に「ＯＦＦ」を書き込むタイミング）のそれぞれのタイムチャートが示されている。
【０１７３】
Pinplimitは、閾値である制限電力（いまの場合、電源装置４１の定格電力）を表しており、Pimaxは、電源装置４１の仕様として規定されているピーク電力を表している。
【０１７４】
図６に示されるように、例えば、時刻t1に、消費電力が制限電力Pinplimitを越えたとすると、電力監視部４２は、それを検出し、電力制限要求をコントローラ４０に出力する。
【０１７５】
なお、以下、電力制限要求、および、STPCLK#等の信号が出力されていることを、適宜「有」と称し、一方、出力されていないことを、適宜「無」と称する。
【０１７６】
コントローラ４０は、電力制限要求が無から有に変化すると、電力制限設定（THRM#）を「ON」に設定する。即ち、電力制限設定（THRM#）のタイミングは、電力制限要求が無から有に変化するとき（図６の例では、略時刻t1）である。
【０１７７】
サウスブリッジ１８は、電力制限設定(THRM#)が「ON」に設定されてから、ディレイ時間T1（タイマ１０４のカウント時間であって、具体的には、例えば、インテル社製のサウスブリッジ１８の場合、仕様として設定されている２秒である）経過後の時刻t2に、STPCLK#を、信号線７２を介してＣＰＵ１１のスロットリング制御部８４に出力する。スロットリング制御部８４は、STPCLK#を検出すると、スロットリング制御を開始し、STPCLK#を検出し続けている間、スロットリング制御を継続する。即ち、STPCLK＃が無から有に変化したとき（図６の例では、時刻t2）、スロットリング制御は開始され、STPCLK#が有の場合、スロットリング制御は継続される。
【０１７８】
このように、システム（情報処理装置１）の消費電力が制限電力Pinplimitを超えた時刻t1（厳密には、電力制限設定(THRM#)が「ON」に設定され、タイマ１０４がカウント動作を開始した時刻）から、ディレイ時間T1経過した時刻t2に、電力制限設定（THRM#）によるスロットリング制御（電力制限制御）が開始される。換言すると、プレ電力制限制御が実行されない場合、この時刻t1から時刻t2の間は、無制御状態（電力制限設定(THRM#)によるスロットリング制御が施されていない状態）であるので、システム（情報処理装置１）の消費電力が制限電力Pinplimitを超えた状態が続くことがある。
【０１７９】
しかしながら、電源装置４１の設計仕様において規定されている定格電圧（即ち、制限電圧Pinplimit）は、電源装置４１の発熱によって制限されるため、その瞬間値で管理されるわけではなく、所定の時間の平均電力値として管理される。換言すると、一時的に制限電力Pinplimitを越える電力の消費がなされても、規定のピーク電力PimaxとDuty Rateの範囲内での平均電力が、制限電力Pinplimitを超えなければ電源装置４１の設計仕様の範囲内とされる。
【０１８０】
そこで、消費電力が定格電力（制限電圧Pinplimit）を超える（可能性のある）時間T1と、Duty Rate（消費電力が定格電力内である時間と、定格電力を越える時間との比率）から、消費電力が定格電力内である時間T2を設定し、設定した時間T2の間、電力制限設定(THRM#)によるスロットリング制御（電力制限制御）を継続させれば、電源装置４１の設計仕様を満たすことになる。即ち、時間T1＋時間T２の期間における平均電力（電源装置４１の発熱）が、定格電力である制限電力Pinplimit内に収められることになる。
【０１８１】
具体的には、例えば、Duty Rateが１０％（消費電力が定格電力内である時間と、定格電力を越える時間との比率が、９：１）とされ、かつ、ディレイ時間T1が２秒（サウスブリッジ１８がインテル社製の場合のディレイ時間）とされた場合、このディレイ時間T1（2秒）の間、ピーク電力Pimaxが続くと仮定すると、電力制限制御が維持されるべき時間T2（以下、電力制限維持時間T2と称する）は、ディレイ時間T1の９倍の時間、即ち、１８秒（＝9×T1＝９×２秒）以上の時間となる。
【０１８２】
例えば、この電力制限維持時間T2が、コントローラ４０の電力制限用のタイマ１１１のカウント時間として使用可能である（ただし、後述するように、電力制限用のタイマ１１１のカウント時間は電力制限維持時間T2に限定されない）。この場合、電力制限要求が有から無に変化する時刻t2に、電力制限用のタイマ１１１はカウント動作を開始し、電力制限維持時間T2分のカウントを行うと、カウント動作を終了する。このカウント動作が終了した時刻t3（時刻t2から電力制限維持時間T2だけ経過した時刻t3）が、電力制限設定(THRM#)解除のタイミングとなる。
【０１８３】
即ち、コントローラ４０は、時刻t3になると（電力制限用のタイマ１１１が電力制限維持時間T2分のカウントを終了すると）、サウスブリッジ１８に対して電力制限制御の設定の解除を、信号線７１を介して行う。即ち、電力制限設定（THRM#）が「OFF」に設定される。すると、サウスブリッジ１８は、STPCLK#の出力を停止する。スロットリング制御部８４は、STPCLK#の出力の停止を検出すると、スロットリング制御を停止する。即ち、STPCLK＃が有から無に変化したとき（図６の例では、時刻t3）、電力制限設定（THRM#）によるスロットリング制御（電力制限制御）は終了する。
【０１８４】
図７は、プレ電力制限制御の継続時間、およびプレ電力制限用のタイマ１１２のカウント時間を説明する図である。
【０１８５】
図７において、図中水平方向の軸は、図６の時間軸と同一の時間軸を表している。即ち、時刻t1は、電力制限要求が無から有になる時刻を、時刻t2は、電力制限制御（電力制限設定（THRM#）によるスロットリング制御）の開始時刻を、時刻t3は、電力制限制御の終了時刻を、それぞれ表している。
【０１８６】
上述したように、ここでは、プレ電力制限制御と電力制限制御の同時実行は禁止されているので、プレ電力制限制御は、電力制限制御の開始前に終了している必要がある。即ち、プレ電力制限制御は、時刻t1から時刻t2までの間の所定の期間に行われることになる。
【０１８７】
そこで、図７に示されるように、プレ電力制限制御の終了時刻は、猶予時間T6を考慮して、電力制限制御の開始時刻t2よりも猶予時間T6だけ前の時刻tbとされる。なお、この猶予時間T6は、特に限定されないが、この例においては、例えば、0.2秒とされる。
【０１８８】
従って、プレ電力制限制御の時間は、時間T3となる。即ち、いまの場合、時間T3は、1.8秒（T3=T1-T6＝2 - 0.2秒）となる。
【０１８９】
ただし、上述したように、規定のピーク電力PimaxとDuty Rateの範囲内での平均電力が、制限電力Pinplimitを超えなければ電源装置４１の設計仕様の範囲内とされる。従って、例えば、上述した図６の説明と同様に、Duty Rateが１０％とされた場合、少なくとも、時間T3の90%の時間である時間T5（いまの場合、T3×0.9=1.8×0.9＝1.62秒）の間だけ、プレ電力制限制御が実行されれば、電源装置４１の設計仕様を満たすことになる。
【０１９０】
換言すると、略時刻t1にコントローラ４０が、プレ電力制限要求をＳＣＩによりＡＭＬ９１に通知してから、プレ電力制限制御が実際に開始されるまでのタイムラグ（ディレイタイム）が、時間T3の10%の時間である時間T4（いまの場合、T3×0.1=1.8×0.1＝0.18秒）以内であればよいことになる。即ち、時刻t1から時間T4だけ経過した時刻taまでの間に、プレ電力制限制御が開始されれば、電源装置４１の設計仕様を満たすことになる。
【０１９１】
そこで、プレ電力制限用のタイマ１１２は、プレ電力制限要求（ＳＣＩ）が通知される略時刻t1に、カウント動作を開始し、プレ電力制限制御の終了予定時刻tbに、カウント動作を終了する。即ち、時間T3が、プレ電力制限用のタイマ１１２のカウント時間である。
【０１９２】
このとき、上述したように、コントローラ４０は、プレ電力制限用のタイマ１１２のカウント値を監視し、時刻taを過ぎても（プレ電力制限用のタイマ１１２が時間T4分のカウントをしても）、AML４１からプレ電力制限中アークナレッジが出力されてこない場合、プレ電力制限制御は失敗であると判定する。即ち、時刻ta以降に、たとえ、プレ電力制限制御が開始されても、Duty Rateを確保することはできず、電源装置４１の仕様を満たすことが不可能となるため、プレ電力制限制御は失敗であるとみなされる。
【０１９３】
また、コントローラ４０は、時刻tbの時点（プレ電力制限用のタイマ１１２が時間T3分のカウントを終了した時点）で、プレ電力制限制御中（プレ電力制限中アークナレッジを検出してから、時刻tbまでの間）における電力制限要求の有無に基づいて、プレ電力制限制御が成功したか否かを判定する。
【０１９４】
次に、図８乃至図１１のフローチャートを参照して、図２の電力制限制御装置のうちの電力制限設定部、即ち、コントローラ４０とAML９１の制御についてその順番で個別に説明する。
【０１９５】
なお、プレ電力制限制御として、いずれの制御が利用されても、以下に説明する処理は同一の処理となるので、以下、プレ電力制限制御として、例えば、スロットリング制御が利用されるとする。
【０１９６】
また、以下においても、プレ電力制限制御と電力制限制御の同時実行は禁止されており、プレ電力制限制御の後に電力制限制御が実行されるとする。
【０１９７】
コントローラ４０は、電力制限制御に関する処理（以下、電力制限処理と称する）、プレ電力制限制御に関する第１の処理（以下、プレ電力制限処理と称する）、および、プレ電力制限制御に関する第２の処理（以下、プレ電力制限の補助処理と称する）のそれぞれを、他とは独立して実行する。
【０１９８】
これら３つの独立した処理のうちの、電力制限処理の例が図８のフローチャートに、プレ電力制限処理の例が図９のフローチャートに、プレ電力制限の補助処理の例が図１０のフローチャートに、それぞれ示されている。
【０１９９】
そこで、以下、コントローラ４０の電力制限処理、プレ電力制限処理、および、プレ電力制限の補助処理のそれぞれを、図８乃至図１０のフローチャートのうちの対応するものを参照して、その順番で個別に説明していく。
【０２００】
はじめに、図８のフローチャートを参照して、コントローラ４０の電力制限処理について説明する。
【０２０１】
ステップＳ１において、コントローラ４０は、電力監視部４２からの電力制限要求が入力されているか否かを判定する。
【０２０２】
ステップＳ１において、電力制限要求が入力されていないと判定した場合、コントローラ４０は、ステップＳ２において、電力制限設定(THRM#)は、「ON」の設定であるか否かを判定する。即ち、コントローラ４０は、信号線７１を介してサウスブリッジ１８のレジスタ１０３に「ＯＮ」を既に書き込んだか否かを判定する。
【０２０３】
ステップＳ２において、電力制限設定(THRM#)は、「ON」の設定ではないと判定した場合、即ち、サウスブリッジ１８のレジスタ１０３に「ＯＮ」が書き込まれていない場合、コントローラ４０は、ステップＳ３において、処理の終了が指示されたか否かを判定する。
【０２０４】
ステップＳ３において、処理の終了が指示されたと判定された場合、電力制限処理は終了となる。
【０２０５】
これに対して、処理の終了がまだ指示されていないと判定された場合、処理はステップＳ１に戻され、それ以降の処理が繰り返される。
【０２０６】
即ち、初期状態（レジスタ１０３に「ＯＮ」が書き込まれておらず、処理の終了が特に指示されていない状態）においては、コントローラ４０は、電力監視部４２の出力状態を常時監視する。
【０２０７】
電力監視部４２から電力制限要求が出力されると（ステップＳ１において、電力制限要求が入力されたと判定されると）、コントローラ４０は、ステップＳ４において、電力制限用のタイマ１１１のカウンタを初期化する。
【０２０８】
ステップＳ５において、コントローラ４０は、電力制限設定(THRM#)は、「ＯＮ」の設定であるか否かを判定する。
【０２０９】
いまの場合、レジスタ１０３に「ＯＮ」がまだ書き込まれていないので、コントローラ４０は、ステップＳ５において、電力制限設定(THRM#)は、「ＯＮ」の設定ではないと判定し、ステップＳ６において、電力制限設定(THRM#)を「ＯＮ」に設定する。即ち、コントローラ４０は、信号線７１を介してレジスタ１０３に「ＯＮ」を書き込む。
【０２１０】
その後、処理はステップＳ１に戻され、電力制限要求が入力されているか否かが再度判定される。
【０２１１】
上述したように、本実施の形態においては、電力制限設定（THRM#）によるスロットリング制御（即ち、電力制限制御）が実行されるまでの間に、プレ電力制限制御（いまの場合、プレ電力制限設定によるスロットリング制御）が実行される。
【０２１２】
しかしながら、プレ電力制限制御が開始されるまでは、電力制限要求が出力されていることが多いので、このような場合、ステップＳ１において、電力制限要求が入力されていると判定され、上述したステップＳ４の処理が実行されて、ステップＳ５において、電力制限設定(THRM#)は、「ＯＮ」の設定であるか否かが再度判定される。いまの場合、電力制限設定(THRM#)は既に「ＯＮ」に設定されているので、ステップＳ５において、電力制限設定(THRM#)は、「ＯＮ」の設定であると判定され、処理は再度ステップＳ１に戻される。
【０２１３】
即ち、プレ電力制限制御が開始され、そのプレ電力制限制御の結果、電力監視部４２から電力制限要求が出力されなくなるまで、ステップＳ１、ステップＳ４、およびステップＳ５の処理が繰り返される。
【０２１４】
そして、プレ電力制限制御の結果、電力監視部４２から電力制限要求が出力されなくなると（ステップＳ１において、電力制限要求が入力されていないと判定されると）、ステップＳ２において、電力制限設定(THRM#)は、「ＯＮ」の設定であるか否かが判定される。
【０２１５】
いまの場合、コントローラ４０は、ステップＳ２において、電力制限設定(THRM#)は、「ＯＮ」の設定であると判定し、ステップＳ７において、電力制限用のタイマ１１１をデクリメントする。
【０２１６】
なお、上述した図７の説明においては、電力制限用のタイマ１１１のカウント時間が、電力制限維持時間T2（上述した例では、18秒）とされたため、電力制限用のタイマ１１１のカウント動作の開始時刻は時刻t2（電力制限制御が実際に開始される時刻）であった。
【０２１７】
これに対して、図８のフローチャートの例では、電力制限用のタイマ１１１のカウント動作の開始時刻は、最初のステップＳ７の処理の実行時刻となる。具体的には、例えば、プレ電力制限制御が成功した場合、時刻t1から時刻taの間の時刻（即ち、電力制限制御の開始前の時刻）になる。
【０２１８】
そこで、コントローラ４０が、図８のフローチャートに従って電力制限処理を実行する場合、電力制限用のタイマ１１１のカウント時間を、例えば、ディレイ時間T1＋電力制限維持時間T2（上述した例に換算すると、２０秒）とすればよい。これにより、図８のフローチャートに従って電力制限制御が実行された場合であっても、電力制限制御（電力制限設定(THRM#)によるスロットリング制御）の終了時刻は、略時刻t3（少なくとも時刻t3よりも前になることはない）となり、電源装置４１の仕様を満たすことができる。
【０２１９】
図８のステップＳ８において、コントローラ４０は、電力制限用のタイマ１１１のカウンタが０になったか否かを判定する。
【０２２０】
ステップＳ８において、電力制限用のタイマのカウンタが０になっていないと判定された場合、その処理は、ステップＳ１に戻され、それ以降の処理が繰り返される。
【０２２１】
この間、サウスブリッジ１８においては、タイマ１０４がカウント動作を実行しており、カウント動作を終了すると（インテル社製のサウスブリッジ１８の場合、２秒が経過すると）、レジスタ１０３は、生成指令をSTPCLK#生成部１０１に出力する。STPCLK＃生成部１０１は、生成指令を受けてSTPCLK#を生成し、信号線７２を介してスロットリング制御部８４に出力する。
【０２２２】
スロットリング制御部８４は、このSTPCLK#を検出すると、スロットリング制御を開始する。その後、STPCLK#生成部１０１は、STPCLK#を出力し続けるので、電力制限設定(THRM#)によるスロットリング制御（電力制限制御）は継続される。
【０２２３】
そして、コントローラ４０の電力制限用のタイマ１１１のカウンタが０になると（ステップＳ８において、電力制限用のタイマのカウンタが０になったと判定すると）、コントローラ４０は、ステップＳ９において、電力制限設定(THRM#)を「ＯＦＦ」に設定する。即ち、コントローラ４０は、信号線７１を介してサウスブリッジ１８のレジスタ１０３に「ＯＦＦ」を書き込む。
【０２２４】
すると、レジスタ１０３は、生成指令の出力を停止し、それに伴い、STPCLK#生成部１０１も、STPCLK#の出力を停止する。スロットリング制御部８４は、STPCLK#の出力の停止を検出すると、電力制限設定(THRM#)によるスロットリング制御（電力制限制御）を停止する。
【０２２５】
このとき、コントローラ４０の電力制限処理においては、処理はステップＳ１に戻され、それ以降の処理が繰り返されることになる。即ち、コントローラ４０は、ステップＳ１乃至Ｓ３の処理を繰り返し、引き続き電力監視部４２からの電力制限要求の有無を監視する。
【０２２６】
なお、図８のフローチャートは、サウスブリッジ１８がインテル社製のものである場合の電力制限処理の例を表している。即ち、インテル社製のサウスブリッジ１８は、電力制限設定(THRM#)が「ＯＮ」に設定されてから２秒経過した後（タイマ１０４が２秒を計時したとき）、STPCLK#を出力するという仕様を有している。このため、図８のフローチャートは、この仕様に基づいて、電力制限制御（電力制限設定(THRM#)によるスロットリング制御）が開始されるまでの２秒の間に、プレ電力制限制御が実行されることを前提とする、コントローラ４０の電力制限処理の例を表している。
【０２２７】
しかしながら、インテル社製以外のサウスブリッジの中には、電力制限設定(THRM#)が「ＯＮ」に設定されると、即座にSTPCLK#を出力する（タイマ１０４が存在しない）ものもある。このようなサウスブリッジが、図２のサウスブリッジ１８として使用されている場合、例えば、図８のフローチャートの処理に対して、さらに、次のような処理が追加される。
【０２２８】
即ち、例えば、ステップＳ５とステップＳ６の処理の間に、プレ電力制限設定が、「ＯＮ」の設定であるか否かの判定処理が追加される。そして、プレ電力制限設定が、「ＯＮ」の設定であると判定された場合、処理はステップＳ１に戻される。これに対して、プレ電力制限設定が、「ＯＮ」の設定ではない（「ＯＦＦ」の設定である）と判定された場合、処理はステップＳ６に進む。
【０２２９】
次に、図９のフローチャートを参照して、コントローラ４０のプレ電力制限処理について説明する。
【０２３０】
ステップＳ２１において、コントローラ４０は、電力制限設定(THRM#)が変化したか否かを判定する。
【０２３１】
即ち、サウスブリッジ１８のレジスタ１０３に書き込まれている設定が変化しない場合（「ＯＮ」のままか、または、「ＯＦＦ」のままである場合）、ステップＳ２１において、電力制限設定(THRM#)が変化していないと判定され、処理はステップＳ２１に戻され、電力制限設定(THRM#)が変化したか否かが再度判定される。即ち、コントローラ４０は、電力制限設定(THRM#)を常時監視している。
【０２３２】
そして、監視の結果、サウスブリッジ１８のレジスタ１０３に書き込まれている設定が「ＯＦＦ」から「ＯＮ」に変化した場合、または、「ＯＮ」から「ＯＦＦ」に変化した場合、ステップＳ２１において、電力制限設定(THRM#)が変化したと判定される。換言すると、コントローラ４０が、プレ電力制限処理とは独立して実行している電力制限処理、または、プレ電力制限の補助処理において、電力制限設定(THRM#)を「ＯＮ」、または「ＯＦＦ」に設定した場合（上述した図８のステップＳ６、ステップＳ９、または、後述する図１０のステップＳ５４の処理を実行した場合）、プレ電力制限処理のステップＳ２１において、電力制限設定(THRM#)が変化したと判定する。
【０２３３】
ステップＳ２１において、電力制限設定(THRM#)が変化したと判定すると、コントローラ４０は、ステップＳ２２において、電力制限設定(THRM#)は、「ＯＮ」の設定であるか否かを判定する。
【０２３４】
具体的には、例えば、電力制限設定(THRM#)が、「ＯＮ」から「ＯＦＦ」に変化した場合、ステップＳ２２において、電力制限設定(THRM#)は、「ＯＮ」の設定ではないと判定され、処理はステップＳ２９に進められる。なお、ステップＳ２９以降の処理については後述する。
【０２３５】
これに対して、電力制限設定(THRM#)が、「ＯＦＦ」から「ＯＮ」に変化した場合、ステップＳ２２において、電力制限設定(THRM#)は、「ＯＮ」の設定であると判定し、コントローラ４０は、ステップＳ２３において、プレ電力制限機構は有効化中であるか否かを判定する。
【０２３６】
なお、ここでは、図２の構成の電力制限制御装置のうちの、プレ電力制限制御を実行する部分（特に、電力制限設定部であるＡＭＬ９１）を、プレ電力制限機構と称している。これに対して、電力制限制御を実行する部分を、電力制限機構と称している。
【０２３７】
また、ここでは、プレ電力制限機構がプレ電力制限制御を実行することが可能な状態であることを、プレ電力制限機構が有効化中であると称する。これに対して、プレ電力制限機構がプレ電力制限制御を実行することが不可能な状態であることを、プレ電力制限機構が無効化中であると称する。
【０２３８】
即ち、コントローラ４０が、プレ電力制限機構を有効化にするとは、プレ電力制限機構がプレ電力制限制御を実行することが可能な状態であると判断し、プレ電力制限機構に対して処理を行う（例えば、プレ電力制限要求をSCIによりＡＭＬ９１に通知する）ことを許可することである。これに対して、コントローラ４０が、プレ電力制限機構を無効化にするとは、プレ電力制限機構がプレ電力制限制御を実行することが不可能な状態であると判断し、プレ電力制限機構に対して処理を行うことを禁止することである。
【０２３９】
なお、プレ電力制限機構の有効化と無効化の具体的なタイミングについては後述する。
【０２４０】
ステップＳ２３において、プレ電力制限機構が有効化中ではない（無効化中である）と判定された場合、処理はステップＳ２１に戻され、それ以降の処理が繰り返される。
【０２４１】
これに対して、ステップＳ２３において、プレ電力制限機構が有効化中であると判定した場合、コントローラ４０は、ステップＳ２４において、通知済フラグが立っているか否かを判定する。
【０２４２】
ここでは、コントローラ４０が、プレ電力制限要求をＳＣＩによりＡＭＬ９１に既に通知したこと表すフラグを、通知済フラグと称している。なお、通知済フラグを立てるタイミングと、解除するタイミングについては後述する。
【０２４３】
ステップＳ２４において、通知済フラグがまだ立っていないと判定された場合、処理はステップＳ２５に進められる。なお、ステップＳ２５以降の処理については後述する。
【０２４４】
これに対して、ステップＳ２４において、通知済フラグが立っていると判定した場合、コントローラ４０は、ステップＳ２８において、処理の終了が指示されたか否かを判定する。
【０２４５】
ステップＳ２８において、処理の終了が指示されたと判定された場合、プレ電力制限処理は終了となる。
【０２４６】
これに対して、ステップＳ２８において、処理の終了がまだ指示されていないと判定された場合、処理はステップＳ２１に戻され、それ以降の処理が繰り返される。
【０２４７】
以下、コントローラ４０のプレ電力制限処理のうちのまだ説明していない処理も含めて、電力制限設定(THRM#)が、「ＯＦＦ」から「ＯＮ」に変化した場合の処理と、電力制限設定(THRM#)が、「ＯＮ」から「ＯＦＦ」に変化した場合の処理のそれぞれについて個別に説明する。
【０２４８】
はじめに、電力制限設定(THRM#)が、「ＯＦＦ」から「ＯＮ」に変化した場合における、コントローラ４０のプレ電力制限処理について説明する。
【０２４９】
この場合、上述したように、ステップＳ２１において、電力制限設定(THRM#)が変化したと判定され、さらに、ステップＳ２２において、電力制限設定(THRM#)は、「ＯＮ」の設定であると判定された後、ステップＳ２３において、プレ電力制限機構は有効化中であるか否かが判定される。
【０２５０】
ステップＳ２３において、プレ電力制限機構は有効化中であると判定された場合、上述したように、ステップＳ２４において、通知済フラグが立っているか否かが判定される。
【０２５１】
いまの場合、プレ電力制限要求（ＳＣＩ）をまだ通知していないので、コントローラ４０は、ステップＳ２４において、通知済フラグが立っていないと判定し、ステップＳ２５において、プレ電力制限要求をＳＣＩによりＡＭＬ９１に通知する。
【０２５２】
そして、コントローラ４０は、ステップＳ２６において、通知済フラグを立て、ステップＳ２７において、プレ電力制限制御用のタイマ１１２のカウンタを初期化する。その後、処理は、ステップＳ２１に戻され、それ以降の処理が繰り返される。
【０２５３】
このとき、後述するように、ＡＭＬ９１は、ＳＣＩでコントローラ４０より通知されたと判定し、通知された要求は、プレ電力制限要求であると判定する（図１１のステップＳ６２とＳ６４）。そして、ＡＭＬ９１は、プレ電力制限を設定する。即ち、いまの場合、プレ電力制限制御として、スロットリング制御が設定されているので、ＡＭＬ９１は、サウスブリッジ１８のレジスタ１０２に、プレ電力制限設定として「ＯＮ」を書き込む（図１１のスッテプＳ６５）。
【０２５４】
すると、レジスタ１０２は、ほぼ即座に生成指令をSTPCLK#生成部１０１に出力する。STPCLK＃生成部１０１は、生成指令を受けてSTPCLK#を生成し、信号線７２を介してスロットリング制御部８４に出力する。スロットリング制御部８４は、このSTPCLK#を検出すると、スロットリング制御を開始する。即ち、プレ電力制限制御として、スロットリング制御が実行される。
【０２５５】
ＡＭＬ９１は、プレ電力制限制御が開始されるのを待って（処理を所定の時間待機して）、プレ電力制限中アークナレッジをコントローラ４０に通知する（図１１のステップＳ６６とＳ６７）。
【０２５６】
なお、このプレ電力制限中アークナレッジに関するコントローラ４０側の処理は、プレ電力制限の補助処理における処理であるので、図１０のフローチャートを参照して後述する。
【０２５７】
次に、電力制限設定(THRM#)が、「ＯＮ」から「ＯＦＦ」に変化した場合における、コントローラ４０のプレ電力制限処理について説明する。
【０２５８】
この場合、上述したように、ステップＳ２１において、電力制限設定(THRM#)が変化したと判定され、ステップＳ２２において、電力制限設定(THRM#)は、「ＯＮ」の設定ではないと判定され、処理はステップＳ２９に進められる。
【０２５９】
即ち、ステップＳ２９において、コントローラ４０は、プレ電力制限解除要求（ＳＣＩ）を既に通知したか否かを判定する。
【０２６０】
ステップＳ２９において、プレ電力制限解除要求（ＳＣＩ）をまだ通知していないと判定した場合、コントローラ４０は、ステップＳ３０において、プレ電力制限解除要求をＳＣＩによりＡＭＬ９１に通知し、その処理をステップＳ３１に進める。
【０２６１】
このとき、後述するように、ＡＭＬ９１は、ＳＣＩでコントローラ４０より通知されたと判定し、通知された要求は、プレ電力制限要求ではなく、プレ電力制限解除要求であると判定する（図１１のステップＳ６２、Ｓ６４、およびＳ６８）。そして、ＡＭＬ９１は、プレ電力制限制御の設定を解除する。即ち、いまの場合、プレ電力制限制御として、スロットリング制御が設定されているので、ＡＭＬ９１は、サウスブリッジ１８のレジスタ１０２に「ＯＦＦ」を書き込む（図１１のスッテプＳ６９）。
【０２６２】
すると、レジスタ１０２は、生成指令の出力を停止し、STPCLK＃生成部１０１も、それに伴い、STPCLK#の出力を停止する。スロットリング制御部８４は、STPCLK#の出力の停止を検出すると、スロットリング制御を停止する。即ち、プレ電力制限制御としてのスロットリング制御が停止する。
【０２６３】
これに対して、プレ電力制限解除要求（ＳＣＩ）が既に通知されている場合（ステップＳ２９において、プレ電力制限解除要求を既に通知したと判定された場合）、ステップＳ３０の処理の実行は必要ないので、処理はそのままステップＳ３１に進められる。
【０２６４】
ステップＳ３１において、コントローラ４０は、プレ電力制限機構を有効化する。そして、コントローラ４０は、ステップＳ３２において、プレ電力制限制御用のタイマ１１２のカウンタを初期化し、ステップＳ３３において、通知済フラグをクリアする。その後、処理はステップＳ２１に戻され、それ以降の処理が繰り返される。
【０２６５】
次に、図１０のフローチャートを参照して、コントローラ４０のプレ電力制限の補助処理について説明する。
【０２６６】
ステップＳ４１において、コントローラ４０は、プレ電力制限機構は有効化されているか否かを判定する。
【０２６７】
ステップＳ４１において、プレ電力制限機構は有効化されていないと判定された場合、処理はステップＳ４１に戻され、プレ電力制限機構は有効化されているか否かが再度判定される。即ち、コントローラ４０は、プレ電力制限機構が有効化されることを常時監視している。
【０２６８】
換言すると、プレ電力制限の補助処理は、プレ電力制限機構が有効化された場合に実行される処理である。
【０２６９】
ステップＳ４１において、プレ電力制限機構が有効化されていると判定した場合、コントローラ４０は、ステップＳ４２において、通知済フラグが立っているか否かを判定する。即ち、プレ電力制限要求（ＳＣＩ）が既に通知されているか否かが判定される。
【０２７０】
ステップＳ４２において、通知済フラグが立っていないと判定した場合、コントローラ４０は、ステップＳ４３において、処理の終了が指示されたか否かを判定する。
【０２７１】
ステップＳ４３において、処理の終了が指示されたと判定された場合、プレ電力制限の補助処理は終了となる。
【０２７２】
これに対して、ステップＳ４３において、処理の終了がまだ指示されていないと判定された場合、処理はステップＳ４１に戻され、それ以降の処理が繰り返される。即ち、プレ電力制限要求（ＳＣＩ）が通知されるまで（通知済フラグが立つまで）、ステップＳ４１、ステップＳ４２、およびステップＳ４３の処理が繰り返される。
【０２７３】
プレ電力制限要求（ＳＣＩ）が通知されると、通知済フラグが立つので（上述した図９のステップＳ２５とＳ２６）、コントローラ４０は、ステップＳ４２において、通知済フラグが立っていると判定し、ステップＳ４４において、プレ電力制限用のタイマ１１２をデクリメントする。即ち、上述したように、プレ電力制限用のタイマ１１２は、プレ電力制限要求（ＳＣＩ）が通知された時点（図７の例では、略時刻t1）で、カウント動作を開始する。
【０２７４】
ステップＳ４５において、コントローラ４０は、プレ電力制限中アークナレッジが到着したか否かを判定する。
【０２７５】
ステップＳ４５において、プレ電力制限中アークナレッジがまだ到着していないと判定した場合、コントローラ４０は、ステップＳ４６において、プレ電力制限用のタイマ１１２のカウンタが閾値を超えたか否かを判定する。
【０２７６】
例えば、この閾値は、図７の時間T4に対応する値とすることができる。即ち、上述したように、ＡＭＬ９１が、正常な状態であれば、プレ電力制限中アークナレッジは、プレ電力制限要求（ＳＣＩ）が通知されてから時間T4が経過する前に到着するはずである。一方、時間T４が経過した後に（時刻ta以降に）、たとえ、プレ電力制限制御が開始されても、Duty Rate（例えば、図７の例では、時間T3に対する時間T4の割合）を確保することができず、電源装置４１の仕様を満たすことが不可能となるため、プレ電力制限制御は失敗であるとみなされる。
【０２７７】
従って、閾値を図７の時間T4に対応する値とすることで、コントローラ４０は、図１０のステップＳ４６において、プレ電力制限用のタイマ１１２のカウンタが閾値を超えたか否かを判定することで、プレ電力制限制御が失敗であるか否かを判定することができる。
【０２７８】
ステップＳ４６において、プレ電力制限用のタイマ１１２のカウンタがまだ閾値を超えていないと判定された場合、処理はステップＳ４１に戻され、それ以降の処理が繰り返される。即ち、プレ電力制御中アークナレッジが到着しなくとも、閾値に対応する時間が経過するまで、コントローラ４０は、プレ電力制限制御は失敗であるとみなさず、プレ電力制御中アークナレッジの到着を待つことになる。
【０２７９】
これに対して、ステップＳ４６において、プレ電力制限用のタイマ１１２のカウンタが閾値を超えたと判定した場合、コントローラ４０は、プレ電力制限制御は失敗であるとみなし、ステップＳ４７において、プレ電力制限機構を無効化する。即ち、コントローラ４０は、ＡＭＬ９１等のプレ電力制限機構がプレ電力制限制御を実行できる状態でないため、ＡＭＬ９１がプレ電力制限中アークナレッジを通知することができないとみなし、プレ電力制限機構を無効化するのである。
【０２８０】
そして、コントローラ４０は、ステップＳ４８において、プレ電力制限解除要求をＳＣＩによりＡＭＬ９１に通知し、ステップＳ４９において、通知済フラグを解除する。その後、処理はステップＳ４１に戻され、それ以降の処理が繰り返される。
【０２８１】
以上、プレ電力制限中アークナレッジがＡＭＬ９１から出力されない特殊な例について説明した。しかしながら、通常は、コントローラ４０からのプレ電力制限要求（ＳＣＩ）がＡＭＬ９１に通知されてから、ＡＭＬ９１からのプレ電力制限中アークナレッジがコントローラ４０に到着するまでに、ステップＳ４６の処理で利用される閾値に対応する時間（例えば、図７の例では、時間T4）が経過することはない。
【０２８２】
即ち、通常、コントローラ４０は、プレ電力制限制御用のタイマ１１２のカウンタが閾値を越える前に、ＡＭＬ９１からのプレ電力制限中アークナレッジを検出し（ステップＳ４５において、プレ電力制限中アークナレッジが到着したと判定し）、ステップＳ５０において、電力監視部４２からの電源制限要求の有無の監視を開始する。
【０２８３】
ステップＳ５１において、コントローラ４０は、プレ電力制限用のタイマ１１２のカウンタが０になったか否かを判定する。
【０２８４】
ステップＳ５１において、プレ電力制限用のタイマ１１２のカウンタが０になっていないと判定された場合、処理はステップＳ４１に戻され、それ以降の処理が繰り返される。即ち、プレ電力制限用のタイマ１１２のカウンタが０になるまで（例えば、図７の例では、時間Ｔ３に対応するカウントが終了するまで）、ステップＳ４１、Ｓ４２、Ｓ４４、Ｓ４５、Ｓ５０、およびＳ５１の処理が繰り返される。具体的には、プレ電力制限用のタイマ１１２のカウンタがデクリメントされるとともに、電力制限要求の有無が監視される。
【０２８５】
そして、プレ電力制限用のタイマ１１２のカウンタが０になると（ステップＳ５１において、プレ電力制限制御用のタイマ１１２のカウンタが０になったと判定すると）、コントローラ４０は、ステップＳ５２において、監視中、電源制限要求が入力されたか否かを判定する。
【０２８６】
即ち、監視中、1度でも電源制限要求が入力された場合（ステップＳ５２において、監視中、電源制限要求が入力されたと判定した場合）、コントローラ４０は、いままで実行されていたプレ電力制限制御は失敗であるとみなし、上述したステップＳ４７以降の処理を実行する。
【０２８７】
これに対して、監視中、電源制限要求が1度も入力されなかった場合（ステップＳ５２において、監視中、電源制限要求が入力されていないと判定した場合）、コントローラ４０は、いままで実行されていたプレ電力制限制御は成功であるとみなし、ステップＳ５３において、電源制限要求の有無の監視を終了し、ステップＳ５４において、電力制限設定(THRM#)を「ＯＦＦ」に設定する。その後、上述したステップＳ４８以降の処理が実行される。
【０２８８】
即ち、プレ電力制限制御で、システム（図１の情報処理装置１）の消費電力を制限することができれば、それ以上の制限は不要である。従って、コントローラ４０は、いままで実行されていたプレ電力制限制御が成功であると判断すると、電力制限制御（電力制限設定(THRM#)によるスロットリング制御）が開始される前に、その設定の解除を行う。
【０２８９】
以上、コントローラ４０が実行する電力制限処理、プレ電力制限処理、および、プレ電力制限の補助処理について説明した。
【０２９０】
次に、図１１のフローチャートを参照して、コントローラ４０のこれらの処理に対する、ＡＭＬ９１のプレ電力制限処理について説明する。
【０２９１】
なお、図１１のフローチャートにおいて、図中１番上のブロック内が、「ＡＭＬ（ＢＩＯＳ）のプレ電力制限処理開始」とされているのは、上述したように、プレ電力制限制御における電力制限設定部は、ＡＣＰＩ環境下においては、ＡＭＬ９１となるが、非ＡＣＰＩ環境下においては、ＢＩＯＳ３０（図１）となるからである。即ち、非ＡＣＰＩ環境下においては、ＢＩＯＳ３０が、ＡＣＰＩ環境下にけるＡＭＬ９１のプレ電力制限処理と全く同様に、図１１のフローチャートに従って、プレ電力制限処理を実行することができる。
【０２９２】
ただし、ＢＩＯＳ３０が電力制限設定部とされた場合、上述したように、ＳＣＩではなくＳＭＩが使用されることになる。そこで、後述するステップＳ６２内の記載が、「ＳＣＩ（ＳＭＩ）でコントローラから通知されたか？」という記載とされている。
【０２９３】
はじめに、ステップＳ６１において、ＡＭＬ９１は、スロットリング制御の電力制限量を設定する。即ち、図２には図示されていないが、ＡＭＬ９１は、スロットリング制御部８４が実行するスロットリング制御の制限量を設定することができる。そこで、ＡＭＬ９１は、スロットリング制御が実行される前に、スロットリング制御部８４に対して電力制限量の設定を行うのである。
【０２９４】
ステップＳ６２において、ＡＭＬ９１は、ＳＣＩ（ＳＭＩ）でコントローラ４０から通知されたか否かを判定する。
【０２９５】
ステップＳ６２において、ＳＣＩ（ＳＭＩ）でコントローラ４０から通知されていないと判定した場合、ＡＭＬ９１は、ステップＳ６３において、処理の終了が指示されたか否かを判定する。
【０２９６】
ステップＳ６３において、処理の終了が指示されたと判定された場合、プレ電力制限処理は終了となる。
【０２９７】
これに対して、ステップＳ６３において、処理の終了がまだ指示されていないと判定された場合、処理はステップＳ６２に戻され、それ以降の処理が繰り返される。即ち、ＡＭＬ９１は、ＳＣＩでコントローラ４０から通知されることを常時監視している。
【０２９８】
ＳＣＩでコントローラ４０から通知されると（ステップＳ６２において、ＳＣＩ（ＳＭＩ）でコントローラから通知されたと判定すると）、ＡＭＬ９１は、ステップＳ６４において、通知された要求は、プレ電力制限要求であるか否かを判定する。
【０２９９】
ステップＳ６４において、通知された要求は、プレ電力制限要求であると判定した場合、ＡＭＬ９１は、ステップＳ６５において、プレ電力制限を設定する。即ち、いまの場合、プレ電力制限制御として、スロットリング制御が設定されているので、ＡＭＬ９１は、サウスブリッジ１８のレジスタ１０２に、プレ電力制限設定として「ＯＮ」を書き込む。
【０３００】
すると、レジスタ１０２は、ほぼ即座に生成指令をSTPCLK#生成部１０１に出力する。STPCLK＃生成部１０１は、生成指令を受けてSTPCLK#を生成し、信号線７２を介してスロットリング制御部８４に出力する。スロットリング制御部８４は、このSTPCLK#を検出すると、スロットリング制御を開始する。即ち、プレ電力制限制御として、スロットリング制御が実行される。
【０３０１】
このとき、ＡＭＬ９１は、ステップＳ６６において、処理を所定の時間待機し、ステップＳ６７において、プレ電力制限中アークナレッジをコントローラ４０に通知する。その後、上述したステップＳ６３以降の処理が実行される。
【０３０２】
即ち、ＡＭＬ９１は、プレ電力制限制御が実際に開始されるのを待つために、処理を所定の時間待機し、その後、プレ電力制限中アークナレッジをコントローラ４０に通知する。
【０３０３】
より詳細には、上述したように、コントローラ４０は、プレ電力制限中アークナレッジが到達したことをトリガとして、電力監視部４２の出力状態（電力制限要求の有無）の監視を開始する（図１０のステップＳ４５とＳ５０）。そして、コントローラ４０は、監視中、１度でも電力制限要求が有った場合（図１０のステップＳ５２の処理でＹＥＳであると判定された場合）、いままで実行されていたプレ電力制限制御は失敗であるとみなす。
【０３０４】
従って、仮に、プレ電力制限制御の開始前に、プレ電力制限中アークナレッジが出力されてしまうと、コントローラ４０は、プレ電力制限制御が実行されていないにも関わらず、電力監視部４２からの電力制限要求の有無の監視を開始してしまうことになる。その結果、コントローラ４０は、電力制限要求の有無の監視を開始した直後、電力制限要求が有ったとみなしてしまうことになり、本来、プレ電力制限制御は成功であると判断しなければいけないケースにおいても、プレ電力制限制御は失敗であると誤った判断をする恐れがある。
【０３０５】
そこで、ＡＭＬ９１は、プレ電力制限制御が確実に開始されるまでの間、処理を待機し、プレ電力制限制御が開始されてから、プレ電力制限中アークナレッジをコントローラ４０に通知するのである。
【０３０６】
これに対して、ステップＳ６４において、通知された要求は、プレ電力制限要求ではないと判定した場合、ＡＭＬ９１は、ステップＳ６８において、通知された要求は、プレ電力制限解除要求であるか否かを判定する。
【０３０７】
ステップＳ６８において、通知された要求は、プレ電力制限解除要求ではないと判定された場合、上述したステップＳ６３以降の処理が実行される。
【０３０８】
これに対して、ステップＳ６８において、通知された要求は、プレ電力制限解除要求であると判定した場合、ＡＭＬ９１は、ステップＳ６９において、プレ電力制限制御の設定を解除する。その後、上述したステップＳ６３以降の処理が実行される。即ち、いまの場合、プレ電力制限制御として、スロットリング制御が設定されているので、ＡＭＬ９１は、サウスブリッジ１８のレジスタ１０２に「ＯＦＦ」を書き込む。
【０３０９】
すると、レジスタ１０２は、ほぼ即座に生成指令の出力を停止し、STPCLK#生成部１０１も、それに伴い、STPCLK#の出力を停止する。スロットリング制御部８４は、このSTPCLK#の出力の停止を検出すると、スロットリング制御を停止する。即ち、プレ電力制限制御としてのスロットリング制御が停止される。
【０３１０】
次に、図１２乃至図１９を参照して、図２の電力制限制御装置の動作のうちの、代表的な４つのケースについて説明する。
【０３１１】
即ち、図１２は、プレ電力制限制御が成功するケース（以下、第１のケースと称する）における、コントローラ４０、ＡＭＬ９１、およびサウスブリッジ１８の処理の関係を表したアローチャートである。図１３は、第１のケースにおけるタイムチャートを表している。
【０３１２】
図１４は、プレ電力制限制御を実行したにも関わらず、制限電力以内に制限できなかったケース、即ち、プレ電力制限制御は実行されたが失敗してしまったケース（以下、第２のケースと称する）における、コントローラ４０、ＡＭＬ９１、およびサウスブリッジ１８の処理の関係を表したアローチャートである。図１５は、第２のケースにおけるタイムチャートを表している。
【０３１３】
図１６は、ＡＭＬ９１が応答せず、プレ電力制限制御を実行しなかったケース、即ち、プレ電力制限制御は実行されずに失敗してしまったケース（以下、第３のケースと称する）における、コントローラ４０、ＡＭＬ９１、およびサウスブリッジ１８の処理の関係を表したアローチャートである。図１７は、第３のケースにおけるタイムチャートを表している。
【０３１４】
図１８は、ＡＭＬ９１は応答したが、その応答が遅く、プレ電力制限制御が失敗とみなされたケース（以下、第４のケースと称する）における、コントローラ４０、ＡＭＬ９１、およびサウスブリッジ１８の処理の関係を表したアローチャートである。図１９は、第４のケースにおけるタイムチャートを表している。
【０３１５】
なお、図１２、図１４、図１６、および図１８のアローチャートの各ステップのそれぞれの処理は、上述した図８乃至図１１のフローチャートのいずれかに記載されている、対応するステップの処理と同一の処理である。
【０３１６】
従って、図１２、図１４、図１６、および図１８のアローチャートにおいては、図８乃至図１１のフローチャートの全てのステップの処理が記載されているわけではなく、そのうちの主要なステップの処理のみが記載されているが、これらのアローチャートに記載されている処理の前後の関係については、図８乃至図１１のフローチャートを参照することで、容易に理解することが可能である。
【０３１７】
また、図１３、図１５、図１７、および、図１９において、各図のそれぞれの１番上に、時間軸が示されている。この時間軸は、上述した図６（図７）の時間軸と基本的に同様の時間軸を表している。そして、図中、時間軸の下方に、電力監視部４２からの電力制限要求、スロットリング制御（STPCLK#生成部１０１からのSTPCLK#）、電力制限設定（THRM#）（コントローラ４０が信号線７１を介してレジスタ１０３に「ON」を書き込むタイミング）、プレ電力制限要求（コントローラ４０がＡＭＬ９１にＳＣＩにより通知するタイミング）、プレ電力制限設定（いまの場合、ＡＭＬ９１がレジスタ１０２に「ＯＮ」を書き込むタイミング）、プレ電力制限中ＡＣＫ（アークナレッジ）（ＡＭＬ９１がコントローラ４０にプレ電力制限中ＡＣＫを通知するタイミング）、プレ電力制限設定解除（いまの場合、ＡＭＬ９１がレジスタ１０２に「ＯＦＦ」を書き込むタイミング）、および電力制限設定(THRM#)解除（コントローラ４０が信号線７１を介してレジスタ１０３に「ＯＦＦ」を書き込むタイミング）のそれぞれのタイムチャートが示されている。
【０３１８】
はじめに、図１２と図１３を参照して、第１のケースにおける、図２の電力制限制御装置の動作について説明する。
【０３１９】
図１３に示されるように、例えば、いま、時刻t1に、電力監視部４２からの電力制限要求が無から有に変化したとする。
【０３２０】
この場合、コントローラ４０は、その変化とほぼ同時に（略時刻t1）に、電力制限要求が入力されたと判定し（図１２のステップＳ１）、電力制限設定（THRM#）を「ＯＮ」に設定する（図１２のステップＳ６）。即ち、コントローラ４０は、信号線７１を介してサウスブリッジ１８のレジスタ１０３に「ＯＮ」を書き込む。
【０３２１】
すると、サウスブリッジ１８のタイマ１０４は、カウント動作を開始する。なお、上述したように、インテル社製のサウスブリッジ１８の場合、タイマ１０４のカウント時間は２秒であるので、図１２においては、タイマ１０４は、２秒タイマと記述されている。そこで、以下、サウスブリッジ１８はインテル社製のものであるとして、タイマ１０４を、２秒タイマ１０４と称することにする。
【０３２２】
また、コントローラ４０は、略時刻t1に、プレ電力制限要求をＳＣＩによりＡＭＬ９１に通知し（図１２のステップＳ２５）、プレ電力制御用のタイマ１１２のカウントを開始する（図１２のステップＳ４４）。
【０３２３】
ＡＭＬ９１は、通常の場合（ケース１の場合）、プレ電力制限要求が通知されるとほぼ同時に（図１３の例では、時刻tAに）、プレ電力制限設定を行う。即ち、いまの場合、プレ電力制限制御はスロットリング制御とされているので、ＡＭＬ９１は、ＡＣＰＩレイヤ９２を介して、サウスブリッジ１８のレジスタ１０２に「ＯＮ」を書き込む。
【０３２４】
すると、レジスタ１０２は、ほぼ即座に生成指令をSTPCLK#生成部１０１に出力する。STPCLK＃生成部１０１は、生成指令を受けてSTPCLK#を生成し、信号線７２を介してスロットリング制御部８４に出力する。スロットリング制御部８４は、このSTPCLK#を検出すると、スロットリング制御を開始する。即ち、プレ電力制限制御として、スロットリング制御が実行される。
【０３２５】
プレ電力制限制御が開始されると、通常の場合、システム（図１の情報処理装置１）の消費電力は制限電力Piplimit（図６）より低く制限されるので、図１３で示されるように、電力制限要求が有から無に変化し、その後、無の状態が続く。
【０３２６】
このとき、ＡＭＬ９１は、処理を所定の時間待機し（図１２のステップＳ６６）、プレ電力制限中アークナレッジ（ＡＣＫ）をコントローラ４０に通知する（図１２のステップＳ６７）。
【０３２７】
通常の場合、このプレ電力制限中アークナレッジ（ＡＣＫ）は、コントローラ４０のプレ電力制限用のタイマ１１２のカウント値が閾値を越える前に、コントローラ４０に到着する。コントローラ４０は、プレ電力制限中アークナレッジ（ＡＣＫ）が到着したことを検出すると（図１２のステップＳ４５（ＹＥＳ））、電力制限要求の監視を開始する（図１２のステップＳ５０）。
【０３２８】
そして、コントローラ４０のプレ電力制限用のタイマ１１２がカウント動作を終了すると（図１２のステップＳ５１（ＹＥＳ））、コントローラ４０は、電力制限要求の監視を開始してから（図１３の例では、プレ電力制限中ＡＣＫの黒丸のタイミングから）、タイマ１１２のカウント動作が終了するまで（図１３の例では、略時刻tB）の間、電力制限要求の入力があったか否かを判定する。
【０３２９】
いまの場合（ケース１の場合）、図１３で示されるように、電力制限要求は無の状態が続いているので、コントローラ４０は、電力制限要求の入力はなかったと判定し（図１２のステップＳ５２（ＮＯ））、いままで実行されていたプレ電力制限制御（いまの場合、スロットリング制御）は成功であり、これ以上の電力制限制御は不要であると判断する。
【０３３０】
そこで、コントローラ４０は、電力制限設定(THRM#)を「ＯＦＦ」に設定する（図１２のステップＳ５４）とともに、プレ電力制限解除要求をＳＣＩによりＡＭＬ９１に通知する（図１２のステップＳ４８）。
【０３３１】
すると、サウスブリッジ１８の２秒タイマ１０４は、カウント動作を停止して、初期設定を行う。即ち、電力制限制御（電力制限設定（THRM#）によるスロットリング制御）は実行されないことになる。
【０３３２】
一方、ＡＭＬ９１は、プレ電力制限解除要求を受けて、プレ電力制限設定の解除を行う（図１２のステップＳ６８）即ち、いまの場合、プレ電力制限制御として、スロットリング制御が設定されているので、ＡＭＬ９１は、サウスブリッジ１８のレジスタ１０２に「ＯＦＦ」を書き込む。
【０３３３】
すると、レジスタ１０２は、ほぼ即座に生成指令の出力を停止し、STPCLK#生成部１０１も、それに伴い、STPCLK#の出力を停止する。スロットリング制御部８４は、このSTPCLK#の出力の停止を検出すると、スロットリング制御を停止する。即ち、プレ電力制限制御としてのスロットリング制御が終了となる。
【０３３４】
なお、上述したように、いまの場合、プレ電力制限制御と電力制限制御（電力制限設定（THRM#）によるスロットリング制御）の同時実行は禁止されているので、これらの処理は、サウスブリッジ１８の２秒タイマ１０４のカウント動作が終了するまで（いまの場合、２秒経過するまで）、即ち、電力制限制御が開始される予定の時刻（図１３の例では、時刻t2）までに実行される必要がある。このため、図１３の例では、時刻t2の前の時刻tB（時刻tBは、例えば、図７の時刻tbと同時刻）が、プレ電力制限設定解除と電力制限設定(THRM#)解除のタイミングとされている。
【０３３５】
このように、時間的に長い電力制限制御の開始前に、時間的に短いプレ電力制限制御が実行され、プレ電力制限制御だけでシステム（図１の情報処理装置１）の消費電力が充分に制限されれば、電力制限制御の実行は必須とされない。従って、電力制限設定（THRM#）によるスロットリング制御（電力制限制御）のみを行う場合に比較して、電力制限時の情報処理装置のパフォーマンスの悪化の度合いが著しく改善される。
【０３３６】
例えば、サウスブリッジ１８がインテル社製のものであって、Duty Rateが１０％の場合、電力制限設定（THRM#）によるスロットリング制御（電力制限制御）の時間は約２０秒（開始までのディレイ時間２秒含む）にもなる。これに対して、プレ電力制限制御は、システムの消費電力が制限電力を超えてから電力制限制御が開始される前まで、即ち、電力制限制御のディレイ時間（開始までのディレイ時間２秒）以内の時間で行われる。従って、プレ電力制限制御の電力制限時間は、電力制限制御のそれに比較して、１／１０以下で済むことになる。即ち、本発明においては、プレ電力制限制御が実行されるので、制限量は、実際に必要な量で済むことになる。
【０３３７】
次に、図１４と図１５を参照して、第２のケースにおける、図２の電力制限制御の動作について説明する。
【０３３８】
図１３と図１５を比較するとわかるように、第１のケース（図１３）は、プレ電力制限制御としてのスロットリング制御が成功し、電力制限要求が有から無に変化した後、そのまま無の状態が続くケースの例である。これに対して、第２のケース（図１５）は、プレ電力制限制御としてのスロットリング制御が実行されるまでは、第１のケースと同様である。しかしながら、その後、プレ電力制限制御では、システム（図１の情報処理装置１）の消費電力を完全に制限することができず、状態１８１に示されるように、プレ電力制限制御中に、電力制限要求が有になってしまったケースの例である。
【０３３９】
従って、第２のケースにおける、コントローラ４０のプレ電力制限用のタイマ１１２がカウント動作を終了する（図１４のステップＳ５１（ＹＥＳ））までの、電力制限制御装置の動作は、第１のケースにおける動作と基本的に同様である。そこで、以下、第２のケースにおける、それ以降の電力制限制御装置の動作について説明する。
【０３４０】
即ち、コントローラ４０のプレ電力制限用のタイマ１１２がカウント動作を終了すると（図１４のステップＳ５１（ＹＥＳ））、コントローラ４０は、電力制限要求の監視を開始してから（図１５の例では、プレ電力制限中ＡＣＫの黒丸のタイミングから）、プレ電力制限用のタイマ１１２がカウント動作を終了するまで（図１５の例では、略時刻tB）の間、電力制限要求の入力があったか否かを判定する。
【０３４１】
いまの場合（ケース２の場合）、図１５の状態１８１で示されるように、プレ電力制限の間に、電力制限要求が１度有になってしまったので、コントローラ４０は、電力制限要求の入力があったと判定し（図１２のステップＳ５２（ＹＥＳ））、いままで実行されていたプレ電力制限制御（いまの場合、スロットリング制御）は失敗であり、電力制限制御の実行が必要であると判断する。
【０３４２】
そこで、コントローラ４０は、ケース１の場合とは違い、電力制限設定(THRM#)は解除せず（サウスブリッジ１８に対しては、何の処理も実行せず）、プレ電力制限解除要求のみをＳＣＩによりＡＭＬ９１に通知する（図１４のステップＳ４８）。
【０３４３】
ＡＭＬ９１は、プレ電力制限解除要求を受けて、プレ電力制限設定の解除を行う（図１２のステップＳ６８）。
【０３４４】
すると、ケース１の場合と同様に、サウスブリッジ１８のSTPCLK#生成部１０１からのSTPCLK#の出力が停止され、プレ電力制限制御としてのスロットリング制御は停止される。
【０３４５】
しかしながら、電力制限設定(THRM#)は解除されていないので（「ＯＮ」のままであるので）、２秒タイマ１０４のカウント動作が終了すると（図１５の例では、時刻t2になると）、レジスタ１０３は、STPCLK#生成部１０１に対して生成指令を出力する。STPCLK＃生成部１０１は、生成指令を受けてSTPCLK#を再度生成し、信号線７２を介してスロットリング制御部８４に出力する。スロットリング制御部８４は、このSTPCLK#を検出すると、スロットリング制御を再度実行する。即ち、今度は、電力制限制御として、スロットリング制御が実行されることになる。
【０３４６】
このように、図２の電力制限制御装置は、たとえ、プレ電力制限制御による結果が不十分なものであっても、次の電力制限制御を確実に実行するので、最終的に、システム（図１の情報処理装置１）の消費電力を制限電力以下に制限することができる。
【０３４７】
次に、図１６と図１７を参照して、第３のケースにおける、図２の電力制限制御の動作について説明する。
【０３４８】
図１７に示されるように、第３のケースは、コントローラ４０がプレ電力制限要求（ＳＣＩ）をＡＭＬ９１対して行ったが、ＡＭＬ９１が応答しなかったケースの例である。
【０３４９】
即ち、第１と第２のケースと同様に、例えば、時刻t1に、電力監視部４２からの電力制限要求が無から有に変化したとする。
【０３５０】
すると、コントローラ４０は、その変化とほぼ同時に（略時刻t1）に、電力制限要求が入力されたと判定し（図１６のステップＳ１）、電力制限設定（THRM#）を「ＯＮ」に設定する（図１６のステップＳ６）。これにより、サウスブリッジ１８の２秒タイマ１０４は、カウント動作を開始する。
【０３５１】
また、コントローラ４０は、略時刻t1に、プレ電力制限要求をＳＣＩによりＡＭＬ９１に通知し（図１６のステップＳ２５）、プレ電力制御用のタイマ１１２のカウント動作を開始する（図１６のステップＳ４４）。
【０３５２】
ここまでの動作は、第１のケースと第２のケースの動作と基本的に同様である。
【０３５３】
しかしながら、第３のケースにおいては、ＡＭＬ９１は、プレ電力制限要求に対して応答しない。即ち、当然ながら、ＡＭＬ９１は、プレ電力制限中アークナレッジ（ＡＣＫ）を出力しない。
【０３５４】
従って、コントローラ４０は、プレ電力制限中ＡＣＫが到着しないと判定し続け（図１６のステップＳ４５（ＮＯ））、コントローラ４０のプレ電力制御用のタイマ１０２のカウンタが閾値を越えると（図１６のステップＳ４６（ＹＥＳ））、即ち、図１７の場合、時刻ta（図７の時刻taと同一時刻）を過ぎると、プレ電力制限解除要求をＳＣＩによりＡＭＬ９１に通知する（図１６のステップＳ４８）。
【０３５５】
なお、ケース３の場合、ＡＭＬ９１が応答しておらず、プレ電力制限設定自身もなされていないため、プレ電力制限解除要求の通知は不要ではあるが、いまの場合、電力制限制御とプレ電力制限制御の同時実行が禁止されているので、安全上の処置として、プレ電力制限解除要求が通知される。
【０３５６】
このため、図１７の例では、プレ電力制限設定解除のタイミングが白丸として示されている。即ち、ＡＭＬ９１は、応答しないため、プレ電力制限制御の設定の解除は行わないが、プレ電力制限解除要求自身は通知されているため、黒丸ではなく白丸として示されている。
【０３５７】
このように、第３のケースにおいては、ＡＭＬ９１が応答しないため、プレ電力制限制御は実行されない。
【０３５８】
そこで、サウスブリッジ１８において、２秒タイマ１０４のカウント動作が終了すると（図１７の例では、時刻t2になると）、レジスタ１０３は、STPCLK#生成部１０１に対して生成指令を出力する。STPCLK＃生成部１０１は、生成指令を受けてSTPCLK#を生成し、信号線７２を介してスロットリング制御部８４に出力する。スロットリング制御部８４は、このSTPCLK#を検出すると、スロットリング制御を開始する。
【０３５９】
このように、図２の電力制限制御装置は、たとえ、ＡＭＬ９１が応答せず、プレ電力制限制御を実行することができない状態であっても、電力制限制御を確実に実行するので、最終的に、システム（図１の情報処理装置１）の消費電力を制限電力以下に制限することができる。
【０３６０】
次に、図１８と図１９を参照して、第４のケースにおける、図２の電力制限制御装置の動作について説明する。
【０３６１】
図１９に示されるように、第４のケースは、コントローラ４０がプレ電力制限要求（ＳＣＩ）をＡＭＬ９１対して行ったが、ＡＭＬ９１の反応が遅く、充分なプレ電力制限制御が実行されなかったケースの例である。
【０３６２】
即ち、第１乃至第３のケースと同様に、例えば、時刻t1に、電力監視部４２からの電力制限要求が無から有に変化したとする。
【０３６３】
すると、コントローラ４０は、その変化とほぼ同時に（略時刻t1）に、電力制限要求が入力されたと判定し（図１８のステップＳ１）、電力制限設定（THRM#）を「ＯＮ」に設定する（図１８のステップＳ６）。これにより、サウスブリッジ１８の２秒タイマ１０４は、カウント動作を開始する。
【０３６４】
また、コントローラ４０は、略時刻t1に、プレ電力制限要求をＳＣＩによりＡＭＬ９１に通知し（図１８のステップＳ２５）、プレ電力制御用のタイマ１１２のカウントを開始する（図１８のステップＳ４４）。
【０３６５】
ここまでの動作は、第１乃至第３のケースの動作と基本的に同様である。
【０３６６】
しかしながら、第３のケースにおいては、ＡＭＬ９１の反応が遅く、例えば、図１９の状態１９１に示されるように、時刻ta（プレ電力制限制御用のタイマ１１２の閾値に対応する時刻）の直前に、ＡＭＬ９１がプレ電力制限制御の設定をしたとする（図１８のステップＳ６５）。
【０３６７】
この場合、サウスブリッジ１８はSTPCLK#を出力し、ＣＰＵ１１のスロットリング制御部８４は、プレ電力制限制御としてスロットリング制御を実行する。
【０３６８】
ＡＭＬ９１は、このプレ電力制限制御の確実な実行を待つために、所定の時間だけ処理を待機した後、プレ電力制限中アークナレッジ（ＡＣＫ）を出力することになる。即ち、プレ電力制限中ＡＣＫが出力されたとしても、その出力時刻は、時刻taを過ぎてしまう。
【０３６９】
ただし、この場合、プレ電力制限中ＡＣＫは、後述するプレ電力制限解除要求のタイミングによって、出力されることもあるし、出力されないこともある。そこで、図１８には、プレ電力制限中ＡＣＫに関する処理は図示されてはおらず、また、図１９においては、プレ電力制限中ＡＣＫは黒丸ではなく白丸で示されている。
【０３７０】
従って、コントローラ４０側から見た場合、ケース３と全く同様に、プレ電力制限中ＡＣＫが到着しないと判定され（図１８のステップＳ４５（ＮＯ））、コントローラ４０のプレ電力制御用タイマ１１２のカウンタが閾値を越えると（図１８のステップＳ４６（ＹＥＳ））、即ち、図１９の場合、時刻taを過ぎると、プレ電力制限解除要求がＳＣＩによりＡＭＬ９１に通知される（図１８のステップＳ４８）。
【０３７１】
このように、ケース３の場合においては、ＡＭＬ９１が応答しておらず、プレ電力制限設定自身もなされていないため、プレ電力制限解除要求の通知は必須ではなかったが、ケース４の場合においては、プレ電力制限制御自体は行われているので、プレ電力制限解除要求の通知は必須である。即ち、プレ電力制限中ＡＣＫが到着しない場合、ケース３においては、安全上の処置として、プレ電力制限解除要求が通知されると説明したが、ケース４も想定すると、プレ電力制限解除要求の通知は必須な処理（処置）となる。
【０３７２】
このようにして、プレ電力制限解除要求が通知されると、ＡＭＬ９１は、プレ電力制限制御の設定を解除する（図１８のステップＳ６８）。すると、サウスブリッジ１８からのSTPCLK#の出力が停止され、プレ電力制限制御（スロットリング制御部８４が実行するスロットリング制御）も停止される。
【０３７３】
そして、サウスブリッジ１８において、２秒タイマ１０４のカウント動作が終了すると（図１９の例では、時刻t2になると）、レジスタ１０３は、STPCLK#生成部１０１に対して生成指令を出力する。STPCLK＃生成部１０１は、生成指令を受けてSTPCLK#を生成し、信号線７２を介してスロットリング制御部８４に出力する。スロットリング制御部８４は、このSTPCLK#を検出すると、電力制限設定(THRM#)によるスロットリング制御（電力制限制御）を開始する。
【０３７４】
このように、図２の電力制限制御装置は、ＡＭＬ９１の応答が遅く、プレ電力制限制御の実行が不十分な状態であっても（途中で中断されるので、図１９の電力制限要求の点線で示されるように、時刻taから時刻t2の間に電力制限要求が有になることがあっても）、次の電力制限制御を確実に実行するので、最終的に、システム（図１の情報処理装置１）の消費電力を制限電力以下に制限することができる。
【０３７５】
以上、図２の電力制限制御装置の動作の例として、代表的な４つのケース（第１乃至第４のケース）について説明した。
【０３７６】
これらの４つのケースのうちの第１のケースは、図５の状態遷移図においては、状態遷移条件１６２が満たされて、通常状態１５１からプレ電力制限状態１５２に遷移し、その後、プレ電力制限制御が成功したため、状態遷移条件１６４が満たされて、プレ電力制限状態１５２から通常状態１５１に戻るケースの例である。
【０３７７】
これに対して、残りの第２乃至第４のケースは、図５の状態遷移図においては、状態遷移条件１６２が満たされて、通常状態１５１からプレ電力制限状態１５２に遷移し、その後、プレ電力制限制御が失敗したとみなされ、状態遷移条件１６５が満たされて、プレ電力制限状態１５２から電力制限状態１５３に遷移するケースの例である。
【０３７８】
以上、説明したように、本発明の情報処理装置（例えば、図２の構成の電力制限制御装置を有する図１の情報処理装置１）においては、情報処理装置全体の実際の消費電力が監視され、監視された消費電力が所定の閾値を超えた場合、電力制限要求が出力される。電力制限要求が出力されると、ＣＰＵの稼働率を制限することで消費電力を制限する制御として、第１の制御が設定されるとともに、第２の制御が設定される。そして、必要に応じて、第１の制御と第２の制御が同時に実行されたり、どちらか１方のみが実行されたり、或いは、どちらか１方が先に実行された後、他方が実行される。
【０３７９】
また、本発明の情報処理装置は、第１の制御と第２の制御のみならず、さらに多段階の制御の実行も容易に実現可能である。
【０３８０】
従って、本発明の情報処理装置は、以下の（１）乃至（８）のような効果を奏することが可能になる。
【０３８１】
（１）本発明においては、多段階の電力制限制御が実行されるので、電源設計難易度を下げることが可能になる。
【０３８２】
（２）本発明においては、例えば、上述した図面や説明を参照することで、品質事故防止や論理的整合性を維持しながら、電力供給装置の持続的供給可能な電力量を超える電力（ただし、一時的）を消費するシステムの設計が可能になる。その結果、電力供給装置のサイズや重量などを小さくでき、商品力を向上させることが可能になる。
【０３８３】
（３）１回だけの電力制限制御が実行される手法においては、電力制限制御を実行する状態と、実行しない状態の２つの状態しかないため、最悪条件を想定して設計する必要がある。従って、閾値（例えば、図６の制限電力Pinplimit）より少しだけしか消費電力が上回らない電力消費に対しても大きな電力制限を掛ける必要があり、その結果、情報処理装置のパフォーマンスが出ない、または、ユーザビリティーが悪化するという問題点があった。これに対して、本発明の情報処理装置においては、例えば、図５の状態遷移図に示されるように、３つ以上の状態を容易に作ることが可能である。従って、本発明の情報処理装置は、閾値を少しだけ上回るような電力消費に対しても、はじめに、最悪設計値よりも低い消費電力制限を行い（例えば、図５の例では、プレ電力制限状態１５２に遷移し）、それでも制限できない場合、はじめて、最悪設計値での消費電力制限を行う（例えば、図５の例では、プレ電力制限状態１５２に遷移する）ことが可能になる。即ち、本発明の情報処理装置は、上述した問題点を解決することが可能になる。
【０３８４】
（４）第１の制御を、ハードウエアドリブンによる電力制限制御（例えば、THRM#によるスロットリング制御）とし、第２の制御を、ソフトウエアドリブンによるプレ電力制限制御（例えば、AML（非ASPI環境下の場合、BIOS）が制御の設定を行う多段階電圧スケーリング制御、TCCによる制御、またはスロットリング制御）とすれば、第１の制御のみを使用する情報処理装置に比較しても、ほぼ同じコストで、第１の制御と第２の制御の両方を使用可能な情報処理装置の製作が可能になる。
【０３８５】
（５）第２の制御であるソフトウエアドリブンによるプレ電力制限制御は、第１の制御であるハードウエアドリブンによる電力制限制御よりも反応速度が早い。従って、第１の制御と第２の制御の両方を実行する本発明の情報処理装置は、第１の制御のみを使用する情報処理装置に比較して、電力制限制御を即座に実行することができる。即ち、電源負荷が少なく、電源を休ませる時間を短くすることができる。換言すると、情報処理装置のパフォーマンスダウン時間を最小限に収めることが可能になる。
【０３８６】
（６）一方、第１の制御であるハードウエアドリブンによる電力制限制御は、第２の制御であるソフトウエアドリブンによるプレ電力制限制御よりも信頼性が高い。従って、第１の制御と第２の制御の両方を実行する本発明の情報処理装置は、第２の制御のみを使用する情報処理装置に比較して、信頼性を確保することが可能になる。具体的には、制御対象の状態が異常な状態（例えば、システム（情報処理装置自身）がハングアップしていたり、Too busyであったりする状態）であっても、本発明の情報処理装置は、電力制限制御を確実に行うことができる。
【０３８７】
（７）本発明においては、スロットリング制御開始のトリガは、ハードウエア（例えば、図３に示される電力監視部４２）から信号として出力されるので、OS、ソフトウエアアプリケーション、または、制御テーブルが不必要となり、その結果、電力制限制御の継承、および標準化が容易に実現可能となる。
【０３８８】
（８）さらに、本発明の情報処理装置は、電力閾値（例えば、図３に示される電力監視部４２が使用する閾値）として単に1つの値を有すればよいので、閾値を複数持つ従来の情報処理装置よりも、ハードウェアコスト、設計工数、および、検証コストのそれぞれを抑制することが可能となる。
【０３８９】
なお、本発明の電力制限制御を行うために必要な電流の検出は、上述した図３の電送路１３１を流れる電流Inの検出に限定されず、情報処理装置１内外を問わず、情報処理装置１の消費電力の増減に関与する電流が流れる電送路の検出であればよい。例えば、CPU１１を流れる電流の検出であってもよいし、USBバス５７を流れる電流の検出であってもよい。
【０３９０】
また、上述した例では、CPUの稼働率低減機能を利用し制御するようにしたが、稼働率低減機能を有していれば、その他のプロセッサ、例えば、図示はしないが、ＤＳＰ（Digital Signal Processor）やＭＰＵ(Micro Processing Unit)などを同様に制御することができる。即ち、本明細書においては、プロセッサとは、情報処理装置に搭載されるハードウエアとしての装置であって、所定の演算を実行する演算装置、所定の制御を実行する制御装置、または、演算装置と制御装置を少なくとも有する装置のことである。
【０３９１】
ところで、上述した一連の処理をソフトウエアにより実行させる場合には、そのソフトウエアを構成するプログラムが専用のハードウエアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、記録媒体からインストールされる。
【０３９２】
記録媒体は、図１に示されるように、パーソナルコンピュータとは別に、ユーザにプログラムを提供するために配布される、プログラムが記録されている磁気ディスク６１（フレキシブルディスクを含む）、光ディスク６２（CD-ROM（Compact Disc-Read Only Memory），DVD（Digital Versatile Disc）を含む）、光磁気ディスク６３（MD（Mini-Disc）（登録商標）を含む）、若しくは半導体メモリ６４などよりなるパッケージメディアにより構成されるだけでなく、コンピュータに予め組み込まれた状態でユーザに提供される、プログラムが記憶されているＲＯＭやＨＤＤ２７が含まれるハードディスクなどで構成される。
【０３９３】
なお、本明細書において、媒体により提供されるプログラムを記述するステップは、記載された順序に従って、時系列的に行われる処理は勿論、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【０３９４】
【発明の効果】
以上のごとく、本発明によれば、情報処理装置の消費電力を制限する制御を実行することができる。特に、品質事故を防ぎつつ、実際に必要な制限量で、情報処理装置の消費電力を制限する制御であって、継承と標準化が容易な制御を実行することができる。
【図面の簡単な説明】
【図１】本発明が適用される情報処理装置の構成例を示すブロック図である。
【図２】図１の情報処理装置のうちの、電力制限制御を行う部分（電力制限制御装置）の構成例を示す機能ブロック図である。
【図３】図２の電力監視部の詳細な構成例を示すブロック図である。
【図４】２段階の電力制限制御の例、即ち、１段階目のプレ電力制限制御と、２段階目の電力制限制御を説明する図である。
【図５】図２の電力制限制御装置の状態とその遷移の例を説明する状態遷移図である。
【図６】図２の電力制限制御装置が実行する２段階の電力制限制御のうちの、２段階目の電力制限制御の処理例を説明するタイムチャートである。
【図７】図２の電力制限制御装置が実行する２段階の電力制限制御のうちの、１段階目のプレ電力制限制御の処理例を説明する図である。
【図８】図２の電力制限制御装置のコントローラの電力制限処理例を説明するフローチャートである。
【図９】図２の電力制限制御装置のコントローラのプレ電力制限処理例を説明するフローチャートである。
【図１０】図２の電力制限制御装置のコントローラのプレ電力制限の補正処理例を説明するフローチャートである。
【図１１】図２の電力制限制御装置のＡＭＬ（または、ＢＩＯＳ）の電力制限処理例を説明するフローチャートである。
【図１２】図２の電力制限制御装置のコントローラ、ＡＭＬ（または、ＢＩＯＳ）、サウスブリッジの第１のケースにおける処理の関係を示すアローチャートである。
【図１３】図１２のアローチャートに示される、第１のケースにおける処理を説明するタイムチャートである。
【図１４】図２の電力制限制御装置のコントローラ、ＡＭＬ（または、ＢＩＯＳ）、サウスブリッジの第２のケースにおける処理の関係を示すアローチャートである。
【図１５】図１４のアローチャートに示される、第２のケースにおける処理を説明するタイムチャートである。
【図１６】図２の電力制限制御装置のコントローラ、ＡＭＬ（または、ＢＩＯＳ）、サウスブリッジの第３のケースにおける処理の関係を示すアローチャートである。
【図１７】図１６のアローチャートに示される、第３のケースにおける処理を説明するタイムチャートである。
【図１８】図２の電力制限制御装置のコントローラ、ＡＭＬ（または、ＢＩＯＳ）、サウスブリッジの第４のケースにおける処理の関係を示すアローチャートである。
【図１９】図１８のアローチャートに示される、第４のケースにおける処理を説明するタイムチャートである。
【符号の説明】
１ 情報処理装置， １１ CPU， １８ サウスブリッジ， ４０ コントローラ， ４１ 電源装置， ４２ 電力監視部， ７１，７２ 信号線， ８１ 多段階電圧スケーリング制御部， ８２ ＴＣＣ， ８４ スロットリング制御部， ８５ ＭＳＲ， ９１ ＡＭＬ， １０１ STPCLK#生成部， １０２ レジスタ， １０３ レジスタ， １０４，１１１，１１２ タイマ， １２１ 電流検出部， １２２ 増幅部， １２３ 電力リミット検出部， １３１ 電送路， １５１ 通常状態， １５２ プレ電力制限状態， １５３ 電力制限状態， Piplimit 制限電圧， T1乃至T6 時間， t１乃至ｔ３，ｔＡ，ｔＢ，ｔａ，ｔｂ 時刻

Claims (12)

1. プロセッサを有する情報処理装置において、
   前記情報処理装置が消費する電力を監視し、監視した前記電力が所定の閾値を超えた場合、前記電力の制限を要求する電力制限要求を出力する電力監視手段と、
   前記電力監視手段より前記電力制限要求が出力された場合、前記プロセッサの稼働率を制限することで前記電力を制限する制御として、第１の制御を設定する
   第１の設定手段と、
   前記電力監視手段より前記電力制限要求が出力された場合、前記プロセッサの稼働率を制限することで前記電力を制限する制御として、第２の制御を設定する第２の設定手段と、
   前記第１の設定手段により設定された前記第１の制御を実行する第１の制御手段と、
   前記第２の設定手段により設定された前記第２の制御を実行する第２の制御手段と
   を備え、
   前記第１の制御手段は、前記第１の設定手段により前記第１の制御が設定された時点から第１の時間が経過した第１の時刻に、前記第１の制御を開始し、
   前記第２の制御手段は、前記第１の時刻よりも前の第２の時刻に、前記第２の制御を開始し、
   前記第２の設定手段は、前記第２の時刻よりも後であって、前記第１の時刻よりも前の第３の時刻に、前記第２の制御手段による前記第２の制御の解除を設定し、
   前記第２の制御手段は、前記第２の設定手段により前記第２の制御の解除が設定された時点で、前記第２の制御を解除し、
   前記第１の設定手段は、前記第２の制御手段により前記第２の制御が実行されている間に、前記電力監視手段から前記電力制限要求が出力されなかった場合、前記第１の時刻の前に、前記第１の制御手段による前記第１の制御の解除を設定し、前記電力監視手段から前記電力制限要求が出力された場合、前記第１の時刻から第２の時間が経過した第４の時刻に、前記第１の制御手段による前記第１の制御の解除を設定し、
   前記第１の制御手段は、前記第１の設定手段により前記第１の制御の解除が設定された時点で、前記第１の制御を解除し、
   前記第２の時間は、前記第１の時間、および、前記情報処理装置に電力を供給する電力供給装置の仕様として規定されている Duty Rate に基づいて設定されている
   ことを特徴とする情報処理装置。
2. 前記第１の設定手段は、前記電力監視手段より前記電力制限要求が出力された場合、前記第１の制御手段に対して前記第１の制御を設定するとともに、さらに、前記第２の設定手段に対して、前記第２の制御の実行を要求する実行要求を出力し、
   前記第２の設定手段は、前記第１の設定手段から出力された前記実行要求を検出した時刻を前記第２の時刻として、前記第２の制御手段に対して前記第２の制御を設定する
   ことを特徴とする請求項１に記載の情報処理装置。
3. 前記第１の設定手段は、さらに、前記第１の時刻より前の所定のタイミングで、前記第２の設定手段に対して、前記第２の制御の解除を要求する解除要求を出力し、
   前記第２の設定手段は、前記第１の設定手段から出力された前記解除要求を検出した時点を前記第３の時刻として、前記第２の制御手段に対して前記第２の制御の解除を設定する
   ことを特徴とする請求項１に記載の情報処理装置。
4. 前記第２の設定手段は、前記第２の制御手段に対して前記第２の制御を設定した後、さらに、前記第１の設定手段に対して、前記第２の制御を設定したことを応答する応答情報を出力する
   ことを特徴とする請求項３に記載の情報処理装置。
5. 前記第１の設定手段は、前記第２の設定手段から出力されるはずの前記応答情報を検出しなかった場合、前記第２の設定手段に対して、前記解除要求を出力するとともに、前記電力監視手段からの前記電力制限要求の出力の有無に関わらず、前記第４の時刻に、前記第１の制御手段に対して前記第１の制御の解除を設定する
   ことを特徴とする請求項４に記載の情報処理装置。
6. 前記第１の制御は、スロットリング制御である
   ことを特徴とする請求項１に記載の情報処理装置。
7. 前記第２の制御は、スロットリング制御である
   ことを特徴とする請求項１に記載の情報処理装置。
8. 前記第２の制御は、ＴＣＣ（Thermal Control Circuit）による制御である
   ことを特徴とする請求項１に記載の情報処理装置。
9. 前記第２の制御は、多段階電圧スケーリング制御である
   ことを特徴とする請求項１に記載の情報処理装置。
10. プロセッサを有する情報処理装置の情報処理方法において、
    前記情報処理装置が消費する電力を監視し、監視した前記電力が所定の閾値を超えた場合、前記電力の制限を要求する電力制限要求を生成する電力監視ステップと、
    前記電力監視ステップの処理により前記電力制限要求が生成された場合、前記プロセッサの稼働率を制限することで前記電力を制限する制御として、第１の制御を設定する第１の設定ステップと、
    前記電力監視ステップの処理により前記電力制限要求が生成された場合、前記プロセッサの稼働率を制限することで前記電力を制限する制御として、第２の制御を設定する第２の設定ステップと、
    前記第１の設定ステップの処理により設定された前記第１の制御を実行する第１の制御ステップと、
    前記第２の設定ステップの処理により設定された前記第２の制御を実行する第２の制御ステップと
    を含み、
    前記第１の制御ステップは、前記第１の設定ステップの処理により前記第１の制御が設定された時点から第１の時間が経過した第１の時刻に、前記第１の制御を開始するステップを含み、
    前記第２の制御ステップは、前記第１の時刻よりも前の第２の時刻に、前記第２の制御を開始するステップを含み、
    前記第２の設定ステップは、前記第２の時刻よりも後であって、前記第１の時刻よりも前の第３の時刻に、前記第２の制御ステップの処理による前記第２の制御の解除を設定するステップを含み、
    前記第２の制御ステップは、前記第２の設定ステップの処理により前記第２の制御の解除が設定された時点で、前記第２の制御を解除するステップを含み、
    前記第１の設定ステップは、前記第２の制御ステップの処理により前記第２の制御が実行されている間に、前記電力監視ステップの処理によって前記電力制限要求が出力されなかった場合、前記第１の時刻の前に、前記第１の制御ステップの処理による前記第１の制御の解除を設定し、前記電力監視ステップの処理によって前記電力制限要求が出力された場合、前記第１の時刻から第２の時間が経過した第４の時刻に、前記第１の制御ステップの処理による前記第１の制御の解除を設定するステップを含み、
    前記第１の制御ステップは、前記第１の設定ステップの処理により前記第１の制御の解除が設定された時点で、前記第１の制御を解除するステップを含み、
    前記第２の時間は、前記第１の時間、および、前記情報処理装置に電力を供給する電力供給装置の仕様として規定されている Duty Rate に基づいて設定されている
    ことを特徴とする情報処理方法。
11. プロセッサと、
    情報処理装置が消費する電力を監視し、監視した前記電力が所定の閾値を超えた場合、前記電力の制限を要求する電力制限要求を出力する電力監視装置と、
    前記プロセッサの稼働率を制限することで前記電力を制限する制御として、第１の制御を実行する第１の制御機構と、
    前記プロセッサの稼働率を制限することで前記電力を制限する制御として、第２の制御を実行する第２の制御機構と、
    ハードウエアとしての第１のインタフェースを介して前記第１の制御機構とデータの受け渡しを実行するとともに、ソフトウエアとしての第２のインタフェースを介して前記第２の制御機構とデータの受け渡しを実行するマイクロコンピュータと
    を備える前記情報処理装置において、
    前記マイクロコンピュータに実行させるプログラムであって、
    前記電力監視装置より前記電力制限要求が出力された場合、前記第１のインタフェースを介して、前記第１の制御機構に対して前記第１の制御を設定する第１の設定ステップと、
    前記電力監視装置より前記電力制限要求が出力された場合、前記第２のインタフェースを介して、前記第２の制御機構に対して前記第２の制御を設定する第２の設定ステップと
    を含み、
    前記第１の制御ステップは、前記第１の設定ステップの処理により前記第１の制御が設定された時点から第１の時間が経過した第１の時刻に、前記第１の制御を開始するステップを含み、
    前記第２の制御ステップは、前記第１の時刻よりも前の第２の時刻に、前記第２の制御を開始するステップを含み、
    前記第２の設定ステップは、前記第２の時刻よりも後であって、前記第１の時刻よりも前の第３の時刻に、前記第２の制御ステップの処理による前記第２の制御の解除を設定するステップを含み、
    前記第２の制御ステップは、前記第２の設定ステップの処理により前記第２の制御の解除が設定された時点で、前記第２の制御を解除するステップを含み、
    前記第１の設定ステップは、前記第２の制御ステップの処理により前記第２の制御が実行されている間に、前記電力監視ステップの処理によって前記電力制限要求が出力されなかった場合、前記第１の時刻の前に、前記第１の制御ステップの処理による前記第１の制御の解除を設定し、前記電力監視ステップの処理によって前記電力制限要求が出力された場合、前記第１の時刻から第２の時間が経過した第４の時刻に、前記第１の制御ステップの処理による前記第１の制御の解除を設定するステップを含み、
    前記第１の制御ステップは、前記第１の設定ステップの処理により前記第１の制御の解除が設定された時点で、前記第１の制御を解除するステップを含み、
    前記第２の時間は、前記第１の時間、および、前記情報処理装置に電力を供給する電力供給装置の仕様として規定されている Duty Rate に基づいて設定されている
    ことを特徴とするプログラム。
12. 前記第２のインタフェースは、ＡＭＬ（ACPI Machine Language）またはＢＩＯＳ（Basic Input Output System）であり、
    前記第２の設定ステップの処理は、前記第２の制御機構に対して前記第２の制御の実行を要求する実行要求を、ＳＣＩ（System Control Interrupt）またはＳＭＩ(System Management Interrupt)により前記ＡＭＬまたは前記ＢＩＯＳに通知する処理であり、
    前記ＡＭＬまたは前記ＢＩＯＳは、前記マイクロコンピュータからの前記実行要求を受けて、前記第２の制御手段に対して前記第２の制御を設定する
    ことを特徴とする請求項１３に記載のプログラム。

Images