CN105453435A - 一种集成电路芯片及其阻抗校准方法 - Google Patents

一种集成电路芯片及其阻抗校准方法 Download PDF

Info

Publication number
CN105453435A
CN105453435A CN201480001177.1A CN201480001177A CN105453435A CN 105453435 A CN105453435 A CN 105453435A CN 201480001177 A CN201480001177 A CN 201480001177A CN 105453435 A CN105453435 A CN 105453435A
Authority
CN
China
Prior art keywords
parallel
group
drive circuit
code
impedance calibration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480001177.1A
Other languages
English (en)
Other versions
CN105453435B (zh
Inventor
麦日锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Weiyage Beijing Technology Co ltd
Capital Microelectronics Beijing Technology Co Ltd
Original Assignee
Beijing Weiyage Beijing Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Weiyage Beijing Technology Co ltd filed Critical Beijing Weiyage Beijing Technology Co ltd
Publication of CN105453435A publication Critical patent/CN105453435A/zh
Application granted granted Critical
Publication of CN105453435B publication Critical patent/CN105453435B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种集成电路芯片及其阻抗校准方法，包括至少一个单端结构电路和第一驱动电路，第一驱动电路具有和至少一个单端结构的驱动电路相同的结构，第一驱动电路包括多个并联的PMOS管和多个并联的NMOS管，多个并联的PMOS管通过第一节点和多个并联的NMOS管串联，第一节点提供信号输出；该芯片在进行阻抗校准后，确定第一阻抗校准代码和第二阻抗校准代码，并根据校准后的第一阻抗校准代码和第二阻抗校准代码控制至少一个单端结构的驱动电路；上述第一参考电压配置为电源电压VDD的四分之三，第二参考电压配置为电源电压VDD的四分之一。本发明结构简单，可同时适用于单端信号输出和差分信号输出，以及适用于宽范围的电源电压。

Description

一种集成电路芯片及其阻抗校准方法 技术领域
本发明涉及集成电路技术， 尤其涉及一种集成电路芯片及其阻抗校准 方法。 背景技术
在集成电路芯片设计过程中， 要求其输出阻抗必须与诸如接收电路 或电缆的传输线的特性阻抗匹配， 以便通过防止输出信号的反射和损失 而进行正确传输。 另外， 必须将输出信号的波形的上升时间和下降时间 (压摆率） 调整为落入适当的范围内。 如果太短， 可能产生噪声。 如果 太长， 则波形可能劣化。
为了解决上述问题， 在传统的集成电路芯片内部提供了用于调整和 控制接口电路中的终端电阻的功能。 例如， 针对 DDR2标准存储器设置 的 ODT(片上端接）电路可以将其终端电阻值调整为 75欧姆或 150欧姆。 换句话说， ODT电路具有多个并联连接的 P型 MOS管和 N型 MOS管， 从而形成终端电阻。 实际上是通过提供给晶体管的栅极的控制信号来调 整并联连接的晶体管的数量， 以使得将晶体管的电阻值控制为等于外部 标准电阻的电阻值 。
图 1 示出了现有技术的集成电路芯片内部提供的阻抗校准电路结构 图示意图。 如图 1所示， 该电路在进行阻抗校准时， 将标准阻抗 Rref连接 到节点 A， 比较器 710将节点 A的电压值和参考电压值（配置为电源电压 VDD的 1/2或 1/3 )进行比较， 输出比较信号， 控制模块 (图中未示出)根据 比较信号输出阻抗校准代码 P-CODE[0... ... N]， 以控制多个并联的 PMOS 管 700的通断； 当节点 A 的电压等于参考电压时， 控制模块则维持输出 当前校准代码 P-CODE[0…… N]， 该校准代码 P-CODE[0…… N作为参考 校准代码供其他接口驱动电路使用。
上述现有技术提供的集成电路芯片不足之处在于： 一方面， 不能同 时适应于单端信号输出和差分信号输出； 另一方面， 其参考电压的配置 不适用于宽范围的电源电压， 如图 2 所示， 当电源电压在 1.8V ~ 3.3V 二分之一或电源电压的三分之一） ， 其输出特性曲线的线性范围较窄。 发明内容
本发明的目的在于解决上述现有技术存在的不足之处， 提供一种集成 电路芯片及其阻抗校准方法。
为了实现上述目的， 第一方面， 本发明提供了一种集成电路芯片， 包 括至少一个单端结构的驱动电路和第一驱动电路， 第一驱动电路具有和至 少一个单端结构的驱动电路相同的结构， 第一驱动电路包括多个并联的 PMOS管和多个并联的 NMOS管， 多个并联的 PMOS管通过第一节点和多 个并联的 NMOS管串联， 第一节点提供单端信号输出； 该芯片还包括比较 器、 代码处理模块和控制模块； 芯片在进行阻抗校准时， 将标准阻抗连接 到第一节点， 将多个并联的 NMOS管关闭， 比较器将第一节点的电压值和 第一参考电压值进行比较， 输出第一比较信号， 代码处理模块根据第一比 较信号输出第一阻抗校准代码， 以控制多个并联的 PMOS管的通断； 然后， 将多个并联的 NMOS管开启， 比较器将第一连接点的当前电压值和第二参 考电压值进行比较， 输出第二比较信号， 代码处理模块根据第二比较信号 输出第二阻抗校准代码， 以控制多个并联的 NMOS管的通断； 代码处理模 块根据校准后的第一阻抗校准代码和第二阻抗校准代码控制至少一个单端 结构的驱动电路。
第二方面， 本发明还提供了一种集成电路芯片， 包括至少一个差分结 构的驱动电路和第一驱动电路， 第一驱动电路具有和至少一个差分结构的 驱动电路相同的结构， 第一驱动电路包括第一组并联的 PMOS管、 第二组 并联的 NMOS管、第三组并联的 PMOS管、第四组并联的 NMOS管和第五 组并联的 M0S管， 第一组并联的 PMOS管和第三组并联的 PMOS管具有 相同的结构，第二组并联的 NMOS管和第四组并联的 NMOS管具有相同的 结构，第一组并联的 PMOS管通过第一节点和第二组并联的 NMOS管串联， 第三组并联的 PMOS管通过第二节点和第四组并联的 NMOS管串联， 第一 节点通过第五组并联的 MOS管和第二节点连接， 第一节点和第二节点提供 差分信号输出； 芯片还包括第一比较器、 第二比较器、 第一代码处理模块、 第二代码处理模块和第三代码处理模块； 芯片在进行阻抗校准时， 断开第 二组并联的 NMOS管、第三组并联的 PMOS管、第四组并联的 NMOS管和 第五组并联的 MOS 管， 将标准阻抗连接到第一节点， 开启第一组并联的 PMOS 管， 第一比较器将第一节点的电压值和第一参考电压值进行比较， 输出第一比较信号， 第一代码处理模块根据第一比较信号输出第一阻抗校 准代码， 以控制第一组并联的 PMOS管的通断； 然后， 维持第一组并联的 PMOS管的通断， 开启第二组并联的 NMOS管， 第一比较器将第一连接点 的电压值和第二参考电压值进行比较， 输出第二比较信号， 第二代码处理 模块根据第二比较信号输出第二阻抗校准代码， 以控制第二组并联的 NMOS管的通断；第三组并联的 NMOS管复制所第一组并联的 NMOS管的 阻抗代码进行通断控制， 第四组并联的 NMOS 管复制所第二组并联的 NMOS 管的阻抗代码进行通断控制； 第三代码处理模块用于输出第三阻抗 校准代码， 以控制第五组并联的 M0S管通断， 芯片根据校准后的第一阻抗 校准代码、 第二阻抗校准代码和第三阻抗校准代码控制至少一个差分结构 的驱动电路。
第三方面， 本发明提供了一种集成电路芯片的阻抗校准方法， 该集成 电路芯片包括至少一个单端结构的驱动电路和第一驱动电路， 第一驱动电 路具有和至少一个单端结构的驱动电路相同的结构， 第一驱动电路包括多 个并联的 PMOS管和多个并联的 NMOS管， 该方法包括以下步骤：
在进行阻抗校准时， 将标准阻抗连接到第一节点， 第一节点提供单端 信号输出， 将多个并联的 NMOS管关闭， 由比较器将第一节点的电压值和 第一参考电压值进行比较， 输出第一比较信号， 根据第一比较信号输出第 一阻抗校准代码， 以控制多个并联的 PMOS管的通断；
维持多个并联的 PMOS管的通断不变， 将多个并联的 NMOS管开启， 将第一连接点的当前电压值和第二参考电压值进行比较， 输出第二比较信 号， 根据第二比较信号输出第二阻抗校准代码， 以控制多个并联的 NMOS 管的通断；
根据校准后的第一阻抗校准代码和第二阻抗校准代码控制芯片中至少 一个单端结构的驱动电路。
第四方面， 本发明还提供了一种集成电路芯片的阻抗校准方法， 集成 电路芯片包括至少一个差分结构的驱动电路和第一驱动电路， 第一驱动电 路具有和至少一个差分结构的驱动电路相同的结构， 第一驱动电路包括第 一组并联的 PMOS管、 第二组并联的 NMOS管、 第三组并联的 PM0S管、 第四组并联的 NMOS管和第五组并联的 M0S管， 第一组并联的 PMOS管 和第三组并联的 PMOS管具有相同的结构， 第二组并联的 NMOS管和第四 组并联的 NMOS管具有相同的结构， 该方法包括以下步骤：
在进行阻抗校准时， 首先断开第二组并联的 NMOS管、 第三组并联的 PMOS管、第四组并联的 NMOS管和第五组并联的 MOS管，将标准阻抗连 接到第一节点， 开启第一组并联的 PMOS管， 第一比较器将第一节点的电 压值和第一参考电压值进行比较， 输出第一比较信号， 第一代码处理模块 根据第一比较信号输出第一阻抗校准代码， 以控制第一组并联的 PMOS管 的通断；
然后， 维持第一组并联的 PMOS管的通断， 开启第四组并联的 NMOS 管， 第二比较器将第二连接点的电压值和第二参考电压值进行比较， 输出 第二比较信号， 第二代码处理模块根据第二比较信号输出第二阻抗校准代 码， 以控制第四组并联的 NMOS管的通断； 第三组并联的 NMOS管复制所 第一组并联的 NMOS管的阻抗代码进行通断控制，第四组并联的 NMOS管 复制所第二组并联的 NMOS管的阻抗代码进行通断控制； 第三代码处理模 块输出第三阻抗校准代码， 以控制第五组并联的 M0S管通断， 第一节点和 第二节点提供差分信号输出；
芯片根据校准后的第一阻抗校准代码、 第二阻抗校准代码和第三阻抗 校准代码控制至少一个差分结构的驱动电路。
本发明结构简单， 可同时适用于单端信号输出和差分信号输出， 以 及适用于宽范围的电源电压。 附图说明
图 1为现有技术提供的一种集成电路芯片结构示意图；
图 2为输出特性曲线的线性范围；
图 3为本发明实施例提供的一种集成电路芯片结构示意图 构示意图；
图 4A 为图 4 所示单端结构驱动电路阻抗校准后的对等电路结构示意 图；
图 4B 为图 5 所示单端结构驱动电路阻抗校准后的对等电路结构示意 图；
图 4C 为图 5 所示单端结构驱动电路阻抗校准后的对等电路结构示意 图；
图 5 构的集成电路芯片结 构示意图
图 5A 为图 5 所示差分结构驱动电路阻抗校准后的对等电路结构示意 图；
图 5B 为图 5 所示差分结构驱动电路阻抗校准后的对等电路结构示意
具体实施方式
通过以下结合附图以举例方式对本发明的实施方式进行详细描述后， 本发明的其他特征、 特点和优点将会更加明显。
图 3为本发明实施例提供的一种集成电路芯片结构示意图， 如图 3所 示， 该集成电路芯片包括驱动电路 1 ... ... N, 代码处理模块 10、 比较器 20 和第一驱动电路 30。 其中， 驱动电路 1 ... ... N可以是单端结构的驱动电路， 也可以是差分结构的驱动电路， 第一驱动电路 30具有和驱动电路 1 ... ... N 相同的结构。 比较器 20用于将第一驱动电路 30中的节点电压和参考电压 进行比较， 代码处理模块 10根据比较器 20的比较结果向第一驱动电路 30 输出阻抗校准代码， 当第一驱动电路 30的阻抗校准完毕后， 代码处理模块 10再向驱动电路 1... ... N发送校准后的阻抗校准代码。 构示意图。如图 4所示， 该集成电路芯片包括比较器 20、代码处理模块 10、 至少一个单端结构的驱动电路（图中未示出）和第一驱动电路 30， 其中第 一驱动电路 30具有和单端结构的驱动电路相同的结构， 具体地， 第一驱动 电路 30包括多个并联的 PMOS管 310和多个并联的 NMOS管 320，多个并 联的 PMOS管 310通过第一节点 Va和多个并联的 NMOS管 210串联， 第 一节点 Va提供单端信号输出。
在进行阻抗校准时，将标准阻抗 40连接到第一节点 Va， 并将多个并联 的 NMOS管 320关闭， 比较器 20将第一节点 Va的电压值和第一参考电压 值进行比较， 输出第一比较信号， 优选地， 第一参考电压配置为电源电压 VDD的四分之三； 代码处理模块 10根据第一比较信号输出第一阻抗校准代 码 P-CODE[0... ... N]， 以控制多个并联的 PMOS管 310的通断。
然后，维持多个并联的 PMOS管 310的通断不变，将多个并联的 NMOS 管 320开启， 比较器 20将第一连接点 Va的当前电压值和第二参考电压值 进行比较， 输出第二比较信号， 优选地， 第二参考电压配置为电源电压 VDD 的四分之一； 代码处理模块 10根据第二比较信号向多个并联的 NMOS管 320输出第二阻抗校准代码 N-CODE[0... ... N]， 以控制多个并联的 NMOS 管 320 的通断； 在第一驱动电路的阻抗校准完毕后， 该集成电路芯片根据 第一阻抗校准代码 P-CODE[0…… N]和第二阻抗校准代码 N-CODE[0…… N] 控制至少一个单端结构的驱动电路。
在对多个并联的 PMOS管 310进行阻抗校准的实施例中，如图 4A所示， 第一节点 Va的电压配置为电源电压的四分之一， 该集成电路芯片在进行阻 抗校准时， 先将标准阻抗 40 ( Rref )连接到第一节点 Va， 由代码处理模块 10 (图中未示出）向多个并联的 NMOS管 320输出阻抗校准代码 N-CODE, 以关断多个并联的 NMOS管 320中的所有 NMOS管；再向多个并联的 PMOS 管 310输出初始阻抗校准代码， 以打开多个并联的 PMOS管 310中相应的 PMOS管， 通过阻抗校准， 多个并联的 PMOS管 310阻抗为 l/3Rref。
在多个并联的 PMOS管 310的阻抗校准后， 再对多个并联的 NMOS管 320进行阻抗校准， 如图 4B所示， 在维持多个并联的 PMOS管 310的通断 不变的情况下 （即多个并联的 PMOS管 310校准后的阻抗为 l/3Rref ) ， 将 多个并联的 NMOS管 320开启， 第二节点 Vb的电压配置为电源电压的四 分之一， 最后通过阻抗校准， 确定多个并联的 NMOS 管 320 的阻抗为 l/8Rref0
优选地， 在对多个并联的 NMOS管 320进行阻抗校准时， 可以选取 3 倍多个并联的 PMOS管 310校准后的阻抗（即 l/3Rref*3=lRref )后再对多 个并联的 NMOS管 320进行阻抗校准， 校准后的多个并联的 NMOS管 320 的阻抗为 l/2Rref， 如图 4C所示。 构示意图。 如图 5 所示， 该集成电路芯片包括至少一个差分结构的驱动电 路（图中未示出）和第一驱动电路 30、 第一比较器 20'、 第二比较器 20"、 第一代码处理模块 10'、 第二代码处理模块 10"和第三代码处理模块 10"'。 其 中，第一驱动电路 30包括第一组并联的 PMOS管 410、第二组并联的 NMOS 管 420、 第三组并联的 PMOS管 430、 第四组并联的 NMOS管 440和第五 组并联的 MOS管 450， 第一组并联的 PMOS管 410和第三组并联的 PMOS 管 430具有相同的结构，第二组并联的 NMOS管 420和第四组并联的 NMOS 管 440具有相同的结构，第一组并联的 PMOS管 410通过第一节点 Va和第 二组并联的 NMOS管 420串联， 第三组并联的 PMOS管 430通过第二节点 Vb和第四组并联的 NMOS管 440 串联， 第一节点 Va通过第五组并联的 MOS管 450和第二节点 Vb连接， 第一节点 Va和第二节点 Vb提供差分信 号输出。
在一个阻抗校准实施例中， 该集成电路芯片在进行阻抗校准时， 首先 针对第一组并联的 PMOS管 410进行阻抗校准， 断开第二组并联的 NMOS 管 420、 第三组并联的 PMOS管 430、 第四组并联的 NMOS管 440和第五 组并联的 MOS管 450， 开启第一组并联的 PMOS管 410。将标准阻抗 40连 接到第一节点 Va， 第一代码处理模块 10'向多个并联的 PMOS管 410输出 初始阻抗校准代码 P-CODE[0... ... N]，以打开多个并联的 PMOS管 410中相 应的 PMOS管。 第一比较器 20'将第一节点 Va的电压值和第一参考电压值 进行比较， 输出第一比较信号 CMP1， 其中第一参考电压配置为电源电压 VDD的四分之三， 第一参考电压配置为电源电压 VDD的四分之一。如果当前 第一节点 Va的电压小于参考电压， 第一代码处理模块 10'将上调阻抗校准 代码 P-CODE[0... ... N]， 反之下调阻抗校准代码 P-CODE[0... ... N]， 直到第 一节点 Va的电压等于第一参考电压， 从而确定第一组并联的 PM0S管 410 的阻抗。
然后针对第二组并联的 NMOS管 420进行阻抗校准， 维持第一组并联 的 PM0S管 410的阻抗校准代码不变。 开启第二组并联的 NMOS管 420。 第二比较器 20'将第二连接点 Vb的电压值和第二参考电压值进行比较， 再 输出第二比较信号； 第二代码处理模块 10"根据第二比较信号输出第二阻抗 校准代码 N-CODE[0... ... N]， 以控制第二组并联的 NMOS管 420的通断。 当第二节点 Vb 的电压值小于第一参考电压值时， 上调第二阻抗校准代码 N-CODE[0…… N]， 反之下调第二阻抗校准代码 N-CODE[0…… N]， 直到多 第二节点 Vb的电压等于第二参考电压， 从而确定第二组并联的 NMOS管 420的阻抗。
第三组并联的 NMOS管 430复制第一组并联的 NMOS管 410的阻抗代 码，第四组并联的 NMOS管 440复制第二组并联的 NMOS管 420的阻抗代 码，从而分别控制第三组并联的 NMOS管 430和第四组并联的 NMOS管 440 的通断。 第三代码处理模块 10 '"输出第三阻抗校准代码 C-CODE[0…… N]， 以控制所述第五组并联的 MOS管通断。
由此， 该集成电路芯片根据校准后的第一阻抗校准代码 P-CODE[0…… N]、 第二阻抗校准代码 N-CODE[0…… N]和第三阻抗校准代码 C-CODE[0... ... N]控制至少一个差分结构的驱动电路。
在另一个阻抗校准实施例中，如图 5A所示，针对第一组并联的 PMOS 管 410和第四组并联的 NMOS管 440进行阻抗校准， 断开第二组并联的 NMOS管 420和第三组并联的 PMOS管 430， 将第五组并联的 MOS管 450 的阻抗配置为标准阻抗 40的 2/3倍（即由第三代码处理模块 10 '"输出阻抗 为 2/3Rref的阻抗校准代码 C-CODE[0... ... N] ) ， 第一参考电压配置为电源 电压的四分之三、 第二参考电压配置为电源电压的四分之一。 经过阻抗校 准，得出第一组并联的 PM0S管 410的阻抗为 l/6Rref，第四组并联的 NMOS 管 440的阻抗为 l/3Rref，从而确定第一代码处理模块 10'输出的阻抗校准代 码 N-CODE[0…… N]和第二代码处理模块 10"输出的阻抗校准代码 P-CODE[0... ... N]。
在又一个阻抗校准实施例中，如图 5B所示，针对第三组并联的 PMOS 管 430和第二组并联的 NMOS管 420进行阻抗校准， 断开第一组并联的 NMOS管 410和第四组并联的 NMOS管 440， 将第五组并联的 MOS管 450 的阻抗配置为标准阻抗 40的 2/3倍（即由第三代码处理模块 10 '"输出阻抗 为 2/3Rref的阻抗校准代码 C-CODE[0... ... N] ) ， 第一参考电压配置为电源 电压的四分之三、 第二参考电压配置为电源电压的四分之一。 经过阻抗校 准，得出第三组并联的 PMOS管 430的阻抗为 l/3Rref，第二组并联的 NMOS 管 420的阻抗为 l/2Rref。从而确定第一代码处理模块 10'的输出阻抗校准代 码 N-CODE[0…… N]和第二代码处理模块 10"确定阻抗校准代码 P-CODE[0... ... N]。
本发明实施例结构简单， 可同时适用于单端信号的输出和差分信号 的输出， 以及适用于宽范围的电源电压。
显而易见， 在不偏离本发明的真实精神和范围的前提下， 在此描述 的本发明可以有许多变化。 因此， 所有对于本领域技术人员来说显而易 见的改变， 都应包括在本权利要求书所涵盖的范围之内。 本发明所要求 保护的范围仅由所述的权利要求书进行限定。

Claims (1)

  1. 权 利 要 求 书
    1、 一种集成电路芯片， 包括至少一个单端结构的驱动电路和第一驱动 电路， 所述第一驱动电路具有和至少一个单端结构的驱动电路相同的结构， 所述第一驱动电路包括多个并联的 PMOS管和多个并联的 NMOS管， 所述 多个并联的 PMOS管通过第一节点和多个并联的 NMOS管串联， 所述第一 节点提供单端信号输出； 所述芯片还包括比较器、 代码处理模块和控制模 块； 所述芯片在进行阻抗校准时， 将标准阻抗连接到第一节点， 将多个并 联的 NMOS管关闭， 所述比较器将所述第一节点的电压值和第一参考电压 值进行比较， 输出第一比较信号， 所述代码处理模块根据所述第一比较信 号输出第一阻抗校准代码， 以控制所述多个并联的 PMOS管的通断； 然后， 将所述多个并联的 NMOS管开启， 所述比较器将所述第一连接点的当前电 压值和第二参考电压值进行比较， 输出第二比较信号， 所述代码处理模块 根据所述第二比较信号输出第二阻抗校准代码， 以控制所述多个并联的 NMOS 管的通断； 所述代码处理模块根据所述校准后的第一阻抗校准代码 和所述第二阻抗校准代码控制至少一个单端结构的驱动电路。
    2、 根据权利要求 1所述的集成电器芯片， 其特征在于， 所述第一参考 电压配置为电源电压 VDD的四分之三， 所述第二参考电压配置为电源电压 VDD的四分之一。
    3、 一种集成电路芯片， 包括至少一个差分结构的驱动电路和第一驱动 电路， 所述第一驱动电路具有和至少一个差分结构的驱动电路相同的结构， 所述第一驱动电路包括第一组并联的 PMOS管、 第二组并联的 NMOS管、 第三组并联的 PMOS管、第四组并联的 NMOS管和第五组并联的 M0S管， 所述第一组并联的 PMOS管和所述第三组并联的 PMOS管具有相同的结构， 所述第二组并联的 NMOS管和所述第四组并联的 NMOS管具有相同的结 构， 所述第一组并联的 PMOS管通过第一节点和第二组并联的 NMOS管串 联， 所述第三组并联的 PMOS管通过第二节点和第四组并联的 NMOS管串 联， 第一节点通过第五组并联的 M0S管和第二节点连接， 所述第一节点和 所述第二节点提供差分信号输出； 所述芯片还包括第一比较器、 第二比较 器、 第一代码处理模块、 第二代码处理模块和第三代理处理模块； 所述芯 片在进行阻抗校准时， 断开所述第二组并联的 NMOS管、 所述第三组并联 的 PMOS管、 所述第四组并联的 NMOS管和所述第五组并联的 MOS管， 将标准阻抗连接到第一节点， 开启所述第一组并联的 PMOS管， 所述第一 比较器将所述第一节点的电压值和第一参考电压值进行比较， 输出第一比 较信号， 所述第一代码处理模块根据所述第一比较信号输出第一阻抗校准 代码， 以控制所述第一组并联的 PMOS管的通断； 然后， 维持所述第一组 并联的 PMOS管的通断， 开启第二组并联的 NMOS管， 所述第一比较器将 所述第一连接点的电压值和第二参考电压值进行比较， 输出第二比较信号， 所述第二代码处理模块根据所述第二比较信号输出第二阻抗校准代码， 以 控制所述第二组并联的 NMOS管的通断； 所述第三组并联的 NMOS管复制 所第一组并联的 NMOS 管的阻抗代码进行通断控制， 所述第四组并联的 NMOS管复制所第二组并联的 NMOS管的阻抗代码进行通断控制； 所述第 三代码处理模块用于输出第三阻抗校准代码， 以控制所述第五组并联的 MOS管通断， 所述芯片根据所述校准后的第一阻抗校准代码、 所述第二阻 抗校准代码和所述第三阻抗校准代码控制至少一个差分结构的驱动电路。
    4、 根据权利要求 3所述的集成电器芯片， 其特征在于， 所述第一参考 电压配置为电源电压 VDD的四分之三， 所述第二参考电压配置为电源电压 VDD的四分之一。
    5、 一种集成电路芯片的阻抗校准方法， 所述集成电路芯片包括至少一 个单端结构的驱动电路和第一驱动电路， 所述第一驱动电路具有和至少一 个单端结构的驱动电路相同的结构， 所述第一驱动电路包括多个并联的 PMOS管和多个并联的 NMOS管， 其特征在于：
    在进行阻抗校准时， 将标准阻抗连接到第一节点， 所述第一节点提供 单端信号输出， 将多个并联的 NMOS管关闭， 由比较器将所述第一节点的 电压值和第一参考电压值进行比较， 输出第一比较信号， 根据所述第一比 较信号输出第一阻抗校准代码， 以控制多个并联的 PMOS管的通断；
    维持多个并联的 PMOS管的通断不变， 将多个并联的 NMOS管开启， 将所述第一连接点的当前电压值和第二参考电压值进行比较， 输出第二比 较信号， 根据所述第二比较信号输出第二阻抗校准代码， 以控制所述多个 并联的 NMOS管的通断；
    根据所述校准后的第一阻抗校准代码和所述第二阻抗校准代码控制芯 片中至少一个单端结构的驱动电路。
    6、 根据权利要求 5所述的方法， 其特征在于， 所述第一参考电压配置 为电源电压 VDD的四分之三， 所述第二参考电压配置为电源电压 VDD的四 分之一。
    7、 一种集成电路芯片的阻抗校准方法， 所述集成电路芯片包括至少一 个差分结构的驱动电路和第一驱动电路， 所述第一驱动电路具有和至少一 个差分结构的驱动电路相同的结构， 所述第一驱动电路包括第一组并联的 PMOS管、 第二组并联的 NMOS管、 第三组并联的 PMOS管、 第四组并联 的 NMOS管和第五组并联的 M0S管， 所述第一组并联的 PMOS管和所述 第三组并联的 PMOS管具有相同的结构， 所述第二组并联的 NMOS管和所 述第四组并联的 NMOS管具有相同的结构， 其特征在于：
    在进行阻抗校准时， 首先断开所述第二组并联的 NMOS管、 所述第三 组并联的 PMOS管、所述第四组并联的 NMOS管和所述第五组并联的 MOS 管， 将标准阻抗连接到第一节点， 开启所述第一组并联的 PMOS管， 所述 第一比较器将所述第一节点的电压值和第一参考电压值进行比较， 输出第 一比较信号， 所述第一代码处理模块根据所述第一比较信号输出第一阻抗 校准代码， 以控制所述第一组并联的 PMOS管的通断；
    然后， 维持所述第一组并联的 PMOS 管的通断， 开启第四组并联的 NMOS管， 第二比较器将第二连接点的电压值和第二参考电压值进行比较， 输出第二比较信号， 所述第二代码处理模块根据所述第二比较信号输出第 二阻抗校准代码， 以控制所述第四组并联的 NMOS管的通断； 所述第三组 并联的 NMOS管复制所第一组并联的 NMOS管的阻抗代码进行通断控制， 所述第四组并联的 NMOS管复制所第二组并联的 NMOS管的阻抗代码进行 通断控制； 第三代码处理模块输出第三阻抗校准代码， 以控制第五组并联 的 MOS管通断， 所述第一节点和所述第二节点提供差分信号输出；
    所述芯片根据所述校准后的第一阻抗校准代码、 所述第二阻抗校准代 码和所述第三阻抗校准代码控制至少一个差分结构的驱动电路。 8、 根据权利要求 7所述的集成电器芯片， 其特征在于， 所述第一参考 电压配置为电源电压 VDD的四分之三， 所述第二参考电压配置为电源电压 VDD的四分之一。
CN201480001177.1A 2014-04-01 2014-04-01 一种集成电路芯片及其阻抗校准方法 Active CN105453435B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2014/074551 WO2015149283A1 (zh) 2014-04-01 2014-04-01 一种集成电路芯片及其阻抗校准方法

Publications (2)

Publication Number Publication Date
CN105453435A true CN105453435A (zh) 2016-03-30
CN105453435B CN105453435B (zh) 2020-05-05

Family

ID=54239268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480001177.1A Active CN105453435B (zh) 2014-04-01 2014-04-01 一种集成电路芯片及其阻抗校准方法

Country Status (3)

Country Link
US (1) US9838011B2 (zh)
CN (1) CN105453435B (zh)
WO (1) WO2015149283A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110060727A (zh) * 2018-01-19 2019-07-26 长鑫存储技术有限公司 半导体存储器件的检测方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070040573A1 (en) * 2005-08-22 2007-02-22 Micron Technology, Inc. Output impedance calibration circuit with multiple output driver models
CN101132173A (zh) * 2006-08-22 2008-02-27 阿尔特拉公司 用于提供校准的片上终端阻抗的技术
CN101231626A (zh) * 2007-01-25 2008-07-30 富士通株式会社 接口电路和半导体集成电路
CN103095248A (zh) * 2011-11-08 2013-05-08 爱思开海力士有限公司 阻抗控制电路和包括阻抗控制电路的半导体器件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6836149B2 (en) * 2002-04-12 2004-12-28 Stmicroelectronics, Inc. Versatile RSDS-LVDS-miniLVDS-BLVDS differential signal interface circuit
US6836142B2 (en) * 2002-07-12 2004-12-28 Xilinx, Inc. Asymmetric bidirectional bus implemented using an I/O device with a digitally controlled impedance
KR100543211B1 (ko) * 2003-04-29 2006-01-20 주식회사 하이닉스반도체 온 디램 터미네이션 저항 조정 회로 및 그 방법
US7389194B2 (en) * 2005-07-06 2008-06-17 Rambus Inc. Driver calibration methods and circuits
JP5069507B2 (ja) * 2006-06-30 2012-11-07 エスケーハイニックス株式会社 データ入出力ドライバのインピーダンスを調整可能な半導体装置
US7417452B1 (en) * 2006-08-05 2008-08-26 Altera Corporation Techniques for providing adjustable on-chip termination impedance
JP2008072460A (ja) * 2006-09-14 2008-03-27 Renesas Technology Corp 半導体装置およびインピーダンス調整方法
KR100780646B1 (ko) * 2006-10-31 2007-11-30 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이를 포함하는 반도체장치.
KR100853466B1 (ko) * 2007-03-02 2008-08-21 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이의 캘리브래이션 동작을빠르게 하기 위한 방법
KR100875673B1 (ko) * 2007-05-14 2008-12-24 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이의 캘리브래이션 방법
KR20090121470A (ko) * 2008-05-22 2009-11-26 주식회사 하이닉스반도체 임피던스 교정 회로를 포함하는 반도체 메모리 장치
JP2010171781A (ja) * 2009-01-23 2010-08-05 Renesas Electronics Corp インピーダンス調整回路
KR101024244B1 (ko) 2009-11-30 2011-03-29 주식회사 하이닉스반도체 임피던스 조절 장치
US8624641B1 (en) * 2010-11-03 2014-01-07 Pmc-Sierra, Inc. Apparatus and method for driving a transistor
JP2013081079A (ja) * 2011-10-04 2013-05-02 Elpida Memory Inc 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070040573A1 (en) * 2005-08-22 2007-02-22 Micron Technology, Inc. Output impedance calibration circuit with multiple output driver models
CN101132173A (zh) * 2006-08-22 2008-02-27 阿尔特拉公司 用于提供校准的片上终端阻抗的技术
CN101231626A (zh) * 2007-01-25 2008-07-30 富士通株式会社 接口电路和半导体集成电路
CN103095248A (zh) * 2011-11-08 2013-05-08 爱思开海力士有限公司 阻抗控制电路和包括阻抗控制电路的半导体器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110060727A (zh) * 2018-01-19 2019-07-26 长鑫存储技术有限公司 半导体存储器件的检测方法
CN110060727B (zh) * 2018-01-19 2021-08-10 长鑫存储技术有限公司 半导体存储器件的检测方法

Also Published As

Publication number Publication date
US9838011B2 (en) 2017-12-05
WO2015149283A1 (zh) 2015-10-08
US20160277026A1 (en) 2016-09-22
CN105453435B (zh) 2020-05-05

Similar Documents

Publication Publication Date Title
JP6140860B2 (ja) シングルエンド構成可能マルチモードドライバ
US7795919B2 (en) Transmitter driver circuit in high-speed serial communications system
KR0157096B1 (ko) 전자 장치, 반도체 집적 회로 및 종단 장치
CN100580650C (zh) 接口电路和半导体集成电路
US20080120838A1 (en) Impedance Calibration for Source Series Terminated Serial Link Transmitter
KR100932548B1 (ko) 온 다이 터미네이션 장치의 캘리브래이션 회로
US7489160B2 (en) Semiconductor device capable of adjusting output impedance of external semiconductor device and output impedance adjusting method
US8519738B2 (en) Impedance calibration circuit and semiconductor apparatus using the same
US20070139123A1 (en) Apparatus of Impedance Matching for Output Driver and Method Thereof
WO2009079146A1 (en) Replica bias circuit for high speed low voltage common mode driver
KR102103019B1 (ko) 임피던스 교정회로
US20150333753A1 (en) Io and pvt calibration using bulk input technique
CN104808735B (zh) 低电压差分信号驱动电路
WO2013009418A1 (en) High-speed low-power stacked transceiver
US10191526B2 (en) Apparatus and method for transmitting data signal based on different supply voltages
US20110096848A1 (en) "Supply-Less" HDMI Source Terminated Output Stage With Tuned Wide-Range Programmable Termination
US7084662B1 (en) Variable impedance output driver
CN106843349B (zh) 差分驱动器电路和用于控制差分驱动器电路的方法
KR102609441B1 (ko) 데이터 전송 장치, 이를 포함하는 반도체 장치 및 시스템
CN105453435A (zh) 一种集成电路芯片及其阻抗校准方法
US8289046B2 (en) Switchable passive termination circuits
US20130241602A1 (en) Transmission circuit
US11190185B2 (en) Impedance calibration circuit and semiconductor apparatus including the same
KR101703835B1 (ko) 향상된 신뢰도 및 밀도를 갖는 교정형 출력 드라이버
CN209572001U (zh) 一种信号传输管的驱动电路和电平转换电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant