JP3554251B2 - 安定化直流電源装置 - Google Patents
安定化直流電源装置 Download PDFInfo
- Publication number
- JP3554251B2 JP3554251B2 JP2000095196A JP2000095196A JP3554251B2 JP 3554251 B2 JP3554251 B2 JP 3554251B2 JP 2000095196 A JP2000095196 A JP 2000095196A JP 2000095196 A JP2000095196 A JP 2000095196A JP 3554251 B2 JP3554251 B2 JP 3554251B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- constant
- power supply
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の属する技術分野】
本発明は、負荷に安定した直流電圧を供給する安定化直流電源装置に関するものである。
【0002】
【従来の技術】
電子機器等においては、一般的に、機器内のマイクロコンピュータや電子部品に安定した直流電圧を供給するために安定化直流電源装置が設けられている。図7に従来の安定化直流電源装置の回路構成を示す。11はPNP型のパワートランジスタ、21は定電圧発生回路、22及び23は抵抗、24は演算増幅器、25はNPN型のトランジスタである。
【0003】
トランジスタ11については、エミッタが端子INに、コレクタが端子OUTに、ベースがトランジスタ25のコレクタに、それぞれ接続されている。定電圧発生回路21は一定の直流電圧Vrefを生成して出力する。尚、定電圧発生回路21は端子INに入力される電圧で動作するようになっている。
【0004】
抵抗22及び23は、抵抗22を端子OUT側、抵抗3を端子GND側として、端子OUTと端子GNDとの間に直列に接続されている。演算増幅器24については、非反転入力端子(+)には定電圧発生回路21から出力される電圧Vrefが印加されており、一方、反転入力端子(−)は抵抗22と抵抗23との接続点に接続されている。トランジスタ25については、ベースが演算増幅器24の出力側に、エミッタがグランド端子GNDに、コレクタがトランジスタ11のベースに、それぞれ接続されている。
【0005】
以上の構成により、端子INに接続される不図示の電源からトランジスタ11を介して端子OUTに接続される不図示の負荷に電流IOUTが供給されるが、この電流IOUTは、抵抗22及び23の抵抗値を大きくしておくことにより、トランジスタ11のコレクタ電流ICと見なすことができる。したがって、負荷に供給される電圧(端子OUTの電圧)VOUTは、負荷のインピーダンスをZとすると、VOUT≒IC×Zとなる。
【0006】
そして、負荷に供給される電圧は抵抗22及び23により分圧されることにより検出されるが、トランジスタ11、抵抗22及び23、演算増幅器24、トランジスタ25、並びに、これらの接続関係から成る負帰還回路の働きにより、上記検出電圧の値が定電圧発生回路21から出力される電圧Vrefの値と等しくなるようにトランジスタ11のコレクタ電流ICが制御されるので、端子INに入力される電圧や端子OUTに接続される負荷のインピーダンスがある程度変化したとしても、負荷に供給される電圧の値は一定に保たれる。
【0007】
【発明が解決しようとする課題】
ここで、近年、例えばデジタルマルチメディア機器に使用されるマイクロコンピュータ、プロセッサ、メモリ等の電子部品では、動作周波数の高速化が行われているが、動作電圧の値が同じであれば動作周波数が高速化するほど消費電力が増大してしまうので、消費電力の増大を抑制するために、より低い値の電圧で動作するように改良されつつある。具体的には1.5[V]や1.2[V]の電圧で動作するものが実現されており、また、近未来には1[V]以下の電圧で動作するものが出現する見通しである。これに伴って、安定化直流電源装置ではより低い電圧を負荷に供給することができるように改良することが必須となる。
【0008】
これに対して、上記従来の安定化直流電源装置の構成では、負荷に供給される電圧を抵抗で分圧して得られる検出電圧の目標となる電圧(以下、「目標電圧」と称する)を定電圧発生回路から出力される電圧としているので、負荷に供給される電圧は定電圧発生回路から出力される電圧よりも低くなり得ない。具体的には、定電圧発生回路としては、通常、生成される電圧のばらつきや温度係数が小さい(温度変化に対する変動が小さい)ことから、半導体のバンドギャップ電圧を基準として一定の直流電圧を生成する回路が使用されることが多いが、この種の回路で生成し得る最低電圧は1.2[V]程度であるので、負荷に1.2[V]よりも低い電圧を供給することはできなかった。
【0009】
そこで、本発明は、より低い電圧を負荷に供給することができるようにした安定化直流電源装置を提供することを目的とする。
【0010】
また、本発明は、より低い電圧を負荷に供給することができるようにするとともに、負荷に供給する電圧が温度変化に対して変動しないようにした安定化直流電源装置を提供することを目的とする。
【0011】
また、本発明は、より低い電圧を負荷に供給することができるようにするとともに、汎用性を向上させた安定化直流電源装置を提供することを目的とする。
【0012】
また、本発明は、より低い電圧を負荷に供給することができるようにするとともに、出力部での電力損失を抑制することができるようにした安定化直流電源装置を提供することを目的とする。
【0013】
【課題を解決するための手段】
上記の目的を達成するため、本発明では、電源へ接続される第1の端子から負荷に接続される第2の端子に電流を供給する電流供給回路から成る出力部と、前記第2の端子に供給される電圧を抵抗で分圧することにより、前記第2の端子に供給される電圧を検出する出力電圧検出回路と、該出力電圧検出回路で検出された電圧が目標電圧と等しくなるように、前記出力部によって前記第1の端子から前記第2の端子に供給される電流を制御する制御部と、を備えた安定化直流電源装置において、前記制御部は、一定の直流電圧を生成して出力する定電圧発生回路と、該定電圧発生回路から出力される一定の直流電圧を抵抗で分圧する定電圧分圧回路とを有し、該定電圧分圧回路で得られた電圧を前記目標電圧としてなり、前記出力電圧検出回路及び前記定電圧分圧回路を構成する抵抗の温度係数は、前記出力電圧検出回路での分圧比と前記定電圧分圧回路での分圧比との比が温度変化によらず一定となるように設定されている。この構成により、目標電圧を定電圧発生回路から出力される電圧よりも低い任意の値に設定することができるようになる。
【0014】
また、出力電圧検出回路における分圧比と定電圧分圧回路における分圧比との比が温度に関係なく一定となる。
【0015】
また、本発明では、電源へ接続される第1の端子から負荷に接続される第2の端子に電流を供給する電流供給回路から成る出力部と、前記第2の端子に供給される電圧が外部に設けられた第1の抵抗で分圧されることにより得られる電圧の供給を受ける第3の端子を有することによって、前記第2の端子に供給される電圧を検出する出力電圧検出回路と、該出力電圧検出回路で検出された電圧が目標電圧と等しくなるように、前記出力部によって前記第1の端子から前記第2の端子に供給される電流を制御する制御部と、を備えた安定化直流電源装置において、前記制御部は、一定の直流電圧を生成して出力する定電圧発生回路と、該定電圧発生回路から出力される一定の直流電圧を第2の抵抗で分圧する定電圧分圧回路とを有し、該定電圧分圧回路で得られた電圧を前記目標電圧としてなり、前記第2の抵抗の温度係数は、前記第1の抵抗での分圧比と前記第2の抵抗での分圧比との比が温度変化によらず一定となるように設定される
【0016】
また、本発明では、電源へ接続される第1の端子から負荷に接続される第2の端子に電流を供給する電流供給回路から成る出力部と、前記第2の端子に供給される電圧を第1の抵抗で分圧することにより、前記第2の端子に供給される電圧を検出する出力電圧検出回路と、該出力電圧検出回路で検出された電圧が目標電圧と等しくなるように、前記出力部によって前記第1の端子から前記第2の端子に供給される電流を制御する制御部と、を備えた安定化直流電源装置において、 前記制御部は、一定の直流電圧を生成して出力する定電圧発生回路と、該定電圧発生回路から出力される一定の直流電圧が外部に設けられた第2の抵抗で分圧されることにより得られる電圧の供給を受ける第4の端子とを有し、該第4の端子に供給される電圧を前記目標電圧としてなり、前記第1の抵抗の温度係数は、前記第1の抵抗での分圧比と前記第2の抵抗での分圧比との比が温度変化によらず一定となるように設定される
【0019】
また、上記構成の安定化直流電源装置において、前記出力部の電源電圧を入力するための端子と、前記制御部の電源電圧を入力するための端子とを別個に設けるようにしてもよい。
【0020】
ここで、通常は、出力部の最低動作電圧(正常に動作するために必要となる最低の電源電圧)よりも制御部の最低動作電圧の方が高いので、出力部及び制御部の動作電圧を入力するための端子を共通にしていると、電源電圧が制御部の最低動作電圧によって制約されてしまい、出力部は必要以上に高い電圧で動作することになり、電力損失が大きくなってしまう。これに対して、上記構成では、出力部の電源と制御部の電源とを別々の系統にすることができるので、制御部の最低動作電圧によって制約されることなく、出力部の電源電圧を出力部の最低動作電圧に応じて設定することができるようになる。
【0021】
【発明の実施の形態】
以下に、本発明の実施形態を図面を参照しながら説明する。本発明の第1実施形態である安定化直流電源装置の構造は、図1に示すように、トランジスタのチップ10とバイポーラICのチップ20とのマルチチップモジュールとなっている。
【0022】
銅系または鉄系の素材で形成されたリードフレーム30のインナーリード部30a上には、チップ10が導電ペースト(または、半田)40により接着されることにより導通状態で実装されているとともに、チップ20がチップ10に隣接する形で絶縁ペースト50により接着されることにより絶縁状態で実装されている。
【0023】
チップ10はアウターリード61のインナーリード部(ワイヤボンディング部)61aに金線70aによって電気的に接続されている。チップ10とチップ20とは金線70bによって電気的に接続されている。チップ20はアウターリード62のインナーリード部62aに金線70cによって電気的に接続されるとともに、アウターリード63のインナーリード部63aに金線70dによって電気的に接続されている。アウターリード63とリードフレーム30のインナーリード部30aとは電気的に接続されている。尚、アウターリード61には電源電圧が印加され、アウターリード62には負荷が接続され、アウターリード63には基準電圧(グランド電圧)が印加される。
【0024】
そして、チップ10及び20が実装されているインナーリード部30a、及び、アウターリード61、62、63のインナーリード部61a、61b、61cの一部はモールド樹脂80によって封止されている。
【0025】
本発明の第1実施形態である安定化直流電源装置の回路構成を図2に示す。11はPNP型のパワートランジスタ、21は定電圧発生回路、22及び23は抵抗、24は演算増幅器、25はNPN型のトランジスタ、26及び27は抵抗である。
【0026】
トランジスタ11については、エミッタが端子INに、コレクタが端子OUTに、ベースがトランジスタ25のコレクタに、それぞれ接続されている。定電圧発生回路21は一定の直流電圧Vrefを生成して出力する。尚、定電圧発生回路21は端子INに入力される電圧で動作するようになっている。
【0027】
抵抗22及び23は、抵抗22を端子OUT側、抵抗23を端子GND側として、端子OUTと端子GNDとの間に直列に接続されている。抵抗26及び27は、抵抗26を定電圧発生回路21の出力側、抵抗27を端子GND側として、定電圧発生回路21の出力側と端子GNDとの間に直列に接続されている。
【0028】
演算増幅器24については、非反転入力端子(+)が抵抗26、27同士の接続点に接続されており、一方、反転入力端子(−)が抵抗22、23同士の接続点に接続されている。尚、演算増幅器24は端子INに入力される電圧で動作するようになっている。トランジスタ25については、ベースが演算増幅器24の出力側に、エミッタがグランド端子GNDに、コレクタがトランジスタ11のベースに、それぞれ接続されている。
【0029】
尚、図2中のトランジスタ11から成る出力部1が図1中のチップ10に作り込まれている。また、定電圧発生回路21、抵抗22及び23、演算増幅器24、トランジスタ25、並びに、抵抗26及び27から成る制御部2−1が図1中のチップ20に作り込まれている。また、図2中の端子IN、端子OUT、端子GNDはそれぞれ図1中のアウターリード61、62、63に相当する。
【0030】
以上の構成により、定電圧発生回路21から出力される電圧Vrefを抵抗26及び27で分圧して得られる電圧Vref’を目標電圧としており、目標電圧を定電圧発生回路21から出力される電圧Vrefよりも低い任意の電圧に設定することができるようになるので、各抵抗22、23、26、27の値を適切に設定すれば、負荷に供給される電圧を定電圧発生回路21から出力される電圧Vrefよりも低い任意の電圧とすることができる。
【0031】
定電圧発生回路21の一回路構成例を図3に示す。PNP型のトランジスタQ1については、ベースとコレクタとが接続されており、エミッタには入力電圧が印加される。PNP型のトランジスタQ2については、ベースがトランジスタQ1のベースに接続されており、エミッタには入力電圧が印加される。PNP型のトランジスタQ3については、ベースがトランジスタQ2のコレクタに接続されており、エミッタには入力電圧が印加される。NPN型のトランジスタQ4については、ベースがトランジスタQ3のコレクタに接続されており、エミッタが抵抗R11を介して接地されており、コレクタがトランジスタQ1のコレクタに接続されている。NPN型のトランジスタQ5については、ベースがトランジスタQ3のコレクタに接続されており、エミッタが抵抗R12を介してトランジスタQ4のエミッタに接続されており、コレクタがトランジスタQ2のコレクタに接続されている。そして、トランジスタQ3のコレクタ、トランジスタQ4のベース、及び、トランジスタQ5のベースの接続点の電圧が電圧Vrefとして出力される。
【0032】
この構成により、入力電圧がある程度変動したり、電圧Vrefを受ける負荷が変動したりしても、電圧Vrefがある値に安定するように制御されるが、この電圧Vrefが安定する値は、温度係数を小さくするために、回路のパラメータ及び素子のパラメータに応じて、半導体のバンドギャップ電圧(シリコンの場合は、1.205[V])を基準として設定される。具体的には、室温での温度変化に対する変化率を0とする場合には、電圧Vrefは約1.262[V]程度に設定される。
【0033】
尚、上記第1実施形態では、出力部1と制御部2とが別々のチップに作り込まれた構造になっているが、出力部1と制御部2とが1つのチップに作り込まれた構造となっていても構わない。また、定電圧発生回路21については、出力電圧のばらつきや温度係数が大きくても許される場合には、ツェナー電圧を基準として一定の直流電圧を生成する構成にしても構わない。尚、ツェナー電圧を基準として一定の直流電圧を生成する場合には、バンドギャップ電圧を基準とする場合よりも、低い電圧を生成することができる(但し、生成される電圧のばらつきや温度係数は悪化する)。
【0034】
ここで、上記第1実施形態において、抵抗22、23、26、27のある温度T0での抵抗値をR1、R2、R3、R4、また、抵抗22、23、26、27の温度係数をそれぞれa、b、c、d、T0からの温度変化を△Tとすると、抵抗22及び抵抗23での分圧比A、抵抗26及び抵抗27での分圧比Bは、
となる。
【0035】
安定化直流電源装置の出力電圧の温度変化に対する変動をなくすためには、温度変化とは無関係にB/Aが一定であればよいので、次に示す式(1)、(2)、及び、(3)が満たされていればよい。
【0036】
すなわち、抵抗22と抵抗23の抵抗比と、抵抗26と抵抗27の抵抗比との関係(すなわち、k)に応じて、各抵抗22、23、26、27の温度係数を適切に設定しておけば、安定化直流電源装置の出力電圧の温度変化に対する変動をなくすことができる。
【0037】
本発明の第2実施形態である安定化直流電源装置では、その回路構成を図4に示すように、演算増幅器24の反転入力端子(−)が、該端子に流れ込む電流を制限するための抵抗28を介して、端子OUTに接続されているとともに、端子OUTが抵抗29を介して端子GNDに接続されている。定電圧発生回路21、演算増幅器24、トランジスタ25、並びに、抵抗26、27、28、及び、29から成る制御部2−2が1チップのICとなっている。尚、上述した第1実施形態の回路構成(図2)と同一部分には同一符号を付して説明を省略する。
【0038】
以上の構成により、端子OUTに接続される負荷に供給される電圧そのものが検出電圧となるので、上述した第1実施形態よりも低い電圧を負荷に供給することができるようになる。
【0039】
ここで、もし、抵抗29がなければ、無負荷状態(端子OUTに負荷が接続されていない状態、あるいは、端子OUTに接続された負荷がオープンの状態)では、理想的にはトランジスタ11から端子OUTに電流が供給されないはずであるが、実際にはトランジスタ11のエミッタ−コレクタ間にリーク電流が存在し、このリーク電流が演算増幅器24の反転入力端子(−)に流れ込んで端子OUTの電圧が上昇してしまうという問題が生じる。そして、温度が上昇するほど、上記リーク電流が大きくなることから、この問題は顕著なものとなる。これに対して、本第2実施形態では、無負荷状態であっても、抵抗29が負荷となるので、端子OUTの電圧が上昇することはない。
【0040】
本発明の第3実施形態である安定化直流電源装置では、図5にその回路構成を示すように、上述した第1実施形態の安定化直流電源装置において、定電圧発生回路21の出力側につながる外部端子T1と、演算増幅器24の非反転入力端子(+)につながる外部端子T2とを設けるとともに、演算増幅器24の反転入力端子(−)につながる外部端子T3を設けることにより、抵抗26及び27、並びに、抵抗22及び23をモジュールの外部に接続する構造となっている。尚、定電圧発生回路21、演算増幅器24、及び、トランジスタ25から成る制御部2−3が1チップのICとなっている。
【0041】
この構成により、目標電圧を定電圧発生回路21から出力される電圧Vrefよりも低い任意の値に設定することができるようになることに加えて、目標電圧の設定を容易に変更することが可能となる。また、端子OUTの電圧を分圧して検出する抵抗の値を容易に変更することが可能となる。したがって、従来よりも低い電圧を負荷に供給することができるようになることに加えて、負荷に供給する定格電圧を容易に変更することができるようになり、汎用性が向上する。
【0042】
尚、第3実施形態では、抵抗22及び23、並びに、抵抗26及び27の両方の組み合わせを外付けにしているが、どちらか一方の抵抗の組み合わせをモジュールの内部に組み込むようにしてもよい。
【0043】
本発明の第4実施形態である安定化直流電源装置の回路構成を図6に示す。尚、上述した第1実施形態の回路構成(図2)と同一部分には同一符号を付して説明を省略する。201はベース電流制限回路であり、トランジスタ25のコレクタ電流が所定値以上になると、演算増幅器24から出力される電流を端子GNDに流し込むことにより、トランジスタ25をOFFさせて、トランジスタ11のベース電流を制限する。定電圧発生回路21、抵抗22及び23、演算増幅器24、トランジスタ25、抵抗26及び27、並びに、ベース電流制限回路201からなる制御部2−4が1チップのICとなっている。
【0044】
そして、トランジスタ11のエミッタには端子IN1が接続されている。定電圧発生回路21及び演算増幅器24は端子IN2に入力される電圧で動作するようになっている。すなわち、出力部1の電源電圧を入力するための端子と、制御部2−4の電源電圧を入力するための端子と別個に設けている。
【0045】
ここで、出力部1に必要となる最低の電圧は、トランジスタ11のエミッタ−ベース間の電圧(約0.8[V])と、トランジスタ25のコレクタ−エミッタ間の電圧(約0.2[V])と、ベース電流制限回路201に必要となる電圧(約0.6[V])との合計(約1.6[V])となる。一方、制御部2−4の動作電圧としては、通常、約3.3[V]程度の電圧が必要となる(但し、制御部2−4では出力部1に比して消費電流が非常に小さい)。
【0046】
このように、出力部1で必要とされる電圧よりも制御部2−4で必要とされる電圧の方が高い。このため、従来のように、電源電圧を入力するための端子が1つしかなければ、電源電圧として入力し得る電圧の最低値は制御部2−4で必要とされる電圧によって制約されてしまい、電源電圧は3.3[V]に設定される。したがって、例えば、端子OUTに接続される負荷の電源仕様が1.2[V]/3[A]である場合には、出力部1で損失する電力は(3.3[V]−1.2[V])×3[A]=6.3[W]となる。
【0047】
これに対して、本第4実施形態では、出力部1の電源と制御部2−4の電源とを別々の系統にすることができるようになるので、出力部1の電源電圧を出力部1が必要とする最低の電圧とすることができる。したがって、上記負荷の電源仕様において、出力部1で損失する電力は(1.6[V]−1.2[V])×3[A]=1.2[W]となり、従来の約1/5以下に抑制することができる。また、出力部1の電源電圧を低く設定することができるということから、負荷に供給する電圧の低電圧化に対応することができるようになる。
【0048】
【発明の効果】
以上説明したように、本発明の安定化直流電源装置によれば、目標電圧を定電圧発生回路から出力される電圧よりも低い任意の値に設定することができるようになるので、より低い電圧を負荷に供給することができるようになる。
【0049】
また、本発明の安定化直流電源装置によれば、出力電圧検出回路における分圧比と定電圧分圧回路における分圧比との比が温度に関係なく一定となるので、負荷に供給される電圧の温度変化に対する変動をなくすことができる。
【0050】
また、本発明の安定化直流電源装置によれば、負荷に供給される電圧そのものを検出電圧とすることによって、負荷に供給される電圧を抵抗で分圧して検出する場合に比して、より一層低い電圧を負荷に供給することができるようになる。尚、この場合には、負荷が接続される端子と基準電圧が印加される端子との間に抵抗を接続しておけば、負荷が接続される端子の電圧が無負荷状態であるときに出力部のリーク電流に起因して上昇するという問題を解決することができる。
【0051】
また、本発明の安定化直流電源装置によれば、目標電圧の設定を容易に変更することができるようになるので、負荷に供給される定格電圧を容易に変更することができるようになり、汎用性が向上する。
【0052】
また、本発明の安定化直流電源装置によれば、出力部の電源と制御部の電源とを別々の系統にすることができるので、制御部の最低動作電圧によって制約されることなく、出力部の電源電圧を出力部の最低動作電圧に応じて設定することができ、これにより、出力部での電力損失を抑制することができるようになり、また、負荷に供給する電圧の低電圧化に対応することができるようになる。
【図面の簡単な説明】
【図1】本発明の実施形態である安定化直流電源装置の構造を示す図である。
【図2】本発明の第1実施形態である安定化直流電源装置の回路構成を示す図である。
【図3】定電圧発生回路の一回路構成例を示す図である。
【図4】本発明の第2実施形態である安定化直流電源装置の回路構成を示す図である。
【図5】本発明の第3実施形態である安定化直流電源装置の回路構成を示す図である。
【図6】本発明の第4実施形態である安定化直流電源装置の回路構成を示す図である。
【図7】従来の安定化直流電源装置の回路構成を示す図である。
【符号の説明】
1 出力部
2−1、2−2、2−3、2−4 制御部
10 トランジスタのチップ
11 PNP型のパワートランジスタ
20 バイポーラICのチップ
21 定電圧発生回路
22、23 抵抗
24 演算増幅器
25 NPN型のトランジスタ
26、27、28、29 抵抗
30 リードフレーム
40 導電ペースト
50 絶縁ペースト
61、62、63 アウターリード
70a、70b、70c、70d 金線
201 ベース電流制限回路
Claims (8)
- 電源へ接続される第1の端子から負荷に接続される第2の端子に電流を供給する電流供給回路から成る出力部と、前記第2の端子に供給される電圧を抵抗で分圧することにより、前記第2の端子に供給される電圧を検出する出力電圧検出回路と、該出力電圧検出回路で検出された電圧が目標電圧と等しくなるように、前記出力部によって前記第1の端子から前記第2の端子に供給される電流を制御する制御部と、を備えた安定化直流電源装置において、
前記制御部は、一定の直流電圧を生成して出力する定電圧発生回路と、該定電圧発生回路から出力される一定の直流電圧を抵抗で分圧する定電圧分圧回路とを有し、該定電圧分圧回路で得られた電圧を前記目標電圧としてなり、
前記出力電圧検出回路及び前記定電圧分圧回路を構成する抵抗の温度係数は、前記出力電圧検出回路での分圧比と前記定電圧分圧回路での分圧比との比が温度変化によらず一定となるように設定されていることを特徴とする安定化直流電源装置。 - 電源へ接続される第1の端子から負荷に接続される第2の端子に電流を供給する電流供給回路から成る出力部と、前記第2の端子に供給される電圧が外部に設けられた第1の抵抗で分圧されることにより得られる電圧の供給を受ける第3の端子を有することによって、前記第2の端子に供給される電圧を検出する出力電圧検出回路と、該出力電圧検出回路で検出された電圧が目標電圧と等しくなるように、前記出力部によって前記第1の端子から前記第2の端子に供給される電流を制御する制御部と、を備えた安定化直流電源装置において、
前記制御部は、一定の直流電圧を生成して出力する定電圧発生回路と、該定電圧発生回路から出力される一定の直流電圧を第2の抵抗で分圧する定電圧分圧回路とを有し、該定電圧分圧回路で得られた電圧を前記目標電圧としてなり、
前記第2の抵抗の温度係数は、前記第1の抵抗での分圧比と前記第2の抵抗での分圧比との比が温度変化によらず一定となるように設定されることを特徴とする安定化直流電源装置。 - 電源へ接続される第1の端子から負荷に接続される第2の端子に電流を供給する電流供給回路から成る出力部と、前記第2の端子に供給される電圧を第1の抵抗で分圧することにより、前記第2の端子に供給される電圧を検出する出力電圧検出回路と、該出力電圧検出回路で検出された電圧が目標電圧と等しくなるように、前記出力部によって前記第1の端子から前記第2の端子に供給される電流を制御する制御部と、を備えた安定化直流電源装置において、
前記制御部は、一定の直流電圧を生成して出力する定電圧発生回路と、該定電圧発生回路から出力される一定の直流電圧が外部に設けられた第2の抵抗で分圧されることにより得られる電圧の供給を受ける第4の端子とを有し、該第4の端子に供給される電圧を前記目標電圧としてなり、
前記第1の抵抗の温度係数は、前記第1の抵抗での分圧比と前記第2の抵抗での分圧比との比が温度変化によらず一定となるように設定されることを特徴とする安定化直流電源装置。 - 前記出力部の電源電圧を入力するための端子と、前記制御部の電源電圧を入力するための端子とを別個に設けたことを特徴とする請求項1に記載の安定化直流電源装置。
- 前記定電圧発生回路が半導体のバンドギャップ電圧を基準として一定の直流電圧を生成する構成であることを特徴とする請求項1から4のいずれか1つに記載の安定化直流電源装置。
- 前記第2の端子に供給される電圧が、前記定電圧発生回路が出力する前記直流電圧よりも低いことを特徴とする請求項5に記載の安定化直流電源装置。
- 前記定電圧発生回路がツェナー電圧を基準として一定の直流電圧を生成する構成であることを特徴とする請求項1から4のいずれか1つに記載の安定化直流電源装置。
- 請求項1〜請求項7のいずれかに記載の安定化直流電源装置を設けたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000095196A JP3554251B2 (ja) | 2000-03-29 | 2000-03-29 | 安定化直流電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000095196A JP3554251B2 (ja) | 2000-03-29 | 2000-03-29 | 安定化直流電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001282370A JP2001282370A (ja) | 2001-10-12 |
JP3554251B2 true JP3554251B2 (ja) | 2004-08-18 |
Family
ID=18610126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000095196A Expired - Fee Related JP3554251B2 (ja) | 2000-03-29 | 2000-03-29 | 安定化直流電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3554251B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006277760A (ja) * | 2006-05-16 | 2006-10-12 | Ricoh Co Ltd | 電源回路及び電源電圧供給方法 |
-
2000
- 2000-03-29 JP JP2000095196A patent/JP3554251B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001282370A (ja) | 2001-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11327516B2 (en) | Semiconductor apparatus for power supply control and output voltage variable power supply apparatus | |
CN107015593B (zh) | 调节器用半导体集成电路 | |
JPH08214541A (ja) | チョッパ型レギュレータ回路およびチョッパ型レギュレータic | |
US7692492B2 (en) | Operational amplifier | |
JP3554251B2 (ja) | 安定化直流電源装置 | |
US20080029846A1 (en) | Semiconductor Device | |
US20090021201A1 (en) | Constant-current and constant-voltage driving circuit of dcbl fan motor with low acoustic noise and controllable speed | |
JP3453039B2 (ja) | 直流安定化電源 | |
JP3019918B2 (ja) | 半導体集積回路及びその電源供給回路 | |
JP3848265B2 (ja) | 電子装置 | |
JP3092062B2 (ja) | 半導体装置 | |
JP2008071213A (ja) | 電源装置 | |
JP2004128329A (ja) | 電圧帰還回路を有する半導体装置及びそれを用いた電子装置 | |
JPH0360222B2 (ja) | ||
JP3711893B2 (ja) | 電源回路装置 | |
JP2005229018A (ja) | 半導体装置 | |
JP2000330654A (ja) | 安定化電源装置 | |
JP2001274332A (ja) | 半導体装置 | |
JP2864758B2 (ja) | 加入者回路の給電定電流値設定回路 | |
JP2980183B2 (ja) | 直流安定化電源装置 | |
JPH04172508A (ja) | 半導体集積回路装置 | |
JPH021868Y2 (ja) | ||
JPH07147532A (ja) | 負サージクランプ回路 | |
JPH04238513A (ja) | 電源装置 | |
JPH03268118A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040506 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |